KR0134169Y1 - Mask pattern - Google Patents
Mask pattern Download PDFInfo
- Publication number
- KR0134169Y1 KR0134169Y1 KR2019960024492U KR19960024492U KR0134169Y1 KR 0134169 Y1 KR0134169 Y1 KR 0134169Y1 KR 2019960024492 U KR2019960024492 U KR 2019960024492U KR 19960024492 U KR19960024492 U KR 19960024492U KR 0134169 Y1 KR0134169 Y1 KR 0134169Y1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- mask pattern
- mask
- present
- transferred
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 반도체 장치 제조공정에 사용되는 마스크 패턴에 관한 것으로써, 근접한 모난부위 간이 노광 디파인(Define) 가능치수 이하의 폭을 갖는 연결선패턴에 의해 연결된 것을 특징으로 하여, 패턴의 모난부위가 회절 및 산란된 빛의 영향을 받아 이그러짐 또는 라운딩과 같이 패턴 변형이 일어나는 것을 최대한 방지할 수 있으므로써, 패턴의 해상도를 향상시키게 되어 고집적 반도체 장치에 적합한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mask pattern for use in a semiconductor device manufacturing process, wherein adjacent angular portions are connected by connecting line patterns having a width less than or equal to a simple exposure fine dimension, wherein the angular portions of the pattern are diffracted and By preventing the deformation of the pattern such as distortion or rounding under the influence of the scattered light, the resolution of the pattern can be improved, which is suitable for highly integrated semiconductor devices.
Description
제1도는 종래의 일반적인 마스크 패턴의 일부와 그에 노광 전사된 패턴을 개략적으로 도시한 도면.1 is a view schematically showing a part of a conventional general mask pattern and a pattern that is exposed and transferred to it.
제2도는 종래의 오피씨 마스크 패턴의 일부와 그에 노광 전사된 패턴을 개략적으로 도시한 도면.2 is a view schematically showing a part of a conventional PC mask pattern and a pattern that is exposed and transferred to it.
제3도는 본 고안의 마스크 패턴을 설명하기 위해 도시한 도면으로써, 좌측은 본 고안의 마스크 패턴의 일부를 개략적으로 도시한 도면이고, 우측은 본 고안의 마스크 패턴에 의해 노광 전사된 패턴을 개략적으로 도시한 도면.3 is a view for explaining the mask pattern of the present invention, the left side is a view schematically showing a part of the mask pattern of the present invention, the right side is a schematic view of the pattern transferred by the mask pattern of the present invention Figure shown.
본 고안은 반도체 장치 제조공정에 사용되는 마스크 패턴에 관한 것으로써, 특히 해상도(Resolution)가 향상되도록 한 노광 마스크 패턴에 관한 것이다.The present invention relates to a mask pattern used in a semiconductor device manufacturing process, and more particularly to an exposure mask pattern to improve the resolution (Resolution).
반도체 장치는 그 집적도가 초고속으로 향상되어 왔다. 집적도가 향상됨에 따라 반도체 집적회로는 미세치수를 갖게 되었고, 그에 따른 정밀가공 기술이 필요하게 되었다. 정밀가공 기술중에서 회로도형을 만드는 마스크 패턴의 제작은 그 중요성이 강조되고 있으며, 특히 포토리소그래피(Photolithography) 단계를 통하여 웨이퍼에 전사(轉寫)된 회로도형 패턴의 해상도는 미세치수 소자 정밀가공의 관건이다. 따라서, 노광 공정을 통해 포토레지스트막에 회로도형 패턴을 전사할 때 빛의 회절 및 산란 현상을 감안한 이른바 오피씨(OPC : Optical Proximity Correction) 패턴으로 불리우는 마스크 패턴이 제안되고 있다.The degree of integration of semiconductor devices has been improved at very high speeds. As the degree of integration improves, semiconductor integrated circuits have fine dimensions, and accordingly, precision processing techniques are required. In the precision processing technology, the manufacturing of mask patterns for making circuit diagrams is emphasized, and the resolution of circuit diagram patterns transferred to wafers through photolithography is a key factor in the precision processing of fine dimension devices. to be. Therefore, a mask pattern called an OPC (OPC) pattern has been proposed in consideration of diffraction and scattering of light when transferring a circuit diagram pattern to a photoresist film through an exposure process.
제1도 및 제2도는 종래의 마스크 패턴을 설명하기 위해 도시한 도면이다.1 and 2 are diagrams for explaining a conventional mask pattern.
제1도는 종래의 일반적인 마스크 패턴의 일부와 그에 노광 전사된 패턴을 개략적으로 도시한 도면이다.1 is a view schematically showing a part of a conventional general mask pattern and a pattern that is exposed and transferred to it.
제2도는 종래의 오피씨 마스크 패턴의 일부와 그에 노광 전사된 패턴을 개략적으로 도시한 도면이다.FIG. 2 is a view schematically showing a part of a conventional PC mask pattern and a pattern exposed and transferred thereto.
제1도의 좌측에 도시한, 회로도형의 형태를 그대로 갖고 있는 종래의 일반적인 마스크 패턴은 노광 공정시 회절되고 간섭된 빛이 패턴의 모난부위(A)의 양측에서 마스크 패턴 아래까지 조사되어, 제1도의 우측에 도시한 바와 같이, 전사된 패턴의 모난부위(A')는 라운딩(Rounding) 또는 이그러짐이 지게 된다. 따라서 원하는 패턴을 얻는데 어려움이 있었다.In the conventional general mask pattern shown in the left side of FIG. 1, which has the form of a circuit diagram as it is, the diffracted and interfering light during the exposure process is irradiated from both sides of the angular portion A of the pattern to the bottom of the mask pattern. As shown in the right side of the figure, the angular portion A 'of the transferred pattern is rounded or distorted. Therefore, there was a difficulty in obtaining the desired pattern.
이러한 종래의 일반적인 마스크패턴의 문제를 개선하고자 하는, 제2도에 도시한, 오피씨(OPC : Optical Proximity Correction) 패턴이 제안되었다.An OPC (Optical Proximity Correction) pattern shown in FIG. 2 is proposed to improve the problem of such a conventional mask pattern.
종래의 오피씨 마스크 패턴은, 제2도 (a)의 좌측에 도시한 바와 같이, 세리프(Serif) 형태라 하여 패턴의 모난부위에 작은 사각 형태의 모양 덧붙인 패턴(B)(이하, '덧패턴'이라 칭함)을 붙여, 제2도 (a)의 우측에 도시한 바와 같이 빛의 간섭 및 회절 현상에 의한 전사된 패턴이 모난부위(B')에서 이그러지거나 라운딩지지 않고 원하는 패턴을 얻고자 한 것이다.As shown in the left side of FIG. 2 (a), the conventional OPC mask pattern has a small square shape pattern B (hereinafter referred to as an 'over pattern'), which is called a serif shape and is added to the angular portion of the pattern. As shown on the right side of FIG. 2 (a), the transferred pattern due to the interference and diffraction of light is not drawn or rounded at the angular portion B 'to obtain a desired pattern. .
그러나 이러한 종래의 오피씨 마스크 패턴은, 제2도의 (b)의 좌측에 도시한 바와 같이, 고집적에 따른 조밀 패턴에서는 모난부위에 덧패턴(C)을 형성하는데 무리가 따른다. 즉, 패턴 간의 간격이 좁을 경우 모난부위에 형성된 덧패턴(C)이 인접한 상호간 연결되어, 제2도 (b)의 우측에 도시한 바와 같이, 도면에서 (C')로 지시한 부위와 같이 이상부위가 전사된 패턴에 잔류하는 등과 같이 원하는 패턴과 다른 형태의 패턴이 디파인(Define) 되게 된다.However, such a conventional PC mask pattern, as shown on the left side of (b) of FIG. 2, is difficult to form the overlay pattern C in the angular region in the dense pattern according to the high integration. That is, when the spacing between the patterns is narrow, the overlay patterns C formed on the angular portions are adjacent to each other, and as shown in the right side of FIG. The pattern different from the desired pattern is defined as the site remains in the transferred pattern.
이에 본 고안은 상술한 종래의 마스크 패턴들의 문제점을 개선하기 위해 안출된 것으로써, 빛의 회절 및 간섭 현상에 의해 모난부위에서 패턴이 변형되는 것을 방지하고 또한 조밀한 패턴을 갖는 고집적 회로 제조에 적당한 마스크 패턴을 제공하는 목적이 있다.Therefore, the present invention has been devised to improve the problems of the above-described conventional mask patterns, and is suitable for manufacturing a highly integrated circuit having a dense pattern and preventing the pattern from being deformed by the diffraction and interference of light. The purpose is to provide a mask pattern.
상술한 목적을 달성하기 위한 본 고안의 마스크 패턴은, 패턴의 모난부위 사이가, 노광 디파인 가능치수 이하의 폭을 갖는 연결선 패턴에 의해 연결된 것을 특징으로 한다.The mask pattern of the present invention for achieving the above object is characterized in that between the angular portion of the pattern is connected by a connecting line pattern having a width less than the exposure dimension possible dimension.
이하, 첨부한 도면을 참조하여 본 고안의 마스크 패턴을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the mask pattern of the present invention.
제3도는 본 고안의 마스크 패턴을 설명하기 위해 도시한 도면으로써, 좌측에 마스크 패턴의 일부를 개략적으로 도시하였고, 우측에 본 고안의 마스크 패턴에 의해 노광 전사된 패턴을 개략적으로 도시하였다.FIG. 3 is a view illustrating a mask pattern of the present invention, and schematically illustrates a part of the mask pattern on the left side, and a pattern exposed and transferred by the mask pattern of the present invention on the right side.
제3도의 좌측에 도시한 바와 같이 본 고안의 마스크 패턴은, 근접한 모난부위 간을 연결하는, 노광 디파인(Define) 가능치수 예로써 0.5㎛ 정도 이하의 폭을 갖는 연결선패턴(D)을 포함하고 있다. 여기서, 노광 디파인 가능치수는 포토공정의 장비에서 디파인 한계 사이즈를 말한다.As shown on the left side of FIG. 3, the mask pattern of the present invention includes a connection line pattern D having a width of about 0.5 μm or less as an example of an exposure fine dimension that connects adjacent angular portions. . Here, the possible exposure fine dimension refers to the fine limit size in the equipment of the photo process.
이와 같이 회로도형 형성된 패턴의 모난부위 간을 연결하는 연결선패턴(D)을 형성하면, 제3도의 우측에 도시한 바와 같이, 노광 시 모난부위가 회절되거나 산란된 빛에 의해 영향 받는 것을 억제하게 되고, 상술한 연결 선패턴을 노광 디파인 가능치수 이하로 하기 때문에 연결선패턴은 단지 모난부위가 회절 및 산란된 빛의 영향을 받는 것을 방지하고 그 자체는 전사되지 않고 제4도의 우측에 도시하고 도면부호(D')로 지시한 부위와 같이 회로도형 패턴의 형태가 그대로 전사되게 된다. 또한, 종래의 오피씨 패턴과 같이 모난부위마다 일일이 사각형 모양의 덧패턴(제2도에서 'B'로 지시한 부분)을 형성하므로써 조밀한 패턴에 적용이 어려운 것과는 달리, 본 고안의 마스크 패턴은 근접한 모난부위 간을 연결선패턴으로 연결하는 형태이므로 그 제작도 용이하다. 이때, 연결선패턴의 선폭은 디파인하고자 하는 패턴의 10% 내지 20% 정도가 적당하다.As such, when the connection line pattern D connecting the angular portions of the circuit-formed pattern is formed, as shown on the right side of FIG. 3, the angular portions during exposure are suppressed from being affected by diffracted or scattered light. Since the connection line pattern described above is less than the exposure fine dimension, the connection line pattern merely prevents the angular portion from being affected by diffraction and scattered light, and is shown on the right side of FIG. 4 without being transferred. As in the region indicated by D '), the shape of the circuit diagram pattern is transferred as it is. In addition, unlike the conventional OPC pattern, by forming the square pattern (pattern indicated by 'B' in Fig. 2) for each angular area, it is difficult to apply to the dense pattern, the mask pattern of the present invention is close to It is also easy to manufacture because it connects the angular parts with the connecting line pattern. At this time, the line width of the connection line pattern is about 10% to about 20% of the pattern to be defined.
상술한 바와 같이, 본 고안의 마스크 패턴은 패턴의 모난부위가 회절 및 산란된 빛의 영향을 받아 이그러짐 또는 라운딩과 같이 패턴 변형이 일어나는 것을 최대한 방지할 수 있으므로써, 패턴의 해상도를 향상시키게 되어 고집적 반도체 장치에 적합하다.As described above, the mask pattern of the present invention can improve the resolution of the pattern by maximally preventing the deformation of the pattern such as distortion or rounding under the influence of diffracted and scattered light. Suitable for highly integrated semiconductor devices.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960024492U KR0134169Y1 (en) | 1996-08-16 | 1996-08-16 | Mask pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960024492U KR0134169Y1 (en) | 1996-08-16 | 1996-08-16 | Mask pattern |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980011009U KR19980011009U (en) | 1998-05-25 |
KR0134169Y1 true KR0134169Y1 (en) | 1999-03-20 |
Family
ID=19463884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019960024492U KR0134169Y1 (en) | 1996-08-16 | 1996-08-16 | Mask pattern |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0134169Y1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100862855B1 (en) * | 2005-12-14 | 2008-10-09 | 동부일렉트로닉스 주식회사 | Color filter mask layout of cmos image sensor |
-
1996
- 1996-08-16 KR KR2019960024492U patent/KR0134169Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980011009U (en) | 1998-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2896347B2 (en) | Photo mask | |
KR100498441B1 (en) | Mask for modifing optical proximity effect and method of manufacturing thereof | |
DE112004001942T5 (en) | Combined pattern with trenches | |
KR100253580B1 (en) | Mask for stitching | |
JPH031522A (en) | Formation of resist pattern | |
US4610948A (en) | Electron beam peripheral patterning of integrated circuits | |
KR100280035B1 (en) | Phase Shift Photomask | |
KR0134169Y1 (en) | Mask pattern | |
GB2286254A (en) | Phase shift mask and method for fabricating the same | |
US20070281218A1 (en) | Dummy Phase Shapes To Reduce Sensitivity Of Critical Gates To Regions Of High Pattern Density | |
JP3173025B2 (en) | Exposure method and semiconductor element manufacturing method | |
JP3255476B2 (en) | Circuit pattern | |
JP3462650B2 (en) | Resist exposure method and method of manufacturing semiconductor integrated circuit device | |
JPH0476551A (en) | Pattern formation | |
JPS6245026A (en) | Photolithography of semiconductor ic | |
KR0151228B1 (en) | Photomask for preparing resist pattern | |
US5759723A (en) | Light exposure mask for semiconductor devices and method for forming the same | |
JPH08250407A (en) | Manufacture of semiconductor device | |
JPS63275115A (en) | Pattern forming method for semiconductor device | |
KR100307223B1 (en) | Method for fabricating semiconductor device using electron beam | |
US20030117605A1 (en) | Apparatus and method for contact hole exposure | |
KR100436771B1 (en) | Method of forming photoresist pattern with good properties of semiconductor device | |
JP3227842B2 (en) | LSI manufacturing method | |
JPH01147546A (en) | Photomask for producing integrated circuit | |
KR100352010B1 (en) | Exposure mask for contact of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20090922 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |