KR100307223B1 - Method for fabricating semiconductor device using electron beam - Google Patents

Method for fabricating semiconductor device using electron beam Download PDF

Info

Publication number
KR100307223B1
KR100307223B1 KR1019980014699A KR19980014699A KR100307223B1 KR 100307223 B1 KR100307223 B1 KR 100307223B1 KR 1019980014699 A KR1019980014699 A KR 1019980014699A KR 19980014699 A KR19980014699 A KR 19980014699A KR 100307223 B1 KR100307223 B1 KR 100307223B1
Authority
KR
South Korea
Prior art keywords
electron beam
width
line
shot
size
Prior art date
Application number
KR1019980014699A
Other languages
Korean (ko)
Other versions
KR19990081032A (en
Inventor
허철
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980014699A priority Critical patent/KR100307223B1/en
Publication of KR19990081032A publication Critical patent/KR19990081032A/en
Application granted granted Critical
Publication of KR100307223B1 publication Critical patent/KR100307223B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H01J37/3175—Projection methods, i.e. transfer substantially complete pattern to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31761—Patterning strategy
    • H01J2237/31764—Dividing into sub-patterns

Abstract

PURPOSE: A method for fabricating a semiconductor device using an electron beam is provided to guarantee an active region of a block type having a predetermined size and an isolation region between the active regions by making the active region formed of a plurality of line types. CONSTITUTION: An isolation region of a line pattern type is designed between the active region of the block type. Every block is lengthwise divided by the width of (e) in the design process. The region divided by the width of (e) is divided into a lengthwise line pattern having a line width of (c) and a space of (d). The shot size of an electron beam exposure apparatus is (a) in performing an exposure process on the line pattern having a line width of (c). A double exposure process is performed to make a shot overlap another shot by a predetermined width of (b). (a) is a lengthwise size of an electron beam shot. (b) is lengthwise overlap width between the shots of the electron beam. (c) is the widthwise size of the electron beam shot. (d) is the size of a space pattern having a widthwise periodical arrangement. (e) is the size of a line/space pattern having a widthwise periodical arrangement.

Description

전자빔을 이용한 반도체소자의 제조방법Method of manufacturing semiconductor device using electron beam

본 발명은 전자빔을 이용한 반도체소자의 제조방법에 관한 것으로, 특히 전자빔(E-beam)의 샷 (shot) 크기를 조절하여 라인형태의 소자분리공간을 갖는 활성영역의 디자인시 활성영역의 노광공정시 발생되는 스캐터링에 의하여 상기 라인형태의 소자분리공간이 예정된 크기로 형성되지않는 현상을 방지하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device using an electron beam, and more particularly, in the case of designing an active region having a line-shaped device isolation space by adjusting a shot size of an electron beam. The present invention relates to a technique for preventing a phenomenon in which the device isolation space in the line form is not formed in a predetermined size by the generated scattering.

종래에는 반도체기판 상부에 감광막을 형성하고, 이를 광원으로 노광한 다음, 현상공정을 실하여 감광막패턴을 형성하고 상기 감광막패턴을 마스크로하여 피식각층을 식각함으로써 미세패턴을 형성하였다.In the related art, a photoresist was formed on an upper surface of a semiconductor substrate, and the photoresist was exposed to a light source, followed by a development process to form a photoresist pattern.

그러나, 반도체소자가 고집적화됨에따라 패턴의 크기가 작아져 종래와 같이 빛을 이용한 리소그래피공정으로는 고집적화된 반도체소자에서의 미세패턴을 형성하기 어려운 단점이 발생하였다However, as the semiconductor devices are highly integrated, the size of the pattern is reduced, which makes it difficult to form fine patterns in the highly integrated semiconductor devices using a lithography process using light.

이를 해결하기 위하여, 반도체기판 상부에 전자빔용 감광막을 형성하고 전자빔으로 노광한 다음, 현상공정을 실시함으로써 고집적화된 반도체소자의 미세패턴을 형성하였다.In order to solve this problem, a fine pattern of a highly integrated semiconductor device was formed by forming an electron beam photosensitive film on the semiconductor substrate, exposing it with an electron beam, and then performing a developing process.

참고로, 상기 전자빔 노광공정과 빛을 이용한 노광공정을 비교하면 다음과 같다.For reference, the electron beam exposure process and the exposure process using light are compared as follows.

우선, 전자빔 노광공정은 1Å 이하의 파장을 사용하는데 반하여 상기 빛 노광공정은 2000∼4360Å 정도의 파장을 사용한다. 그리고, 상기 전자빔 노광공정은 30∼100㎛ 의 초점심도(depth of focus, 이하에서 DOF 라 함) 를 갖는데 비하여 상기 빛 노광공정은 1∼3㎛의 DOF를 갖는다.First, the electron beam exposure process uses a wavelength of 1 GHz or less, while the light exposure process uses a wavelength of about 2000 to 4360 GHz. In addition, the electron beam exposure process has a depth of focus of 30 to 100 µm (hereinafter referred to as DOF), whereas the light exposure process has a DOF of 1 to 3 µm.

그리고, 상기의 비교된 사항으로 형성된 감광막패턴의 해상도는 상기 전자빔 노광공정이 1㎛ 이하이고 상기 빛 노광공정이 1㎛ 이상으로서, 파장이 짧고 DOF 가 우수한 상기 전자빔 노광공정의 해상도가 뛰어남을 알 수 있다.In addition, the resolution of the photosensitive film pattern formed according to the above-mentioned matters is the electron beam exposure process is 1㎛ or less and the light exposure process is 1㎛ or more, it can be seen that the resolution of the electron beam exposure process is excellent in short wavelength and excellent DOF. have.

그러나, 상기 노광공정시 상기 감광막이나 반도체기판에 반사되는 빽-스캐터링(back-scattering)과, 상기 감광막을 통하여 상기 반도체기판으로 스캐터링되는 포워드-스캐터링(forword scattering) 현상이 발생한다. 상기의 현상들로 인하여, 노광영역 외의 부분이 노광됨으로써 예정된 패턴을 형성할 수 없게 되는 단점이 있다.However, back-scattering reflected on the photosensitive film or the semiconductor substrate during the exposure process and forward scattering phenomenon scattered to the semiconductor substrate through the photosensitive film occur. Due to the above phenomena, there is a disadvantage that a predetermined pattern cannot be formed by exposing portions outside the exposure area.

도 1 내지 도 4 는 종래기술에 따른 전자빔을 이용한 반도체소자의 제조방법을 도시한 레이아웃도 및 단면도로서, 상기 도 3 및 도 4는 도 2의 ⓨ-ⓨ 절단선을 따라 석영기판 상부에 형성될 예정된 감광막패턴과 실제의 감광막패턴을 도시한 단면도이다.1 to 4 are layout and cross-sectional views illustrating a method of manufacturing a semiconductor device using an electron beam according to the prior art, and FIGS. 3 and 4 are formed on an upper portion of a quartz substrate along a ⓨ-ⓨ cutting line of FIG. 2. It is sectional drawing which shows a predetermined photosensitive film pattern and an actual photosensitive film pattern.

상기 도 1 은 반도체기판 상부에 형성될 활성영역(100)과 활성영역의 연결부(200) 및 소자분리영역(300)을 설계한다.1 illustrates an active region 100 to be formed on a semiconductor substrate, a connection portion 200 and an isolation region 300 of the active region.

이때, 소자분리영역(300)은 활성영역(100) 간에 라인패턴 형태로 디자인한다. 그리고 상기 활성영역(100)은 가로와 세로 각각 5∼15㎛ 와 100∼900㎛ 정도의 폭으로 디자인한다.In this case, the device isolation region 300 is designed in the form of a line pattern between the active regions 100. The active region 100 is designed to have a width of about 5 to 15 µm and about 100 to 900 µm, respectively.

상기 도 2 는, 상기 도 1 에서와 같이 디자인된 활성영역(300)일부를 도시한 레이아웃도로서, ⓧ 는 활성영역간의 거리를 도시한다.FIG. 2 is a layout diagram showing a part of the active region 300 designed as in FIG. 1, and ⓧ shows a distance between the active regions.

상기 도 3 은, 상기 도 2 에 도시된 디자인의 ⓨ-ⓨ 방향을 따라 석영기판(21) 상부에 감광막패턴(23)을 형성한 것을 도시한다.FIG. 3 illustrates the formation of the photosensitive film pattern 23 on the quartz substrate 21 along the ⓨ-ⓨ direction of the design shown in FIG. 2.

이때, 상기 감광막패턴(23)은 상기 석영기판(21) 상부에 전자빔용 네가티브 감광막을 형성하고 이를 프로그램된 전자빔 노광장치를 이용하여 노광한다음, 이를 현상하여 형성된 예정된 크기를 도시한다.In this case, the photosensitive film pattern 23 shows a predetermined size formed by forming a negative photosensitive film for an electron beam on the quartz substrate 21 and exposing it using a programmed electron beam exposure apparatus.

여기서, 상기 전자빔 노광장치를 이용한 노광공정은, 상기 활성영역(100)을 노광시키는 전자들이 상기 감광막이나 석영기판에 반사되는 빽 스캐터링 현상과, 상기 감광막이나 석영기판을 통과시키는 포워드 스캐터링 현상을 유발시킨다.The exposure process using the electron beam exposure apparatus includes a back scattering phenomenon in which electrons exposing the active region 100 are reflected on the photosensitive film or a quartz substrate, and a forward scattering phenomenon of passing the photosensitive film or a quartz substrate. Cause.

상기 도 4는, 상기 도 2 의 디자인을 이용하여 석영기판(21)에 감광막패턴(23)을 형성하는 노광공정시 유발되는 빽 스캐터링 공정으로 인하여 예상치 못한 라인패턴의 소자분리 영역(300)의 일정폭을 노광시키거나 상기 소자분리영역(300)으로 분리되는 활성영역(100)을 연결시켜 노광시킴으로써 "25"와 같은 불필요한 감광막패턴을 형성시켜 브릿지 등의 현상을 유발시킨다.FIG. 4 illustrates an unexpected isolation of the device isolation region 300 of the line pattern due to the back scattering process caused during the exposure process of forming the photoresist pattern 23 on the quartz substrate 21 using the design of FIG. 2. By exposing a predetermined width or by connecting the active regions 100 separated by the device isolation region 300 to expose them, an unnecessary photosensitive film pattern such as “25” is formed to cause a phenomenon such as a bridge.

상기한 바와같이 종래기술에 따른 전자빔을 이용한 반도체소자의 제조방법은, 종래와 같은 레이아웃을 이용하여 0.20㎛ 이하 크기로 라인패턴 형태의 소자분리영역을 형성하는 경우 씨.디.(critical dimension) 변화가 크고 국부적으로 브릿지 현상이 유발되어 공정상 많은 문제점을 유발시킨다.As described above, in the method of manufacturing a semiconductor device using an electron beam according to the prior art, in the case of forming an element isolation region in the form of a line pattern with a size of 0.20 µm or less using the same layout as in the prior art, the C. Large and local bridge phenomenon causes many problems in the process.

본 발명은 상기한 문제점을 해결하기위하여, 블록형태로 형성된 활성영역을 다수의 라인형태로 형성함으로써 소자분리영역으로 빽 스캐터링 현상을 완화시킴으로써 예정된 크기의 소자분리영역을 확보하여 활성영역을 형성하는 전자빔을 이용한 반도체소자의 제조방법을 제곡하는데 그 목적이 있다.In order to solve the above problems, the active region formed in the form of a block is formed in a plurality of lines to reduce the scattering phenomenon to the device isolation region to secure the device isolation region of a predetermined size to form the active region Its purpose is to prepare a method for manufacturing a semiconductor device using an electron beam.

도 1 내지 도 4 는 종래기술에 따라 전자빔을 이용한 반도체소자의 제조방법을 도시한 레이아웃도 및 단면도.1 to 4 are layout views and cross-sectional views showing a method for manufacturing a semiconductor device using an electron beam according to the prior art.

도 5 는 본 발명의 실시예에 따른 전자빔을 이용한 반도체소자의 제조방법을 도시한 레이아웃도.5 is a layout showing a method of manufacturing a semiconductor device using an electron beam according to an embodiment of the present invention.

◈ 도면의 주요부분에 대한 부호의 설명◈ Explanation of symbols for the main parts of the drawings

21 : 석영기판 23 : 예정된 크기의 감광막패턴21: quartz substrate 23: photosensitive film pattern of a predetermined size

25 : 실제 형성된 크기의 감광막패턴25: photosensitive film pattern of the actual size

100,400 : 디자인시 활성영역100,400: Active area at design time

200 : 디자인시 활성영역 간의 연결부200: connection between active areas in design

300 : 디자인시 소자분리영역300: device isolation area at design time

ⓐ : 전자빔의 샷(shot)크기Ⓐ: Shot size of electron beam

ⓑ : 전자빔 샷 간의 중첩크기Ⓑ: overlap size between electron beam shots

ⓒ : 라인패턴의 선폭Ⓒ: Line width of line pattern

ⓓ : 라인패턴 간의 공간Ⓓ: space between line patterns

ⓧ : 디자인시 활성영역 간의 소자분리영역Ⓧ: device isolation region between active regions during design

이상의 목적을 달성하기위해 본 발명에 따른 전자빔을 이용한 반도체소자의 제조방법은,In order to achieve the above object, a method of manufacturing a semiconductor device using an electron beam according to the present invention,

상기 블럭형태의 활성영역과 활성영역 사이에 라인패턴 형태의 소자분리영역을 디자인하고 이를 전자빔 노광장비에 프로그래밍한 다음, 노광 및 현상공정으로 마스크를 형성하는 전자빔을 이용한 반도체소자의 제조방법에 있어서,In the method of manufacturing a semiconductor device using an electron beam to design a device isolation region in the form of a line pattern between the active region of the block and the active region and to program it in the electron beam exposure equipment, and then to form a mask in the exposure and development process,

상기 디자인시 각각의 블록을 ⓔ 의 폭으로 세로방향으로 나누고, 상기 ⓔ 의 폭으로 나누어진 영역을 각각 ⓒ 의 선폭을 갖는 세로방향의 라인패턴과 ⓓ 의 스페이스로 나누며, 상기 ⓒ 의 선폭으로 형성된 라인패턴 노광시 전자빔 노광장치의 샷 크기를 ⓐ 로 하고, 각각의 샷이 세로방향으로 각각 ⓑ 의 폭정도 중첩되도록 이중노광되도록 디자인하는 것을 특징으로한다.In the design, each block is divided in the longitudinal direction by the width of ⓔ, and the area divided by the width of ⓔ is divided into the vertical line pattern having the line width of ⓒ and the space of ⓓ and the line formed by the line width of ⓒ. In the pattern exposure, the shot size of the electron beam exposure apparatus is set as ⓐ, and each shot is designed to be double-exposure so as to overlap the width of each ⓑ in the vertical direction.

한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, 마스크 상에 형성되는 라인패턴의 양측에 형성되는 블록형태의 영역 디자인시 상기 라인패턴 형태의 영역을 예정된 크기로 형성하기 위하여, 후속공정인 전자빔 형태의 패턴을 다수의 라인과 스페이스 형태의 패턴으로 설계하고 라인방향으로 일정폭 중첩되도록 이중노광함으로써 스티칭 에러의 유발을 방지하여 라인형태의 미세패턴을 블록패턴과 블록패턴 사이에 형성할 수 있는 영역을 용이하게 형성할 수 있도록 하는 것이다.On the other hand, the principle of the present invention for achieving the above object, in the design of the block-shaped region formed on both sides of the line pattern formed on the mask, in order to form the region of the line pattern form to a predetermined size, the electron beam which is a subsequent process Area where the micro pattern of the line shape can be formed between the block pattern and the block pattern by preventing the occurrence of stitching error by designing the pattern of the pattern into a plurality of line and space patterns and double exposure so as to overlap a certain width in the line direction. It is to be able to easily form.

이하, 첨부된 도면을 참고로하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 5 는 본 발명의 실시예에 따른 전자빔을 이용한 반도체소자의 제조방법을 도시한 레이아웃도이다.5 is a layout showing a method of manufacturing a semiconductor device using an electron beam according to an embodiment of the present invention.

먼저, 상기 도 2 레이아웃의 각 블록을 ⓔ 의 폭으로 세로방향으로 나누고, 각각 ⓔ 의 폭으로 나누어진 영역을 ⓒ 의 선폭을 갖는 세로방향의 라인패턴과 ⓓ 의 스페이스로 나누며, 상기 ⓒ 의 선폭으로 형성된 라인패턴 노광시 전자빔 노광장치의 샷 크기를 ⓐ 로 프로그램하는 동시에 각각의 샷이 세로방향으로 각각 ⓑ 의 폭정도 중첩되도록 이중노광되도록 프로그램한다. 그리고, ⓧ 는 블록형태로 형성된 활성영역(400) 간의 스페이스를 도시한 것으로 소자분리영역이 디자인되는 곳이다.First, each block of the layout of FIG. 2 is vertically divided by the width of ⓔ, and each area divided by the width of ⓔ is divided into a vertical line pattern having a line width of ⓒ and a space of ⓓ, and the line width of ⓒ. When the formed line pattern is exposed, the shot size of the electron beam exposure apparatus is programmed as ⓐ, and each shot is programmed to be double-exposure so as to overlap the width of each ⓑ in the vertical direction. Ⓧ is a space between the active regions 400 formed in a block shape, where the device isolation region is designed.

그 다음에, 상기와 같이 프로그램된 전자빔 노광장치를 이용하여 석영기판(도시안됨) 상부에 전자빔용 네가티브 감광막을 노광함으로서 노광공정시 빽 스캐터링된 전자에 의하여 블록과 블록간의 영역인 소자분리영역이 노광되지 않도록 상기 ⓓ 의 스페이스에서 빽 스캐터링된 전자를 흡수하여 노광됨으로서 예정된 크기의 활성영역을 형성하는 동시에 소자분리영역을 확보할 수 있다.Next, by using the electron beam exposure apparatus programmed as described above, a negative photosensitive film for electron beam is exposed on the quartz substrate (not shown), so that the device isolation region, which is a region between blocks by the scattered electrons in the exposure process, is formed. By absorbing the closely scattered electrons in the space of ⓓ so as not to be exposed, it is possible to form an active region of a predetermined size and to secure a device isolation region.

상기 도 5 의 레이아웃도를 이용한 노광공정으로 형성된 석영기판 상의 감광막패턴은, 종래기술의 도 3 에 도시된 바와같이 형성된다.The photosensitive film pattern on the quartz substrate formed by the exposure process using the layout diagram of FIG. 5 is formed as shown in FIG. 3 of the prior art.

여기서, 본 발명의 실시예에 따른 도 5 에서의 디자인은, 각각 상기 ⓐ는 2.52㎛, ⓑ는 0/02㎛ ⓒ 는 0.17㎛, ⓓ 는 0.03㎛, ⓔ 는 0.20㎛ 의 크기로 것이다.Here, the design in Fig. 5 according to the embodiment of the present invention, the ⓐ is 2.52㎛, ⓑ 0 / 02㎛ ⓒ 0.17㎛, ⓓ is 0.03㎛, ⓔ is 0.20㎛ size.

이때, 상기 ⓑ 부분인 이중노광되는 중첩부분은 형성되지않도록 할 수도 있다.In this case, the overlapped portion that is the double exposure of the ⓑ portion may not be formed.

아울러, 본 발명은, 본 발명과 같이 전자빔을 사용하는 대신에 X-레이나 이온빔을 이용하여 실시할 수도 있다.In addition, this invention can also be implemented using X-rays or an ion beam instead of using an electron beam like this invention.

이상에서 설명한 바와같이, 본 발명에 따른 전자빔으 이용한 반도체 소자의 제조방법은, 블록형태의 활성영역을 라인과 스페이스 형태로 디자인하고 이를 이용하여 전자빔 노광장비를 이용하여 노광한 다음 현상함으로써 블록과 블록 사이에 구비되는 소자분리영역에 전자가 그캐터링되는 현상을 완화시켜 예정된 크기의 블록형태 활성영역과 상기 활성영역 사이의 소자분리영역을 확보할 수 있도록 하여 반도체소자의 고집적화를 가능하게하는 효과가 있다.As described above, in the method of manufacturing a semiconductor device using an electron beam according to the present invention, a block-type block is formed by designing a block-type active region in the form of a line and a space and exposing the same using an electron beam exposure apparatus. By reducing the phenomenon that the electrons are categorized in the device isolation region provided between them, it is possible to secure a block type active region of a predetermined size and the device isolation region between the active regions, thereby enabling high integration of semiconductor devices. .

Claims (1)

상기 블럭형태의 활성영역과 활성영역 사이에 라인패턴 형태의 소자분리영역을 디자인하고 이를 전자빔 노광장비에 프로그래밍한 다음, 노광 및 현상공정으로 마스크를 형성하는 전자빔을 이용한 반도체소자의 제조방법에 있어서,In the method of manufacturing a semiconductor device using an electron beam to design a device isolation region in the form of a line pattern between the active region of the block and the active region and to program it in the electron beam exposure equipment, and then to form a mask in the exposure and development process, 상기 디자인시 각각의 블록을 ⓔ 의 폭으로 세로방향으로 나누고, 상기 ⓔ 의 폭으로 나누어진 영역을 각각 ⓒ 의 선폭을 갖는 세로방향의 라인패턴과 ⓓ 의 스페이스로 나누며, 상기 ⓒ 의 선폭으로 형성된 라인패턴 노광시 전자빔 노광장치의 샷 크기를 ⓐ 로 하고, 각각의 샷이 세로방향으로 각각 ⓑ 의 폭정도 중첩되도록 이중노광되도록 디자인하는 것을 특징으로하는 전자빔을 이용한 반도체소자의 제조방법.In the design, each block is divided in the longitudinal direction by the width of ⓔ, and the area divided by the width of ⓔ is divided into the vertical line pattern having the line width of ⓒ and the space of ⓓ and the line formed by the line width of ⓒ. A method of manufacturing a semiconductor device using an electron beam, characterized in that the shot size of the electron beam exposure apparatus is ⓐ during pattern exposure, and each shot is designed to be double-exposure so that each shot overlaps with the width of ⓑ in the vertical direction. ( 단, ⓐ는 전자빔 샷의 세로방향크기, ⓑ는 전자빔의 샷과 샷 간의 세로방향 중첩폭, ⓒ는 전자빔 샷의 가로방향크기, ⓓ는 가로방향으로 주기적인 배열을 갖는 스페이스 패턴의 크기, ⓔ는 가로방향으로 주기적인 배열을 갖는 라인/스페이스 패턴의 크기 )Where ⓐ is the vertical size of the electron beam shot, ⓑ is the vertical overlap width between the shot and the shot of the electron beam, ⓒ is the horizontal size of the electron beam shot, and ⓓ is the size of the space pattern with a periodic arrangement in the horizontal direction, ⓔ Is the size of the line / space pattern with a periodic arrangement in the horizontal direction)
KR1019980014699A 1998-04-24 1998-04-24 Method for fabricating semiconductor device using electron beam KR100307223B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980014699A KR100307223B1 (en) 1998-04-24 1998-04-24 Method for fabricating semiconductor device using electron beam

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980014699A KR100307223B1 (en) 1998-04-24 1998-04-24 Method for fabricating semiconductor device using electron beam

Publications (2)

Publication Number Publication Date
KR19990081032A KR19990081032A (en) 1999-11-15
KR100307223B1 true KR100307223B1 (en) 2002-01-19

Family

ID=37530404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980014699A KR100307223B1 (en) 1998-04-24 1998-04-24 Method for fabricating semiconductor device using electron beam

Country Status (1)

Country Link
KR (1) KR100307223B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340492A (en) * 1999-05-28 2000-12-08 Nec Corp Mask for electron beam exposure and manufacture of semiconductor device using the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653106A (en) * 1992-07-29 1994-02-25 Nec Corp Formation of fine resist pattern
JPH08227838A (en) * 1995-02-20 1996-09-03 Nec Corp Formation of minute pattern
KR970008364A (en) * 1995-07-06 1997-02-24 김광호 Fine pattern formation method
JPH09260244A (en) * 1996-03-19 1997-10-03 Fujitsu Ltd Exposure of electron beam and device
KR980003857A (en) * 1996-06-24 1998-03-30 김주용 Micro pattern formation method of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653106A (en) * 1992-07-29 1994-02-25 Nec Corp Formation of fine resist pattern
JPH08227838A (en) * 1995-02-20 1996-09-03 Nec Corp Formation of minute pattern
KR970008364A (en) * 1995-07-06 1997-02-24 김광호 Fine pattern formation method
JPH09260244A (en) * 1996-03-19 1997-10-03 Fujitsu Ltd Exposure of electron beam and device
KR980003857A (en) * 1996-06-24 1998-03-30 김주용 Micro pattern formation method of semiconductor device

Also Published As

Publication number Publication date
KR19990081032A (en) 1999-11-15

Similar Documents

Publication Publication Date Title
KR100475621B1 (en) Semiconductor integrated circuit device and method of producing the same, and method of producing masks
KR100699941B1 (en) Method for fabricating semiconductor device and method for forming mask suitable therefor
US7718348B2 (en) Photolithography process and photomask structure implemented in a photolithography process
JP2000112114A (en) Semiconductor device and production of semiconductor device
JP3363799B2 (en) Method of arranging structural part of device and device
JP2002341513A (en) Photomask and method for manufacturing semiconductor device using the same
US20110191728A1 (en) Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects
KR100253580B1 (en) Mask for stitching
KR100307223B1 (en) Method for fabricating semiconductor device using electron beam
JPH11305415A (en) Production of photomask
US20050019708A1 (en) Phase-shifting mask and method of forming pattern using the same
US20070281218A1 (en) Dummy Phase Shapes To Reduce Sensitivity Of Critical Gates To Regions Of High Pattern Density
KR100275302B1 (en) Method of compensating the proximity effect in eletron beam exposure systems
KR100253581B1 (en) Method of lithography
KR100532382B1 (en) Apparatus of rim typed phase shift mask used for manufacturing semiconductor device & manufacturing method thereof
KR19980077753A (en) Pattern Forming Method of Semiconductor Device by Photolithography Process
US5759723A (en) Light exposure mask for semiconductor devices and method for forming the same
KR100437542B1 (en) Manufacturing method for semiconductor device using electron beam
US6977133B2 (en) Photomask and pattern forming method
KR0134169Y1 (en) Mask pattern
KR19990081033A (en) Method of manufacturing semiconductor device using electron beam
KR19990015462A (en) Pattern formation method of semiconductor device by photolithography process using two photomasks
KR100674900B1 (en) Mask for manufacturing fine patterns of semiconductor device and method thereof
JP3609819B2 (en) Pattern formation method
KR100303799B1 (en) Mask pattern for semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee