JPH08250407A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH08250407A
JPH08250407A JP7080823A JP8082395A JPH08250407A JP H08250407 A JPH08250407 A JP H08250407A JP 7080823 A JP7080823 A JP 7080823A JP 8082395 A JP8082395 A JP 8082395A JP H08250407 A JPH08250407 A JP H08250407A
Authority
JP
Japan
Prior art keywords
exposure
step surface
reticle
resist
focused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7080823A
Other languages
Japanese (ja)
Inventor
Hiroshi Nakatani
宏 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP7080823A priority Critical patent/JPH08250407A/en
Publication of JPH08250407A publication Critical patent/JPH08250407A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To form a resist pattern in accordance with designed values on a substrate surface having a stepped-height-difference by providing a mask part, whose. mask size is deviated from a designed value, on a reticle during an exposure step for a stepped surface which is not focused and by carrying out a plurality of exposures focused in accordance with the stepped surfaces and one development. CONSTITUTION: A first exposure is carried out with a stepped surface A from among at least two stepped surfaces A, B being focused. A reticle 20a used during this first exposure has a mask part 21a with a designed width value X on the part facing the stepped surface A. At that time, the part facing the stepped surface B not focused is provided with a mask part 22a having a width X+dX larger than the designed value X. A second exposure is carried out with the stepped surface B being focused. A second reticle 20b has a mask part 22b with the designed width value X. Further, a mask part 21b has a width X+dX larger than the designed value X.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、大きな高低差を有す
る半導体基板上でのレジストパターン形成工程を含む半
導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device including a step of forming a resist pattern on a semiconductor substrate having a large height difference.

【0002】[0002]

【従来の技術】半導体集積回路等のパターン加工には通
常、焦点調整機能をもつステッパを用いた露光工程が用
いられる。微細配線パターン等を設計通り形成するため
には、半導体基板の各チップ領域内部に段差があり、こ
れに塗布されるレジストにそのまま段差が反映される場
合にも、高低差に拘らず設計通りのレジストパターンを
形成することが望まれる。
2. Description of the Related Art An exposure process using a stepper having a focus adjusting function is usually used for pattern processing of a semiconductor integrated circuit or the like. In order to form a fine wiring pattern etc. as designed, there is a step inside each chip area of the semiconductor substrate, and even if the step is directly reflected in the resist applied to this, it is as designed regardless of the height difference. It is desired to form a resist pattern.

【0003】しかし微細パターンを加工する縮小投影露
光装置では、解像度を上げることが第一義であり、解像
度と焦点深度とがトレードオフの関係にあるため、十分
大きな焦点深度を得ることが難しい。このため、高い段
差面に焦点を合わせると低い段差面では焦点ズレが生
じ、逆に低い段差面に焦点を合わせると高い段差面では
焦点ズレが生じる。
However, in a reduction projection exposure apparatus for processing a fine pattern, it is the primary purpose to increase the resolution, and there is a trade-off relationship between the resolution and the depth of focus, so it is difficult to obtain a sufficiently large depth of focus. Therefore, when focusing on a high step surface, defocus occurs on a low step surface, and conversely, when focusing on a low step surface, a defocus occurs on a high step surface.

【0004】この様な難点を解消するため、従来よりい
くつかの方法が提案されている。例えば、レチクルに位
相シフタを設けて、0次光をカットし、光路長の等しい
±1次回折光を縮小投影レンズ内に入射させて2光束干
渉させ、ウェハ上に転写される光学像のコントラストを
増強させる。これにより、解像度と焦点深度を向上させ
ることができる。あるいはまた、照明光を斜め方向から
入射させ、0次光を光軸に対して傾けて0次光と1次光
の光路長を等しくし、0次光と1次光の2光束干渉をと
る。これも、解像度と焦点深度を向上させることができ
る。
In order to solve such a problem, several methods have been conventionally proposed. For example, a phase shifter is provided on the reticle to cut the 0th-order light, and the ± 1st-order diffracted light with the same optical path length is made incident on the reduction projection lens to cause two light beams to interfere with each other to improve the contrast of the optical image transferred on the wafer. To strengthen. Thereby, the resolution and the depth of focus can be improved. Alternatively, the illumination light is obliquely incident, the 0th-order light is inclined with respect to the optical axis to make the optical path lengths of the 0th-order light and the 1st-order light equal, and two-beam interference of the 0th-order light and the 1st-order light is taken. . This can also improve resolution and depth of focus.

【0005】他の方法として、基板上の段差面に応じて
複数枚のレチクルを用意し、焦点のあっていない段差面
上は遮光して複数回の露光を行う方法が提案されている
(特開平4−5814,特開平5−80528)。例え
ば、図7に示すように、高低差のある二つの段差面1,
2がある場合に、先ず(a)に示すように、段差面1は
全面遮光して段差面2に対して所定のマスクパターンを
形成した第1のレチクル71を用いて、段差面2に焦点
を合わせて露光し、続いて(b)に示すように段差面2
は遮光し段差面1に対して所定のマスクパターンを形成
した第2のレチクル72を用いて段差面1に焦点を合わ
せた露光を行う。その後現像する。
As another method, a method has been proposed in which a plurality of reticles are prepared according to the stepped surface on the substrate, and the stepped surface that is out of focus is shielded from light to perform a plurality of exposures. Kaihei 4-5814, JP-A-5-80528). For example, as shown in FIG. 7, two step surfaces 1 having a height difference,
When there are two, first, as shown in (a), the entire step surface 1 is shielded from light, and the first reticle 71 having a predetermined mask pattern formed on the step surface 2 is used to focus on the step surface 2. Exposure, and then, as shown in FIG.
The second reticle 72, which is shielded from light and has a predetermined mask pattern formed on the step surface 1, exposes the step surface 1 in focus. Then develop.

【0006】特開平5−80528号にはまた、1枚の
レチクルを用いて段差面に応じて複数回の露光と現像を
繰り返す方法も示されている。第1回目の露光・現像で
は、ある段差面に焦点を合わせ、第2回目の露光・現像
工程では前回の露光で十分解像されていない段差面に焦
点を合わせて露光・現像を行う。
Japanese Unexamined Patent Publication (Kokai) No. 5-80528 also discloses a method in which one reticle is used and exposure and development are repeated a plurality of times depending on the step surface. In the first exposure / development, a certain step surface is focused, and in the second exposure / development step, the step surface not sufficiently resolved in the previous exposure is focused and exposed / developed.

【0007】[0007]

【発明が解決しようとする課題】しかし、従来提案され
ている方法には、まだ解決すべき問題が残されている。
例えば、位相シフタを配置して照明光を改善する方法
は、パターンのレイアウトによっては位相シフタの配置
に矛盾が生じ、効果が得られなくなる。また照明光の斜
め入射法は、孤立パターンに対しては効果がない。
However, the previously proposed methods still have problems to be solved.
For example, the method of arranging the phase shifter to improve the illumination light causes inconsistency in the arrangement of the phase shifter depending on the layout of the pattern, and the effect cannot be obtained. Moreover, the oblique incidence method of illumination light is not effective for an isolated pattern.

【0008】段差に応じて多重露光を行う方法では、例
えば2枚のレチクルを用いる図7の方法の場合、現像し
て得られるレジストパターン73にはしばしば、図7
(c)に示すように、段差面1,2の境界部には除き切
れないレジストによるブリッジ74が発生する。1枚の
レチクルを用いて多重の露光・現像を行う方法では、現
像も複数回になるために工程は非常に複雑になる。
In the method of performing multiple exposure depending on the step, for example, in the method of FIG. 7 using two reticles, the resist pattern 73 obtained by development is often shown in FIG.
As shown in (c), a bridge 74 made of resist that cannot be removed occurs at the boundary between the step surfaces 1 and 2. In the method of performing multiple exposure / development using one reticle, the process is extremely complicated because the development is performed plural times.

【0009】この発明は、上記の点に鑑みなされたもの
で、段差のある基板面上で微細レジストパターンを設計
値通り形成できるレジストパターン形成工程をもつ半導
体装置の製造方法を提供することを目的としている。
The present invention has been made in view of the above points, and an object thereof is to provide a method of manufacturing a semiconductor device having a resist pattern forming step capable of forming a fine resist pattern on a stepped substrate surface as designed. I am trying.

【0010】[0010]

【課題を解決するための手段】この発明は、高さの異な
る少なくとも第1、第2の段差面を有する半導体基板上
にレジストを塗布し、露光現像してレジストパターンを
形成する工程を有する半導体装置の製造方法において、
前記レジストパターンを形成する工程は、前記第1の段
差面に対向する部分のマスク部を設計値通りの寸法と
し、前記第2の段差面に対向する部分のマスク部を設計
値より幅広としたマスクパターンを持つ第1のレチクル
を用いて、前記レジストが塗布された基板の前記第1の
段差面に焦点を合わせた露光を行う第1の露光工程と、
前記第1の段差面に対するマスク部を設計値より幅広と
し、前記第2の段差面に対するマスク部を設計値通りの
寸法とした第2のレチクルを用いて、前記第2の段差面
に焦点を合わせた露光を行う第2の露光工程と、これら
の露光工程を経たレジストを現像してレジストパターン
を形成する現像工程とを有することを特徴としている。
According to the present invention, there is provided a semiconductor having a step of forming a resist pattern by applying a resist on a semiconductor substrate having at least first and second step surfaces having different heights and exposing and developing the resist. In the method of manufacturing the device,
In the step of forming the resist pattern, the mask portion of the portion facing the first step surface is dimensioned as designed, and the mask portion of the portion facing the second step surface is wider than the design value. A first exposure step of performing an exposure focused on the first step surface of the substrate coated with the resist, using a first reticle having a mask pattern;
A second reticle having a mask portion for the first step surface wider than a design value and a mask portion for the second step surface having dimensions as designed is used to focus on the second step surface. It is characterized by having a second exposure step of performing combined exposure and a development step of developing the resist that has undergone these exposure steps to form a resist pattern.

【0011】[0011]

【作用】この発明によると、段差面に応じてレチクルを
作り分け、段差面に応じて焦点合わせをした複数回の露
光と1回の現像によって、所望のレジストパターンを得
ることができる。焦点の合わない段差面を全面遮光する
方法と異なり、この発明においては、ある露光工程での
レチクルには焦点の合わない段差面に対しても、マスク
部寸法を設計値からずらしたマスク部を設けているの
で、焦点の合わない段差面を全面遮光する従来の多重露
光法と異なり、最終的なレジストパターンにブリッジが
発生することはない。また現像工程は1回であるから、
1枚のレチクルを用いて露光,現像を繰り返す方法に比
べて工程は簡単である。
According to the present invention, a desired resist pattern can be obtained by forming a reticle separately according to the step surface and performing a plurality of exposures and a single development in which focusing is performed according to the step surface. Unlike the method of shielding the entire stepped surface that is out of focus from light, in the present invention, the reticle in a certain exposure process is provided with a mask portion whose mask size is deviated from the design value even for a stepped surface that is out of focus. Since it is provided, unlike the conventional multiple exposure method in which the stepped surface that is out of focus is entirely shielded from light, no bridge is generated in the final resist pattern. Also, since the developing process is only once,
The process is simpler than the method of repeating exposure and development using one reticle.

【0012】[0012]

【実施例】以下、図面を参照して、この発明の実施例を
説明する。図1及び図2は、一実施例のレジストパター
ン形成工程を示す。露光工程の流れは図5に示す。露光
工程の照明には、図6(b)に示すような斜入射照明法
を用いる。即ち、レチクル61に照明光を斜め方向から
入射して、0次、1次の回折光のみを取り出して縮小投
影系63に導入し、2光束干渉法によりレジストが塗布
されたウェハ64上に集光させる。あるいは図6(a)
に示すように、位相シフト法を利用して0次光と+1次
光(又は−1次光)を用いる方法でもよい。
Embodiments of the present invention will be described below with reference to the drawings. 1 and 2 show a resist pattern forming process of one embodiment. The flow of the exposure process is shown in FIG. For illumination in the exposure process, an oblique incidence illumination method as shown in FIG. 6B is used. That is, the illumination light is obliquely incident on the reticle 61, only the 0th and 1st order diffracted light is extracted and introduced into the reduction projection system 63, and is collected on the wafer 64 coated with the resist by the two-beam interference method. Light up. Alternatively, FIG. 6 (a)
As shown in, a method of using 0th-order light and + 1st-order light (or -1st-order light) by utilizing a phase shift method may be used.

【0013】具体的にこの実施例の露光,現像工程を説
明すれば、図5に示すようにステッパステージにウェハ
をロードし(S1)、第1のレチクル20aをセットし
て(S2)、ウェハ・アラインメントを行い(S3)、
第1回目の露光をする(S4)。この第1回目の露光工
程が、図1(a)である。
The exposure and development process of this embodiment will be described in detail. As shown in FIG. 5, the wafer is loaded on the stepper stage (S1), and the first reticle 20a is set (S2).・ Align (S3),
The first exposure is performed (S4). This first exposure process is shown in FIG.

【0014】半導体ウェハ10は、図1に例示したよう
に、シリコン基板11にLOCOS酸化膜12が形成さ
れ、第1層配線13、絶縁膜14、第2層配線15、絶
縁膜16、第3層配線層17が形成されて大きな段差を
有する。このウェハ10の表面には段差を反映したポジ
型レジスト18が塗布されている。1回目の露光は、少
なくとも二つの段差面A,Bのうち、段差面Aに焦点を
合わせて行う。この1回目の露光に用いる第1のレチク
ル20aは、段差面Aに対向する部分のマスク部21a
が設計値通りの幅Xであり、このとき焦点の合わない段
差面Bに対向する部分のマスク部22aは、設計値Xに
対してこれより幅の広いX+dXとしている。
In the semiconductor wafer 10, as illustrated in FIG. 1, a LOCOS oxide film 12 is formed on a silicon substrate 11, a first layer wiring 13, an insulating film 14, a second layer wiring 15, an insulating film 16 and a third layer. The layer wiring layer 17 is formed and has a large step. The surface of the wafer 10 is coated with a positive type resist 18 reflecting the steps. The first exposure is performed by focusing on the step surface A of at least two step surfaces A and B. The first reticle 20a used for the first exposure is the mask portion 21a of the portion facing the step surface A.
Is the width X according to the design value, and the mask portion 22a in the portion facing the stepped surface B that is out of focus at this time has a width X + dX wider than the design value X.

【0015】この第1回目の露光により、破線で示した
ように段差面Aに対してはマスク部21aがそのまま転
写される。焦点のずれた段差面Bについては、シャープ
な像転写はできないが、マスク部22aが幅広に形成さ
れるいるため、少なくともレジストパターンとして必要
な幅Xの範囲は露光されずに残る。
By this first exposure, the mask portion 21a is directly transferred onto the step surface A as shown by the broken line. A sharp image transfer cannot be performed on the stepped surface B where the focus is deviated, but since the mask portion 22a is formed wide, at least the range of the width X required as a resist pattern remains unexposed.

【0016】続いて、図5に示すように、第2のレチク
ル20bをセットし(S5)、ウェハ・アラインメント
を行い(S6)、第2回目の露光を行って(S7)、ウ
ェハを取り出す(S8)。この2回目の露光工程が、図
1(b)である。
Subsequently, as shown in FIG. 5, the second reticle 20b is set (S5), wafer alignment is performed (S6), a second exposure is performed (S7), and the wafer is taken out ( S8). This second exposure process is shown in FIG.

【0017】この2回目の露光は、二つの段差面A,B
のうち、段差面Bに焦点を合わせて行う。この2回目の
露光に用いる第2のレチクル20bは、段差面Bに対向
する部分のマスク部22bが設計値通りの幅Xであり、
このとき焦点の合わない段差面Aに対向する部分のマス
ク部21bは、設計値Xに対してこれより幅の広いX+
dXとしている。従ってこの第2回目の露光では、破線
で示したように段差面Bに対してはマスク部22bがそ
のまま転写され、焦点のずれた段差面Aについては、少
なくともレジストパターンとして必要な幅Xの範囲は露
光されずに残る。
This second exposure is carried out on the two step surfaces A and B.
Of these, the focus is on the step surface B. In the second reticle 20b used for the second exposure, the mask portion 22b in the portion facing the step surface B has the width X as designed,
At this time, the mask portion 21b in the portion facing the stepped surface A that is out of focus has a width X + wider than the design value X.
It is dX. Therefore, in the second exposure, as shown by the broken line, the mask portion 22b is directly transferred to the step surface B, and the step surface A defocused is at least in the range of the width X required as the resist pattern. Remains unexposed.

【0018】以上の2回の露光工程を経た後、レジスト
18を現像する。この現像により、図2に示すように、
段差面A,B共に設計値通りの幅Xを持ったレジストパ
ターン18A,18Bが得られる。
After passing through the above two exposure steps, the resist 18 is developed. By this development, as shown in FIG.
Resist patterns 18A and 18B having a width X as designed on both step surfaces A and B are obtained.

【0019】この実施例によると、多重露光を行うが現
像は1回であり、従って工程は簡単である。また前述の
多重露光法と、高解像度が得られる位相シフト法あるい
は、斜め入射照明法とを併用することで、高解像度特性
を維持しながら実質的に焦点深度の向上を図ることが可
能になる。特に、所定のスペースをもって多数のライン
状レジストパターンを加工する場合に、深い焦点深度が
得られる。また孤立ラインに対しては、FLEX法と同
じメカニズムにより焦点深度増大の効果が得られる。
According to this embodiment, multiple exposure is carried out, but development is carried out once, and therefore the process is simple. Further, by using the multiple exposure method described above and the phase shift method or the oblique incident illumination method that can obtain high resolution, it is possible to substantially improve the depth of focus while maintaining the high resolution characteristics. . In particular, a deep depth of focus can be obtained when processing a large number of linear resist patterns with a predetermined space. Further, for the isolated line, the effect of increasing the depth of focus can be obtained by the same mechanism as the FLEX method.

【0020】またこの実施例では、2回の露光工程で、
合焦しない領域も図7の従来例のように完全に遮光され
るわけではなく、一定の光が照射されるようにしてい
る。この結果、図7で説明したように段差の境界部で取
り残されたレジストによるブリッジが発生することはな
い。この点を明らかにするため、図3には、従来の図7
に対応させて、段差境界を横切るように一定幅Xのレジ
ストパターンを加工する場合の工程を示している。
Further, in this embodiment, the exposure process is performed twice.
The non-focused area is not completely shielded from light as in the conventional example of FIG. 7, but a certain amount of light is emitted. As a result, the bridge due to the resist left behind at the boundary of the step does not occur as described in FIG. In order to clarify this point, FIG.
Corresponding to, the step of processing a resist pattern having a constant width X so as to cross the step boundary is shown.

【0021】図3(a)の第1回目の露光では、段差面
Aに合焦させる。このとき用いる第1の1のレチクル2
0aは、合焦しない段差面Bに対向する部分では、規定
幅Xより広く幅X+dXのマスク部を持つ。図3(b)
の第2回目の露光では、段差面Bに合焦させる。このと
き用いる第2のレチクル20bは、合焦しない段差面A
に対向する部分で、X+dXの幅のマスク部を持つ。2
回の露光後現像すると、図3(c)(d)に示すよう
に、段差面A,Bにまたがって連続する幅Xのレジスト
パターン31,32が得られる。図7の例のように、非
合焦の段差面を完全には遮光しないから、隣接するレジ
ストパターン31,32の間は確実に分離される。
In the first exposure shown in FIG. 3A, the step surface A is focused. First reticle 2 used at this time
0a has a mask portion having a width X + dX that is wider than the specified width X in a portion facing the stepped surface B that is out of focus. FIG. 3 (b)
In the second exposure of, the step surface B is focused. The second reticle 20b used at this time is the step surface A that does not focus.
Has a mask portion having a width of X + dX. Two
When the development is performed after the exposure is repeated, as shown in FIGS. 3C and 3D, resist patterns 31 and 32 having a width X continuous over the step surfaces A and B are obtained. As in the example of FIG. 7, since the non-focus step surface is not completely shielded from light, the adjacent resist patterns 31 and 32 are reliably separated.

【0022】図4は、ネガ型レジストを用いた場合の実
施例の露光工程を図1に対応させて示している。ウェハ
構造は、レジスト19がネガ型である点を除き、図1と
同様である。1回目の露光は、図4(a)に示すよう
に、二つの段差面A,Bのうち、段差面Aに焦点を合わ
せて行う。この1回目の露光に用いる第1のレチクル3
0aは、段差面Aに対向する部分の開口部31aが設計
値通りの幅Xであり、このとき焦点の合わない段差面B
に対向する部分の開口部32aは、設計値Xに対してこ
れより幅の狭いX−dXとしている。光を遮るマスク部
33に着目すれば、図1の実施例と同様の関係にある。
この第1回目の露光により、破線で示したように段差面
Aに対しては開口部31aがそのまま転写される。焦点
のずれた段差面Bについては、露光幅は小さい。
FIG. 4 shows the exposure process of the embodiment when a negative resist is used, corresponding to FIG. The wafer structure is the same as that of FIG. 1 except that the resist 19 is a negative type. As shown in FIG. 4A, the first exposure is performed by focusing on the step surface A of the two step surfaces A and B. The first reticle 3 used for this first exposure
0a is the width X of the opening 31a in the portion facing the step surface A as designed, and at this time the step surface B is out of focus.
The opening 32a of the portion opposed to is set to X-dX having a width narrower than the design value X. Focusing on the mask portion 33 that blocks light, the relationship is the same as in the embodiment of FIG.
By this first exposure, the opening 31a is directly transferred to the step surface A as shown by the broken line. The exposure width is small for the stepped surface B where the focus is deviated.

【0023】2回目の露光は、図4(b)に示すよう
に、段差面Bに焦点を合わせて行う。この2回目の露光
に用いる第2のレチクル30bは、段差面Bに対向する
部分の開口部32bが設計値通りの幅Xであり、焦点の
合わない段差面Aに対向する部分の開口部31bは、設
計値Xより狭いX−dXとしている。この関係も、マス
ク部33に着目すれば、図1の実施例と同じである。こ
の第2回目の露光では、破線で示したように段差面Bに
対しては開口部32bがそのまま転写され、段差面Aで
は狭い範囲に露光される。以上の2回の露光工程で、段
差面A,B共に、幅Xの範囲がシャープに露光されてい
るから、これを現像すると、先の実施例の図2と同様
に、段差面A,Bともに設計値通りの幅Xを持つレジス
トパターンが形成される。
The second exposure is performed by focusing on the step surface B, as shown in FIG. 4 (b). In the second reticle 30b used for the second exposure, the opening 32b in the portion facing the step surface B has the width X as designed and the opening 31b in the portion facing the step surface A out of focus. Is X-dX, which is narrower than the design value X. This relationship is also the same as in the embodiment of FIG. In the second exposure, as shown by the broken line, the opening 32b is directly transferred to the step surface B, and the step surface A is exposed in a narrow range. Since the range of width X is sharply exposed on both step surfaces A and B in the above-described two exposure steps, when they are developed, step surfaces A and B are formed similarly to FIG. 2 of the previous embodiment. In both cases, a resist pattern having a width X as designed is formed.

【0024】[0024]

【発明の効果】以上述べたようにこの発明によれば、段
差面に応じてレチクルを作り分け、段差面に応じて焦点
合わせをした複数回の露光と1回の現像によって、所望
のレジストパターンを得ることができる。この発明にお
いては、ある露光工程でのレチクルには焦点の合わない
段差面に対しても全面遮光ではなく、寸法を設計値から
ずらしたマスク部を設けて露光するようにしているの
で、最終的なレジストパターンにブリッジ等が発生する
おそれはない。また現像は1回であるから、工程は簡単
である。
As described above, according to the present invention, a reticle is separately formed according to a step surface, and a desired resist pattern is formed by a plurality of exposures and a single development in which focusing is performed according to the step surface. Can be obtained. According to the present invention, the reticle in a certain exposure process is not entirely shielded from light even on a stepped surface that is out of focus, but a mask portion whose size is deviated from the design value is provided for exposure. There is no possibility that a bridge or the like will occur in a simple resist pattern. Further, since the development is performed once, the process is simple.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の一実施例による露光工程を示す。FIG. 1 shows an exposure process according to an embodiment of the present invention.

【図2】 同実施例によるレジストパターン加工の様子
を示す。
FIG. 2 shows a state of resist pattern processing according to the embodiment.

【図3】 同実施例による段差部を跨ぐレジストパター
ンの形成系を示す。
FIG. 3 shows a resist pattern forming system straddling a step portion according to the embodiment.

【図4】 他の実施例による露光工程を示す。FIG. 4 shows an exposure process according to another embodiment.

【図5】 実施例の露光工程の流れを示す。FIG. 5 shows a flow of an exposure process of an example.

【図6】 実施例の露光光学系の構成を示す。FIG. 6 shows a configuration of an exposure optical system of an example.

【図7】 従来の露光法の一例を示す。FIG. 7 shows an example of a conventional exposure method.

【符号の説明】[Explanation of symbols]

10…半導体ウェハ、18…ポジ型レジスト、A,B…
段差面、20a…第1のレチクル、20b…第2のレチ
クル、21a,21b,22a,22b…マスク部、1
9…ネガ型レジスト、31a,31b,32a,32b
…開口部、33…マスク部。
10 ... Semiconductor wafer, 18 ... Positive resist, A, B ...
Step surface, 20a ... First reticle, 20b ... Second reticle, 21a, 21b, 22a, 22b ... Mask portion, 1
9 ... Negative resist, 31a, 31b, 32a, 32b
... Opening part, 33 ... Mask part.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 高さの異なる少なくとも第1、第2の段
差面を有する半導体基板上にレジストを塗布し、露光現
像してレジストパターンを形成する工程を有する半導体
装置の製造方法において、前記レジストパターンを形成
する工程は、 前記第1の段差面に対向する部分のマスク部を設計値通
りの寸法とし、前記第2の段差面に対向する部分のマス
ク部を設計値より幅広としたマスクパターンを持つ第1
のレチクルを用いて、前記レジストが塗布された基板の
前記第1の段差面に焦点を合わせた露光を行う第1の露
光工程と、 前記第1の段差面に対するマスク部を設計値より幅広と
し、前記第2の段差面に対するマスク部を設計値通りの
寸法とした第2のレチクルを用いて、前記第2の段差面
に焦点を合わせた露光を行う第2の露光工程と、 これらの露光工程を経たレジストを現像してレジストパ
ターンを形成する現像工程とを有することを特徴とする
半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, comprising: a step of applying a resist on a semiconductor substrate having at least first and second step surfaces having different heights, exposing and developing the resist pattern to form a resist pattern. The step of forming a pattern is a mask pattern in which the mask portion of the portion facing the first step surface has a size according to the design value and the mask portion of the portion facing the second step surface is wider than the design value. Having 1st
Using the reticle described above, a first exposure step of performing an exposure focused on the first step surface of the substrate coated with the resist, and a mask portion for the first step surface is made wider than a design value. A second exposure step of performing an exposure focused on the second step surface by using a second reticle having a mask portion for the second step surface having a dimension as designed. And a developing step of forming a resist pattern by developing the resist that has gone through the steps.
JP7080823A 1995-03-13 1995-03-13 Manufacture of semiconductor device Pending JPH08250407A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7080823A JPH08250407A (en) 1995-03-13 1995-03-13 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7080823A JPH08250407A (en) 1995-03-13 1995-03-13 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH08250407A true JPH08250407A (en) 1996-09-27

Family

ID=13729158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7080823A Pending JPH08250407A (en) 1995-03-13 1995-03-13 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH08250407A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313702A (en) * 2001-04-17 2002-10-25 Mitsubishi Electric Corp Method of manufacturing semiconductor device and the semiconductor device
KR100602129B1 (en) * 2004-12-30 2006-07-19 동부일렉트로닉스 주식회사 Method for forming pattern using multi-level exposure process
JP2006215330A (en) * 2005-02-04 2006-08-17 Yazaki Corp Method for manufacturing semiconductor device and semiconductor device manufactured by the manufacture method
US7371592B2 (en) 2005-01-17 2008-05-13 Samsung Electronics Co., Ltd. Manufacturing method of thin film transistor array panel using an optical mask
JP2019090961A (en) * 2017-11-16 2019-06-13 リバーエレテック株式会社 Exposure apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313702A (en) * 2001-04-17 2002-10-25 Mitsubishi Electric Corp Method of manufacturing semiconductor device and the semiconductor device
KR100602129B1 (en) * 2004-12-30 2006-07-19 동부일렉트로닉스 주식회사 Method for forming pattern using multi-level exposure process
US7371592B2 (en) 2005-01-17 2008-05-13 Samsung Electronics Co., Ltd. Manufacturing method of thin film transistor array panel using an optical mask
JP2006215330A (en) * 2005-02-04 2006-08-17 Yazaki Corp Method for manufacturing semiconductor device and semiconductor device manufactured by the manufacture method
JP2019090961A (en) * 2017-11-16 2019-06-13 リバーエレテック株式会社 Exposure apparatus

Similar Documents

Publication Publication Date Title
US5863677A (en) Aligner and patterning method using phase shift mask
JP3275863B2 (en) Photo mask
JP2996127B2 (en) Pattern formation method
KR100190762B1 (en) Mask for off-axis illumination
JP2725895B2 (en) Exposure mechanism
JP4613364B2 (en) Resist pattern formation method
US6096457A (en) Method for optimizing printing of a phase shift mask having a phase shift error
US20110033656A1 (en) Pattern forming method, electronic device manufacturing method and electronic device
US6093507A (en) Simplified process for fabricating levinson and chromeless type phase shifting masks
US5879839A (en) Photomask having a half-tone type phase shift material and chrome pattern on a transparent substrate
JPH08250407A (en) Manufacture of semiconductor device
JP4235410B2 (en) Exposure method
JPS59160144A (en) Photomask
JP2000031028A (en) Exposure method and exposure apparatus
US5432588A (en) Semiconductor device and method of making the semiconductor device
JPH06181167A (en) Image forming method, fabrication of device employing the method, and photomask employed therein
JP3977096B2 (en) Mask, exposure method and device manufacturing method
JPH08274000A (en) Method of exposure
JP3173025B2 (en) Exposure method and semiconductor element manufacturing method
JP2693805B2 (en) Reticle and pattern forming method using the same
KR0183706B1 (en) Projection exposure method, the mask thereof
JP3227842B2 (en) LSI manufacturing method
KR100720536B1 (en) Method for Forming Dense Hole Photoresist Pattern and Hole Photo Mask used therefor
JP2979625B2 (en) Method for checking exposure conditions of reduction projection exposure equipment
JP2581846B2 (en) Projection exposure equipment