JPH05299362A - 半導体素子用ウエハ及び半導体素子の製造方法 - Google Patents
半導体素子用ウエハ及び半導体素子の製造方法Info
- Publication number
- JPH05299362A JPH05299362A JP10624892A JP10624892A JPH05299362A JP H05299362 A JPH05299362 A JP H05299362A JP 10624892 A JP10624892 A JP 10624892A JP 10624892 A JP10624892 A JP 10624892A JP H05299362 A JPH05299362 A JP H05299362A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buffer layer
- substrate
- semiconductor element
- growth substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【目的】 動作層を破損することなく、成長基板から動
作層のみを容易に除去することのできる半導体素子用ウ
エハ及び該ウエハを使用して半導体素子を高い歩留りで
製造することのできる方法を提供しようとするものであ
る。 【構成】 成長基板と動作層の間に劈開性の優れた層状
化合物からなる緩衝層を備えたことを特徴とする半導体
素子用ウエハ、及び、成長基板上に劈開性の優れた層状
化合物からなる緩衝層を形成し、該緩衝層上に動作層を
エピタキシャル成長した後、上記動作層と成長基板を剥
離し、半導体素子用支持基板に接合することを特徴とす
る半導体素子の製造方法である。
作層のみを容易に除去することのできる半導体素子用ウ
エハ及び該ウエハを使用して半導体素子を高い歩留りで
製造することのできる方法を提供しようとするものであ
る。 【構成】 成長基板と動作層の間に劈開性の優れた層状
化合物からなる緩衝層を備えたことを特徴とする半導体
素子用ウエハ、及び、成長基板上に劈開性の優れた層状
化合物からなる緩衝層を形成し、該緩衝層上に動作層を
エピタキシャル成長した後、上記動作層と成長基板を剥
離し、半導体素子用支持基板に接合することを特徴とす
る半導体素子の製造方法である。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体の成長基
板を有しない高出力半導体素子、赤外撮像素子などに適
した半導体素子用ウエハ及び半導体素子の製造方法に関
する。
板を有しない高出力半導体素子、赤外撮像素子などに適
した半導体素子用ウエハ及び半導体素子の製造方法に関
する。
【０００２】
【従来の技術】従来、半導体素子に用いられるエピタキ
シャルウエハは、例えばサイエンスフォーラム「最新化
合物半導体ハンドブック」（昭和５７年７月１０日発
行）第３１３〜３２３頁に示されているように、基板上
に成長基板と同一結晶構造の緩衝層と動作層を積層した
構造からなっている。この素子は、素子の熱抵抗を低減
するためには、成長基板及び緩衝層を可能な限り薄くす
るか、完全に除去する必要がある。また、赤外撮像素子
においては、上記ハンドブック第３４９〜３５０頁に示
されているように、光の吸収層となる基板を完全に除去
する必要がある。
シャルウエハは、例えばサイエンスフォーラム「最新化
合物半導体ハンドブック」（昭和５７年７月１０日発
行）第３１３〜３２３頁に示されているように、基板上
に成長基板と同一結晶構造の緩衝層と動作層を積層した
構造からなっている。この素子は、素子の熱抵抗を低減
するためには、成長基板及び緩衝層を可能な限り薄くす
るか、完全に除去する必要がある。また、赤外撮像素子
においては、上記ハンドブック第３４９〜３５０頁に示
されているように、光の吸収層となる基板を完全に除去
する必要がある。
【０００３】
【発明が解決しようとする課題】従来、この種のエピタ
キシャルウエハは、動作層、緩衝層及び成長基板が同一
の結晶構造で構成されている。図５は、従来のエピタキ
シャルウエハの断面図であり、化合物半導体成長基板８
の上にエピタキシャル成長させた緩衝層９及びさらにエ
ピタキシャル成長させた動作層１０からなるウエハであ
る。かかるウエハから動作層を得るためには、従来、研
磨、あるいはエッチングによって、成長基板、あるい
は、緩衝層及び成長基板を動作層から除去していたが、
動作層を破損せずに、同一の結晶構造の成長基板、ある
いは、緩衝層及び成長基板を均一に除去することは極め
て困難であった。そこで、本発明は、上記の欠点を解消
し、動作層を破損することなく、成長基板を除去するこ
とができる半導体素子用ウエハ及び該ウエハを使用する
半導体素子の製造方法を提供しようとするものである。
キシャルウエハは、動作層、緩衝層及び成長基板が同一
の結晶構造で構成されている。図５は、従来のエピタキ
シャルウエハの断面図であり、化合物半導体成長基板８
の上にエピタキシャル成長させた緩衝層９及びさらにエ
ピタキシャル成長させた動作層１０からなるウエハであ
る。かかるウエハから動作層を得るためには、従来、研
磨、あるいはエッチングによって、成長基板、あるい
は、緩衝層及び成長基板を動作層から除去していたが、
動作層を破損せずに、同一の結晶構造の成長基板、ある
いは、緩衝層及び成長基板を均一に除去することは極め
て困難であった。そこで、本発明は、上記の欠点を解消
し、動作層を破損することなく、成長基板を除去するこ
とができる半導体素子用ウエハ及び該ウエハを使用する
半導体素子の製造方法を提供しようとするものである。
【０００４】
【課題を解決するための手段】本発明は、（１）基板上
にエピタキシャル動作層を有する半導体素子用ウエハに
おいて、基板と動作層の間に劈開性の優れた層状化合物
からなる緩衝層を備えたことを特徴とする半導体素子用
ウエハ、（２）エピタキシャル動作層を有する半導体素
子の製造方法において、基板上に劈開性の優れた層状化
合物からなる緩衝層を形成し、該緩衝層上に動作層をエ
ピタキシャル成長した後、上記動作層と基板を剥離し、
新たな基板に接合することを特徴とする半導体素子の製
造方法、及び、（３）エピタキシャル動作層を有する半
導体素子の製造方法において、成長基板上に劈開性の優
れた層状化合物からなる緩衝層を形成し、素子形成領域
以外の該緩衝層の一部を少なくとも除去して成長基板を
露出させ、該成長基板の露出部分及び該緩衝層上に動作
層をエピタキシャル成長させた後、素子形成領域のみを
切断して取り出し、素子領域の動作層を成長基板から剥
離し、半導体素子用支持基板に接合することを特徴とす
る半導体素子の製造方法である。なお、緩衝層として用
いる上記の劈開性の優れた層状化合物は、層間をファン
−デア−ワールス力（分子性結合力）で結合するもので
あることが好ましく、具体的にはＭｏＳ2 、ＮｂＳ2 、
ＭｏＳｅ2 、ＮｂＳｅ2 、ＧａＳｅ、ＳｎＳ2 、ＳｎＳ
ｅ2 、ＩｎＳｅなどを挙げることができる。また、成長
基板としては、動作層と同一の結晶構造を有する単結晶
基板を使用することが好ましく、基板の結晶方位は（１
１１）面が好ましい。
にエピタキシャル動作層を有する半導体素子用ウエハに
おいて、基板と動作層の間に劈開性の優れた層状化合物
からなる緩衝層を備えたことを特徴とする半導体素子用
ウエハ、（２）エピタキシャル動作層を有する半導体素
子の製造方法において、基板上に劈開性の優れた層状化
合物からなる緩衝層を形成し、該緩衝層上に動作層をエ
ピタキシャル成長した後、上記動作層と基板を剥離し、
新たな基板に接合することを特徴とする半導体素子の製
造方法、及び、（３）エピタキシャル動作層を有する半
導体素子の製造方法において、成長基板上に劈開性の優
れた層状化合物からなる緩衝層を形成し、素子形成領域
以外の該緩衝層の一部を少なくとも除去して成長基板を
露出させ、該成長基板の露出部分及び該緩衝層上に動作
層をエピタキシャル成長させた後、素子形成領域のみを
切断して取り出し、素子領域の動作層を成長基板から剥
離し、半導体素子用支持基板に接合することを特徴とす
る半導体素子の製造方法である。なお、緩衝層として用
いる上記の劈開性の優れた層状化合物は、層間をファン
−デア−ワールス力（分子性結合力）で結合するもので
あることが好ましく、具体的にはＭｏＳ2 、ＮｂＳ2 、
ＭｏＳｅ2 、ＮｂＳｅ2 、ＧａＳｅ、ＳｎＳ2 、ＳｎＳ
ｅ2 、ＩｎＳｅなどを挙げることができる。また、成長
基板としては、動作層と同一の結晶構造を有する単結晶
基板を使用することが好ましく、基板の結晶方位は（１
１１）面が好ましい。
【０００５】
【作用】図１は、本発明の１具体例である半導体素子用
ウエハの断面図であり、成長基板１の上に劈開性の優れ
た層状化合物からなる緩衝層２を設け、次いで、動作層
３を形成したものである。半導体素子は、動作層３に微
細加工技術で素子を形成する。そして、緩衝層２は、層
間がファン−デア−ワールス力で結合されているため、
劈開により動作層３から成長基板１を容易に剥がすこと
ができる。この剥離は、動作層３、あるいは、成長基板
１に粘着テープを張りつけて機械的に容易に剥がすこと
ができる。また、動作層３に緩衝層２の層状化合物が残
る場合は、粘着テープを用いて再度剥離操作を行うこと
により、完全に除去することが可能である。このように
して得た動作層３は、ヒートシンクあるいはガラス基板
等の半導体素子用支持基板に接合することにより、所望
の半導体素子を形成することができる。ヒートシンク
は、素子から発生する熱を外部に効率的に放散するため
のものであり、熱伝導率の大きな材質が用いられる。絶
縁体ではダイヤモンド、ベリリア、アルミナなど、ま
た、半導体ではシリコンなど、導電体では金、銀、銅な
どが使用される。このような半導体素子は、成長基板を
全く含まないため、熱抵抗を低減することができ、光吸
収層の除去のための研磨やエンチングを行う必要がな
く、動作層の破損を回避することが可能になった。
ウエハの断面図であり、成長基板１の上に劈開性の優れ
た層状化合物からなる緩衝層２を設け、次いで、動作層
３を形成したものである。半導体素子は、動作層３に微
細加工技術で素子を形成する。そして、緩衝層２は、層
間がファン−デア−ワールス力で結合されているため、
劈開により動作層３から成長基板１を容易に剥がすこと
ができる。この剥離は、動作層３、あるいは、成長基板
１に粘着テープを張りつけて機械的に容易に剥がすこと
ができる。また、動作層３に緩衝層２の層状化合物が残
る場合は、粘着テープを用いて再度剥離操作を行うこと
により、完全に除去することが可能である。このように
して得た動作層３は、ヒートシンクあるいはガラス基板
等の半導体素子用支持基板に接合することにより、所望
の半導体素子を形成することができる。ヒートシンク
は、素子から発生する熱を外部に効率的に放散するため
のものであり、熱伝導率の大きな材質が用いられる。絶
縁体ではダイヤモンド、ベリリア、アルミナなど、ま
た、半導体ではシリコンなど、導電体では金、銀、銅な
どが使用される。このような半導体素子は、成長基板を
全く含まないため、熱抵抗を低減することができ、光吸
収層の除去のための研磨やエンチングを行う必要がな
く、動作層の破損を回避することが可能になった。
【０００６】図２は、本発明の他の具体例である半導体
素子用ウエハの平面図であり、図３は、図２のＡ−Ａ断
面図である。成長基板１の上に劈開性の優れた層状化合
物からなる緩衝層２を設け、素子形成領域４以外の緩衝
層２を微細加工により適当な間隔でエッチングして除去
し、緩衝層除去領域５を形成し、次いで、緩衝層除去領
域５の成長基板の上及び緩衝層２の上に動作層３を形成
する。そして、ダイシング部６に沿って切断して成長基
板１、層状化合物緩衝層２及び動作層３からなる素子形
成領域４のチップを得る。ここで、緩衝層２は、層状化
合物の層間がファン−デア−ワールス力で結合されてい
るため、劈開により動作層３から成長基板１を容易に剥
がすことができる。即ち、図１と同様に、動作層３を剥
離し、図４のように、半導体素子用支持基板７に接合し
て半導体素子を形成する。
素子用ウエハの平面図であり、図３は、図２のＡ−Ａ断
面図である。成長基板１の上に劈開性の優れた層状化合
物からなる緩衝層２を設け、素子形成領域４以外の緩衝
層２を微細加工により適当な間隔でエッチングして除去
し、緩衝層除去領域５を形成し、次いで、緩衝層除去領
域５の成長基板の上及び緩衝層２の上に動作層３を形成
する。そして、ダイシング部６に沿って切断して成長基
板１、層状化合物緩衝層２及び動作層３からなる素子形
成領域４のチップを得る。ここで、緩衝層２は、層状化
合物の層間がファン−デア−ワールス力で結合されてい
るため、劈開により動作層３から成長基板１を容易に剥
がすことができる。即ち、図１と同様に、動作層３を剥
離し、図４のように、半導体素子用支持基板７に接合し
て半導体素子を形成する。
【０００７】
【実施例】ＧａＡｓ（１１１）Ｂ面基板上に、ＭＢＥ法
で厚さ１００ÅのＧａＳｅ緩衝層を成長させ、次いで、
同法で厚さ０．１μｍのｐ−ＡｌＧａＡｓ窓層、１０μ
ｍのｐ−ＧａＡｓ光吸収層、厚さ０．３μｍのｎ−Ａｌ
ＧａＡｓ活性層からなる動作層を成長させた。さらに、
表面にオーミック電極とショットキー電極を形成してＣ
ＣＤイメージセンサーの基本素子を作製した。素子を形
成したウエハの表面に樹脂で保護板を張り付け、基板に
は粘着テープを張り付けて機械的に剥離した。動作層の
裏面に緩衝層が残っていたので、再度緩衝層に粘着テー
プを張り付けて剥離したところ、緩衝層のＧａＳｅを完
全に除くことができた。得られた動作層をガラス基板に
接合してＣＣＤイメージセンサーの基本素子を形成し
た。この素子の特性を調べたところ、暗電流は従来の基
板をエッチングによって完全に除去して作製した素子と
同程度以上であり、遜色がなかった。
で厚さ１００ÅのＧａＳｅ緩衝層を成長させ、次いで、
同法で厚さ０．１μｍのｐ−ＡｌＧａＡｓ窓層、１０μ
ｍのｐ−ＧａＡｓ光吸収層、厚さ０．３μｍのｎ−Ａｌ
ＧａＡｓ活性層からなる動作層を成長させた。さらに、
表面にオーミック電極とショットキー電極を形成してＣ
ＣＤイメージセンサーの基本素子を作製した。素子を形
成したウエハの表面に樹脂で保護板を張り付け、基板に
は粘着テープを張り付けて機械的に剥離した。動作層の
裏面に緩衝層が残っていたので、再度緩衝層に粘着テー
プを張り付けて剥離したところ、緩衝層のＧａＳｅを完
全に除くことができた。得られた動作層をガラス基板に
接合してＣＣＤイメージセンサーの基本素子を形成し
た。この素子の特性を調べたところ、暗電流は従来の基
板をエッチングによって完全に除去して作製した素子と
同程度以上であり、遜色がなかった。
【０００８】
【発明の効果】本発明は、上記の構成を採用することに
より、動作層を破損することなく、動作層のみを容易に
剥離回収することができ、高品位の半導体素子を高い歩
留りで製造することが可能になった。
より、動作層を破損することなく、動作層のみを容易に
剥離回収することができ、高品位の半導体素子を高い歩
留りで製造することが可能になった。
【図１】本発明の１具体例である半導体素子用ウエハの
断面図である。
断面図である。
【図２】本発明の他の具体例である半導体素子用ウエハ
の平面図である。
の平面図である。
【図３】図２のＡ−Ａ断面図である。
【図４】動作層を半導体素子用支持基板に接合したウエ
ハの断面図である。
ハの断面図である。
【図５】従来の半導体素子用ウエハの断面図である。
Claims (3)
- 【請求項１】 成長基板上にエピタキシャル動作層を有
する半導体素子用ウエハにおいて、成長基板と動作層の
間に劈開性の優れた層状化合物からなる緩衝層を備えた
ことを特徴とする半導体素子用ウエハ。 - 【請求項２】 エピタキシャル動作層を有する半導体素
子の製造方法において、成長基板上に劈開性の優れた層
状化合物からなる緩衝層を形成し、該緩衝層上に動作層
をエピタキシャル成長した後、上記動作層と成長基板を
剥離し、半導体素子用支持基板に接合することを特徴と
する半導体素子の製造方法。 - 【請求項３】 エピタキシャル動作層を有する半導体素
子の製造方法において、成長基板上に劈開性の優れた層
状化合物からなる緩衝層を形成し、素子形成領域以外の
該緩衝層の一部を少なくとも除去して成長基板を露出さ
せ、該成長基板の露出部分及び該緩衝層上に動作層をエ
ピタキシャル成長させた後、素子形成領域のみを切断し
て取り出し、素子領域の動作層を成長基板から剥離し、
半導体素子用支持基板に接合することを特徴とする半導
体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10624892A JPH05299362A (ja) | 1992-04-24 | 1992-04-24 | 半導体素子用ウエハ及び半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10624892A JPH05299362A (ja) | 1992-04-24 | 1992-04-24 | 半導体素子用ウエハ及び半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05299362A true JPH05299362A (ja) | 1993-11-12 |
Family
ID=14428807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10624892A Pending JPH05299362A (ja) | 1992-04-24 | 1992-04-24 | 半導体素子用ウエハ及び半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05299362A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6325736B1 (en) | 1995-09-11 | 2001-12-04 | Honda Giken Kogyo Kabushiki Kaisha | Coupling device between left and right wheels of vehicle |
| NL1016431C2 (nl) * | 2000-10-18 | 2002-04-22 | Univ Nijmegen | Werkwijze voor het scheiden van een film en een substraat. |
| US7148119B1 (en) | 1994-03-10 | 2006-12-12 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
-
1992
- 1992-04-24 JP JP10624892A patent/JPH05299362A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7148119B1 (en) | 1994-03-10 | 2006-12-12 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
| US6325736B1 (en) | 1995-09-11 | 2001-12-04 | Honda Giken Kogyo Kabushiki Kaisha | Coupling device between left and right wheels of vehicle |
| NL1016431C2 (nl) * | 2000-10-18 | 2002-04-22 | Univ Nijmegen | Werkwijze voor het scheiden van een film en een substraat. |
| WO2002032667A1 (en) * | 2000-10-18 | 2002-04-25 | Katholieke Universiteit Nijmegen | A method for separating a film and a substrate |
| US6974521B2 (en) | 2000-10-18 | 2005-12-13 | Katholieke Universiteit Nijmegen | Method for separating a film and a substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5199525B2 (ja) | 窒化物レーザダイオード構造及びその製造方法 | |
| EP0606522B1 (en) | Semiconductor device and methods for producing and mounting the semiconductor device | |
| EP0182218B1 (en) | Method for dicing semiconductor wafer | |
| JP4388741B2 (ja) | 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法 | |
| JP4871973B2 (ja) | 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子 | |
| EP0372412B1 (en) | A method for fabricating a semiconductor film which is electrically isolated from substrate | |
| TWI228272B (en) | Fabrication of semiconductor devices | |
| US8338202B2 (en) | Method for manufacturing semiconductor device using separable support body | |
| JP2010056458A (ja) | 発光素子の製造方法 | |
| JP2002280531A (ja) | 半導体基板及びその製造方法 | |
| EP0637077B1 (en) | Method for making a substrate structure with improved heat dissipation | |
| JP2000182995A (ja) | 半導体装置の製造方法 | |
| JPH10177974A (ja) | ヘテロエピタキシャルウェハ上のデバイスチップ製造方法 | |
| CN112670160A (zh) | 分子束外延兼容的二维材料衬底的制备方法 | |
| JP2001185495A (ja) | 半導体基板の製造方法 | |
| JP2005129825A (ja) | 化合物半導体基板の製造方法 | |
| JP4866935B2 (ja) | 立方晶炭化ケイ素単結晶薄膜の製造方法及び半導体装置 | |
| JPH05299362A (ja) | 半導体素子用ウエハ及び半導体素子の製造方法 | |
| JPH0682753B2 (ja) | 半導体装置の製造方法 | |
| JP2006294685A (ja) | 裏面金属膜を有する半導体チップの製造方法及びそれにより得られた半導体チップ | |
| JP2005019571A (ja) | チップの実装方法及び実装基板の製造装置 | |
| JP2606940B2 (ja) | 半導体装置およびその製造方法 | |
| WO2021132145A1 (ja) | 半導体素子及びその製造方法、並びに半導体装置及びその製造方法 | |
| JP4381666B2 (ja) | 半導体装置の製造方法 | |
| JP2829064B2 (ja) | 半導体装置の製造方法 |