JPH05291350A - チップ実装方法 - Google Patents
チップ実装方法Info
- Publication number
- JPH05291350A JPH05291350A JP8376292A JP8376292A JPH05291350A JP H05291350 A JPH05291350 A JP H05291350A JP 8376292 A JP8376292 A JP 8376292A JP 8376292 A JP8376292 A JP 8376292A JP H05291350 A JPH05291350 A JP H05291350A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor element
- substrate
- mounting
- guide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 本発明は、常に正しい方向でチップを実装基
板に実装するフリップチップ方式の実装方法を提供する
ことを目的とする。 【構成】 チップ（１１）の側面に設けられた凹凸部
（１１ａ）と、支持部（１０）のガイド（１６）に設け
られた凹凸部（１６ａ）とで、チップ（１１）の方向合
わせをするので、常に一定の方向で支持部（１０）のガ
イド（１６）にチップ（１１）が収納される。そして、
支持部（１０）の上下動によって正しい方向でチップ
（１１）が基板（１８）に実装される。また、基板（１
８）にチップ（１１）が実装された後は、チップ（１
１）の凹凸部（１１ａ）が目印になり、基板（１８）に
対して正しい方向でチップ（１１）が実装されているか
容易に判断できる。
板に実装するフリップチップ方式の実装方法を提供する
ことを目的とする。 【構成】 チップ（１１）の側面に設けられた凹凸部
（１１ａ）と、支持部（１０）のガイド（１６）に設け
られた凹凸部（１６ａ）とで、チップ（１１）の方向合
わせをするので、常に一定の方向で支持部（１０）のガ
イド（１６）にチップ（１１）が収納される。そして、
支持部（１０）の上下動によって正しい方向でチップ
（１１）が基板（１８）に実装される。また、基板（１
８）にチップ（１１）が実装された後は、チップ（１
１）の凹凸部（１１ａ）が目印になり、基板（１８）に
対して正しい方向でチップ（１１）が実装されているか
容易に判断できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子等のチップ
をフリップチップ実装するチップ実装方法に関する。
をフリップチップ実装するチップ実装方法に関する。
【０００２】
【従来の技術】近年の電子機器の高性能、多機能化に伴
って、これらの電子機器に用いられる集積回路も高速
化、高密度化が進んでいる。その結果、半導体素子の高
集積化が進み、半導体素子の外部回路との接続端子数の
増加および高密度実装に対応する技術が求められるよう
になってきた。この要求に応える実装技術として、半導
体素子の電極端子上に突起電極であるバンプを形成し
て、この素子を基板上にフリップチップ実装する方法が
ある。
って、これらの電子機器に用いられる集積回路も高速
化、高密度化が進んでいる。その結果、半導体素子の高
集積化が進み、半導体素子の外部回路との接続端子数の
増加および高密度実装に対応する技術が求められるよう
になってきた。この要求に応える実装技術として、半導
体素子の電極端子上に突起電極であるバンプを形成し
て、この素子を基板上にフリップチップ実装する方法が
ある。
【０００３】
【発明が解決しようとする課題】ところで、集積回路の
高速化、高密度化によって入出力端子が増加し、半導体
素子の表面に形成される配線や電極端子であるバンプの
数が多くなってきた。このため、基板上の電極端子の配
置と半導体素子表面のバンプの配置とを比較して、基板
に対してどの向きに合わせて半導体素子を実装させれば
よいかを確認するのに長時間を要するようになってき
た。特に、半導体素子表面のバンプが規則的に配置され
ている場合には、誤った方向で実装してしまうことも多
く問題であった。
高速化、高密度化によって入出力端子が増加し、半導体
素子の表面に形成される配線や電極端子であるバンプの
数が多くなってきた。このため、基板上の電極端子の配
置と半導体素子表面のバンプの配置とを比較して、基板
に対してどの向きに合わせて半導体素子を実装させれば
よいかを確認するのに長時間を要するようになってき
た。特に、半導体素子表面のバンプが規則的に配置され
ている場合には、誤った方向で実装してしまうことも多
く問題であった。
【０００４】また、フリップチップ実装に用いられる半
導体素子の形状は、通常、正方形または長方形であるた
め、実装後に半導体素子が回路に対して正しい方向に実
装されているかを調べるのが難しく問題であった。
導体素子の形状は、通常、正方形または長方形であるた
め、実装後に半導体素子が回路に対して正しい方向に実
装されているかを調べるのが難しく問題であった。
【０００５】本発明は、このような問題を解決すること
を目的とする。
を目的とする。
【０００６】
【課題を解決するための手段】上記、課題を解決するた
めに、本発明のチップ実装方法は、チップの側面のうち
少なくとも１つの面に設けられた凹凸部と、支持部の下
面に備えられたガイドに設けられたチップの側面の凹凸
部と嵌合する凹凸部とでチップの向きを合わせて、支持
部のガイドにチップの上面部を収納させる。そして、こ
の支持部を上下動させることによってチップを基板に実
装する。
めに、本発明のチップ実装方法は、チップの側面のうち
少なくとも１つの面に設けられた凹凸部と、支持部の下
面に備えられたガイドに設けられたチップの側面の凹凸
部と嵌合する凹凸部とでチップの向きを合わせて、支持
部のガイドにチップの上面部を収納させる。そして、こ
の支持部を上下動させることによってチップを基板に実
装する。
【０００７】
【作用】本発明のチップ実装方法によれば、チップの側
面に設けられた凹凸部と、支持部のガイドに設けられた
凹凸部とで、チップの方向合わせをするので、常に一定
の方向で支持部のガイドにチップが収納される。そし
て、支持部の上下動によって正しい方向でチップが基板
に実装される。また、基板にチップが実装された後は、
チップの凹凸部が目印になり、基板に対して正しい方向
でチップが実装されているか容易に判断できる。
面に設けられた凹凸部と、支持部のガイドに設けられた
凹凸部とで、チップの方向合わせをするので、常に一定
の方向で支持部のガイドにチップが収納される。そし
て、支持部の上下動によって正しい方向でチップが基板
に実装される。また、基板にチップが実装された後は、
チップの凹凸部が目印になり、基板に対して正しい方向
でチップが実装されているか容易に判断できる。
【０００８】
【実施例】以下、本発明の一実施例について、添付図面
を参照して説明する。図１（ａ）、（ｂ）は、実装装置
の支持部であるチップ搭載用トレイ１０に半導体素子１
１を装着する状態を示す斜視図であり、図２（ａ）、
（ｂ）は実装装置を用いて、フリップチップ方式の実装
を行う状態を示す側面図である。半導体素子１１は、Ｇ
ａＡｓ等の集積回路チップであって、その裏面に複数の
電極端子（パッド）１２が備えられている。また、この
複数の電極端子１２上には、突起電極であるバンプが１
３がそれぞれ備えられている。さらに、半導体素子１１
の側面には角を斜めに削り取った凹部１１ａが備えられ
ている。
を参照して説明する。図１（ａ）、（ｂ）は、実装装置
の支持部であるチップ搭載用トレイ１０に半導体素子１
１を装着する状態を示す斜視図であり、図２（ａ）、
（ｂ）は実装装置を用いて、フリップチップ方式の実装
を行う状態を示す側面図である。半導体素子１１は、Ｇ
ａＡｓ等の集積回路チップであって、その裏面に複数の
電極端子（パッド）１２が備えられている。また、この
複数の電極端子１２上には、突起電極であるバンプが１
３がそれぞれ備えられている。さらに、半導体素子１１
の側面には角を斜めに削り取った凹部１１ａが備えられ
ている。
【０００９】一方、チップ搭載用トレイ１０は直方体形
に形成され、その中央部に吸引空気の導通路である平面
丸形の真空孔１４が備えられており、上部ステージ１５
の下部中央に一体的に固定されている。また、チップ搭
載用トレイ１０には半導体素子１１を収納するガイド１
６が半導体素子１１の大きさを基準にして設けられてお
り、このガイド１６の壁面には凹部１１ａと嵌合する凸
部１６ａが備えられている。ガイド１６の壁面の高さ
は、フリップチップ実装の障害とならないように半導体
素子１１の厚さより１００μｍ程度低くし、例えば３０
０μｍ程度となっている。そして、図示のようにガイド
１６の一方の壁面は取り除かれており、半導体素子１１
をチップ搭載用トレイ１０の側面からスライド収納させ
ることができる。
に形成され、その中央部に吸引空気の導通路である平面
丸形の真空孔１４が備えられており、上部ステージ１５
の下部中央に一体的に固定されている。また、チップ搭
載用トレイ１０には半導体素子１１を収納するガイド１
６が半導体素子１１の大きさを基準にして設けられてお
り、このガイド１６の壁面には凹部１１ａと嵌合する凸
部１６ａが備えられている。ガイド１６の壁面の高さ
は、フリップチップ実装の障害とならないように半導体
素子１１の厚さより１００μｍ程度低くし、例えば３０
０μｍ程度となっている。そして、図示のようにガイド
１６の一方の壁面は取り除かれており、半導体素子１１
をチップ搭載用トレイ１０の側面からスライド収納させ
ることができる。
【００１０】この収納によって半導体素子１１の凹部１
１ａとガイド１６の凸部１６ａとを一致させて、図１
（ｂ）に示すように、真空孔１４から吸引して半導体素
子１１をチップ搭載用トレイ１０に吸着保持させる。
１ａとガイド１６の凸部１６ａとを一致させて、図１
（ｂ）に示すように、真空孔１４から吸引して半導体素
子１１をチップ搭載用トレイ１０に吸着保持させる。
【００１１】次に、チップ搭載用トレイ１０に吸着保持
された半導体素子１１を基板に実装するには、まず、図
２（ａ）に示すように、下部ステージ１７に実装基板１
８を配置する。そして、実装基板１８に向けて上部ステ
ージ１５を降下させ、フェイスダウンではんだ付けすれ
ば、フリップチップ方式の実装を行うことができる。こ
のフリップチップ方式の実装方法によれば、ハンダリフ
ロー方式であるため、はんだ量を一定に制御することに
よって、表面張力による位置の自己修正が可能となる。
このため、ボンディング時の位置合わせが精度が他の方
法よりも若干緩くてもよく、自動化や高速ボンディング
にとって極めて有利となる。
された半導体素子１１を基板に実装するには、まず、図
２（ａ）に示すように、下部ステージ１７に実装基板１
８を配置する。そして、実装基板１８に向けて上部ステ
ージ１５を降下させ、フェイスダウンではんだ付けすれ
ば、フリップチップ方式の実装を行うことができる。こ
のフリップチップ方式の実装方法によれば、ハンダリフ
ロー方式であるため、はんだ量を一定に制御することに
よって、表面張力による位置の自己修正が可能となる。
このため、ボンディング時の位置合わせが精度が他の方
法よりも若干緩くてもよく、自動化や高速ボンディング
にとって極めて有利となる。
【００１２】以上のように、チップ搭載用トレイ１０に
半導体素子１１を装着する際に、半導体素子１１の凹部
１１ａとガイド１６の凸部１６ａとを合わせることによ
って、常に正しい方向で、半導体素子１１を装着するこ
とができる。また、この半導体素子１１を実装基板１８
に実装した後は、凹部１１ａが目印になり、実装基板１
８に対して正しい方向で半導体素子１１が実装されてい
るか容易に判断できる。
半導体素子１１を装着する際に、半導体素子１１の凹部
１１ａとガイド１６の凸部１６ａとを合わせることによ
って、常に正しい方向で、半導体素子１１を装着するこ
とができる。また、この半導体素子１１を実装基板１８
に実装した後は、凹部１１ａが目印になり、実装基板１
８に対して正しい方向で半導体素子１１が実装されてい
るか容易に判断できる。
【００１３】同様の効果を発揮する凹凸部を設けた半導
体素子の例を、図３（ａ）〜（ｃ）に示す。図３（ａ）
は、半導体素子２１の裏面の形状を示す平面図である。
この半導体素子２１には、凹凸部として突起２１ａが設
けられている。この例とは逆に、図３（ｂ）の半導体素
子２２には、凹凸部として凹部２２ａが設けられてい
る。さらに、図３（ｃ）の半導体素子２３には、２つの
凹部２３ａ、２３ｂが設けられている。
体素子の例を、図３（ａ）〜（ｃ）に示す。図３（ａ）
は、半導体素子２１の裏面の形状を示す平面図である。
この半導体素子２１には、凹凸部として突起２１ａが設
けられている。この例とは逆に、図３（ｂ）の半導体素
子２２には、凹凸部として凹部２２ａが設けられてい
る。さらに、図３（ｃ）の半導体素子２３には、２つの
凹部２３ａ、２３ｂが設けられている。
【００１４】なお、ガイド１６は、本実施例のようなコ
字形に限られることなく、例えば四方を取り囲む溝状で
あってもよい。
字形に限られることなく、例えば四方を取り囲む溝状で
あってもよい。
【００１５】
【発明の効果】本発明のチップ実装方法によれば、チッ
プの側面に設けられた凹凸部と、支持部下面の溝に設け
られた凹凸部とで、チップの方向を合わせることによ
り、正しい方向で支持部の溝にチップの上面部を収納す
ることができる。このように、支持部にチップを装着す
る方向が一目で分かるので、方向合わせに要する時間を
大幅に短縮させることができる。また、基板にチップを
実装した後は、チップの凹凸部が目印になり、基板に対
して正しい方向でチップが実装されているか容易に判断
できる。よって、実装後の検査時間の短縮化にも有効で
ある。
プの側面に設けられた凹凸部と、支持部下面の溝に設け
られた凹凸部とで、チップの方向を合わせることによ
り、正しい方向で支持部の溝にチップの上面部を収納す
ることができる。このように、支持部にチップを装着す
る方向が一目で分かるので、方向合わせに要する時間を
大幅に短縮させることができる。また、基板にチップを
実装した後は、チップの凹凸部が目印になり、基板に対
して正しい方向でチップが実装されているか容易に判断
できる。よって、実装後の検査時間の短縮化にも有効で
ある。
【００１６】以上のように、本発明はチップ実装の生産
性向上に極めて有効である。
性向上に極めて有効である。
【図１】本発明の実施例の処理を示す斜視図である。
【図２】本発明の実施例の処理を示す側面図である。
【図３】半導体素子の例を示す平面図である。
１０…チップ搭載用トレイ、１１…半導体素子、１２…
電極端子、１３…バンプ、１４…真空孔、１５…上部ス
テージ、１６…ガイド、１７…下部ステージ、１８…実
装基板。
電極端子、１３…バンプ、１４…真空孔、１５…上部ス
テージ、１６…ガイド、１７…下部ステージ、１８…実
装基板。
Claims (1)
- 【請求項１】 チップを支持する支持部を基板の真上に
配したチップ実装装置を用いて、この支持部の上下動に
よって基板にチップを実装するチップ実装方法におい
て、 前記支持部の下面には前記チップの上面部を収納するガ
イドが備えられており、 前記チップの側面のうち少なくとも１つの面に設けられ
た凹凸部と、前記ガイドに設けられた前記チップの側面
の凹凸部と嵌合する凹凸部とで、前記チップの向きを合
わせて、前記支持部のガイドに前記チップの上面部を収
納させることを特徴とするチップ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8376292A JPH05291350A (ja) | 1992-04-06 | 1992-04-06 | チップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8376292A JPH05291350A (ja) | 1992-04-06 | 1992-04-06 | チップ実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291350A true JPH05291350A (ja) | 1993-11-05 |
Family
ID=13811594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8376292A Pending JPH05291350A (ja) | 1992-04-06 | 1992-04-06 | チップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291350A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015065395A (ja) * | 2013-08-28 | 2015-04-09 | 矢崎総業株式会社 | ジャンパモジュール搭載回路基板および回路基板組立体 |
-
1992
- 1992-04-06 JP JP8376292A patent/JPH05291350A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015065395A (ja) * | 2013-08-28 | 2015-04-09 | 矢崎総業株式会社 | ジャンパモジュール搭載回路基板および回路基板組立体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4967146A (en) | Semiconductor chip production and testing processes | |
| US5291375A (en) | Printed circuit board and electric device configured to facilitate bonding | |
| EP0338728A2 (en) | Integrated circuit package using plastic encapsulant | |
| KR102222415B1 (ko) | 열 스프레더를 구비한 집적회로 패키징 시스템 및 그 제조 방법 | |
| KR20060065561A (ko) | 반도체 장치 | |
| KR20090030540A (ko) | 반도체 패키지, 이를 제조하기 위한 반도체 패키지의제조장치와 반도체 패키지의 제조방법, 그리고 반도체패키지를 구비한 전자 기기 | |
| US20050051352A1 (en) | Semiconductor package, electronic circuit device, and mounting method of semiconducter device | |
| JPH06244304A (ja) | リードレスチップキャリアパッケージ | |
| JPH05291350A (ja) | チップ実装方法 | |
| US6702480B1 (en) | Opto-electronic chip package | |
| US20020030087A1 (en) | Bump bonding device and bump bonding method | |
| JP2866465B2 (ja) | 電子部品 | |
| JP2005026499A (ja) | 基板のセンター位置決めキャリア治具、センター位置決め方法およびセンター位置決め後保持方法 | |
| JP2687493B2 (ja) | 半導体装置の表面実装構造 | |
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| JPH11111772A (ja) | キャリア基板の実装位置決め方法、キャリア基板および配線基板 | |
| JPH05218142A (ja) | 半導体の実装装置 | |
| JP2503495Y2 (ja) | 部品実装治具 | |
| KR100420433B1 (ko) | 반도체패키지용 필름 접착제 | |
| JP2862983B2 (ja) | 電子部品の位置決め構造 | |
| KR20200098867A (ko) | 반도체 소자의 솔더지그 | |
| KR20000003306A (ko) | 미세 간극 볼 그리드 어레이 패키지 | |
| JPH09184850A (ja) | 半導体加速度センサの基板実装方法 | |
| JP2517002Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2818700B2 (ja) | 半導体装置 |