JPH05284543A - テレビジョン信号用処理ユニット - Google Patents

Abstract

(57)【要約】 【目的】 少なくとも１つのテレビジョン信号用の処理
ユニットの或る回路段が完璧に作動するか、どうかを簡
単にチェックできるようにする。 【構成】 少なくとも１つのテレビジョン信号用の処理
ユニットが少なくともテスト信号発生器（29〜31）及び
評価回路（32〜34）を具えている。少なくとも１つのテ
スト信号をテレビジョン信号の周期で供給するテスト信
号発生器（29〜31）を処理ユニットの或る回路段の入力
端子に結合させる。評価回路（32〜34）を前記回路段の
出力端子に結合させ、該回路段の出力端子に生ずる出力
テスト信号を所定の標本信号と比較し、これら両信号に
差がある場合に誤りを指示するようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は少なくとも１つのテレビ
ジョン信号用の処理ユニットに関するものである。斯種
の処理ユニットは、例えばＨＤＴＶテレビジョンカメラ
の赤、緑又は青信号をＨＤＭＡＣ信号に処理するユニッ
トとすることができる。なおここに云う「テレビジョン
信号」とは、成分信号（例えば、赤信号、色差信号、輝
度信号等）、処理済みの成分信号又は複数の合成した成
分信号を意味するものとする。

【０００２】

【従来の技術】M.Gendsior,J.Wenger,J.Witzang 著によ
る論文“HD−MAC Uebertragung mit 140 MBit/s " (NT
Z, Vol.42, 1989, no.9, pp. 638 〜647 ）の特に第640
頁の第２図には上述した種類のテレビジョン信号用処
理ユニットが記載されている。斯かる第２図にはＨＤＭ
ＡＣ信号発生用のコーダと、ＨＤＭＡＣ信号復号化用の
デコーダとが示されている。

【０００３】

【発明が解決しようとする課題】本発明の目的は、少な
くとも１つのテレビジョン信号用の処理ユニットの或る
回路段により作動時に生ずる誤りを簡単な方法で、しか
も長い遅延時間なしで検出するテレビジョン信号用処理
ユニットを提供することにある。

【０００４】

【課題を解決するための手段】本発明は、テレビジョン
信号の割当て周期にて少なくとも１つのテスト信号を供
給するために処理ユニットの回路段の入力端子に結合さ
せたテスト信号発生器と；処理ユニットの回路段の出力
端子に結合され、該回路段の出力端子に生ずる出力テス
ト信号を所定の標本信号と比較し、且つ出力テスト信号
が標本信号からずれる場合に誤りを指示する評価回路
と；を少なくとも具えているテレビジョン信号用処理ユ
ニットにある。

【０００５】テレビジョン信号を処理ユニットを介して
伝送する場合、処理ユニットの回路段が不良であると、
テレビジョン信号が歪むことがある。本発明によれば、
処理ユニットの少なくとも１つの回路段を試験するため
に、この回路段の前にテスト信号をテレビジョン信号の
周期で供給し、このテスト信号を回路段に通した後に、
回路段の出力端子に得られる出力テスト信号が歪むか、
どうかを試験する。このために、出力テスト信号を無歪
出力テスト信号を表す標本信号と比較する。テスト信号
をテレビジョン信号の所定周期で供給するためにテスト
信号発生器を使用する。この所定の周期中に評価回路は
受信したテレビジョン信号中の出力テスト信号を評価す
る。標本信号はコンピュータにて発生させることがで
き、このコンピュータのプログラムは試験すべき回路段
のメモリマップ（レファレンス ソフトウェア）を表
す。

【０００６】ＨＤＴＶテレビジョン信号は画像の一部で
ある周期的な繰返し周期を有している。斯種のＨＤＴＶ
画像は1728列で、1250ラインを有し、即ち1728×1250画
素を有している。輝度及びクロミナンス情報が伝送され
る実際の画像情報範囲は1440列で、1152ラインで構成さ
れる。画像の伝送中にテスト信号を伝送すべき場合に
は、このテスト信号を画像情報のない（試験範囲）、例
えば画像情報範囲が開始する前の期間に導入することが
できる。テスト信号は画像情報範囲内にて供給すること
もできる。この場合には勿論輝度及びクロミナンス情報
はない。テスト信号には回路段内の所定の機能を試験で
きる所定のテストシーケンスを持たせることができる。
例えば、赤信号を処理する機能をテストシーケンスによ
って試験することができる。

【０００７】本発明の好適例では、前記テスト信号発生
器が： −周期的に発生するテレビジョン信号の周期を求める第
１分析回路と； −計数内容が初期値にリセットされ、前記第１分析回路
により計数処理を開始したり、終了したりする第１アド
レスカウンタと； −該第１アドレスカウンタのアドレスに記憶されたテス
ト信号のサンプリング値を生成する第１メモリと； −前記第１分析回路により制御され、第１位置ではテス
ト信号を供給し、第２位置では前記処理ユニットの回路
段にテレビジョン信号を供給するスイッチ；とを具える
ようにする。

【０００８】画像情報成分が同時に処理される場合に
は、画像情報範囲以外に少なくとも１つのテスト信号も
処理するために、少なくとも１つのテスト信号が伝送さ
れ、且つ画像情報成分が伝送されないテスト範囲を第１
分析回路によって求める。第１メモリはテスト信号を発
生する。このテスト信号は、第１メモリのアドレスに記
憶されて、第１アドレスカウンタによって呼び出される
サンプリング値のシーケンスを形成する。第１アドレス
カウンタは、そのカウンタの内容を変更させる必要があ
る場合に第１分析回路によりイネーブル状態になる。第
１分析回路はスイッチも制御し、このスイッチは第１位
置ではテスト信号を回路段に供給し、第２位置ではテレ
ビジョン信号を回路段に供給する。

【０００９】第１分析回路はテレビジョン信号の周期を
計数する第１周期カウンタ及びこのカウンタの計数値を
評価して第１アドレスカウンタ及びスイッチ用の制御信
号を発生する第１デコーディング回路を具えている。第
１周期カウンタは画像の画素を計数する。この計数値は
第１デコーディング回路により評価される。テスト範囲
の期間中は第１デコーディング回路が第１アドレスカウ
ンタを作動させるため、このカウンタは第１メモリ用の
アドレスを発生することができる。

【００１０】本発明のさらに他の好適例では、前記評価
回路が： −周期的に発生するテレビジョン信号の周期を求める第
２分析回路と； −計数内容が初期値にリセットされ、第２分析回路によ
り計数処理を開始したり、終了したりする第２アドレス
カウンタと； −該第２アドレスカウンタのアドレスに記憶された標本
信号のサンプリング値を生成する第２メモリと； −標本信号と出力テスト信号とを比較し、出力テスト信
号が標本信号からずれている場合に誤りを指示する比較
回路と；を具えるようにする。

【００１１】第１分析回路と同様に、第２分析回路は信
号を発生する範囲を決定する。この場合には、標本信号
を発生するために、第２アドレスカウンタのアドレスを
含む第２メモリを用いる。第２メモリの後段の比較回路
では標本信号を回路段から受信した出力テスト信号と比
較する。標本信号と出力テスト信号とに差がある場合
に、比較回路は誤りを指示する。

【００１２】第２分析回路は、テレビジョン信号の周期
を計数する第２周期カウンタとこのカウンタの計数値を
評価して、第２アドレスカウンタ及び比較回路用の制御
信号を発生する第２デコーディング回路を具えている。
第２アドレスカウンタも画像の画素を計数する。これら
の計数値は第２デコーディング回路により評価される。
標本信号を発生させる所定期間中に第２デコーディング
回路は第２アドレスカウンタをイネーブル状態にする。

【００１３】第１及び第２分析回路は画像情報のない期
間を求め、その期間内に少なくとも１つのテスト信号を
供給する。画像情報のない期間内にテスト信号を供給す
るようにすれば、画像情報（輝度及びクロミナンス信
号）を乱すことなく処理ユニットの個々の回路段をテス
トすることができる。

【００１４】処理ユニットの回路段は画像情報が伝送さ
れる期間にテストすることができる。この場合には、第
１及び第２分析回路が画像情報範囲内にも少なくとも１
つのテスト信号を供給する。

【００１５】斯種の処理ユニットは特に、ＨＤＴＶ信号
伝送用の受信又は送信装置に用いることができる。斯種
の装置には、例えばスタジオ装置、ミキサ、カメラ等が
ある。これらは複雑なディジタル信号処理回路であり、
簡単なテスト法を用いたのでは誤りを容易に認識するこ
とができない。そこで、本発明は簡単な方法で誤りの根
源を検出できるようにするために、斯様な複雑な回路に
有利に用いることができる。

【００１６】

【実施例】図１はＨＤＴＶ伝送方式を示す。カメラ１及
びエンコーダ２を具えている送信装置によって発生され
るＨＤＭＡＣテレビジョン信号は、例えば衛星伝送系の
形態の伝送路３を経て伝送される。この伝送路３を経て
供給されるＨＤＭＡＣテレビジョン信号は受信装置にて
さらに処理される。この受信装置はデコーダ４及び受信
機５を具えている。デコーダ２はビット速度を低減させ
るため、及びカメラによって供給される赤、緑及び青信
号を含むテレビジョン信号をＨＤＭＡＣテレビジョン信
号に符号化するために用いられる。デコーダ４は伝送路
３を経て供給されるＨＤＭＡＣテレビジョン信号を受信
機５に好適なテレビジョン信号に変換する。

【００１７】図２は既知のエンコーダ２のブロック図で
ある。このエンコーダはカメラ１からの赤、緑及び青信
号と、同期情報とを受信するＡ／Ｄ変換器６を具えてい
る。これにてディジタル化した信号はマトリックス回路
７に供給され、これは２つの色差信号Ｕ及びＶと、１つ
の輝度信号Ｙと、画像の第１ラインの開始を示す１つの
信号ＰＩＰとを発生する。

【００１８】図３はＨＤＴＶ画像のフォーマットを示
す。斯種の画像の最初の88本のラインは情報を何も含ん
でいない。画像情報範囲は89番目のライン及び264 番目
の列にて開始し、この画像情報範囲は1240番目のライン
及び1704番目の列にて終了する。残りの10ラインには情
報は含まれない。

【００１９】輝度信号Ｙは３つのフィルタ８，９及び10
に供給される。フィルタ８は動きの殆どない画像領域、
又は静止画像を表すデータだけを通す。フィルタ９は平
均的動きのある画像領域を表すデータを通し、フィルタ
10は速い動きのある画像領域を表すデータを通す。フィ
ルタ8〜10の出力信号は回路11〜13にてサブサンプルさ
れる。マルチプレクサ14は、回路11〜13のどのサブサン
プル出力信号を変換器15に通してフォーマット変換をす
るかを決定する。

【００２０】フィルタ９の出力信号は動き推定器16と補
間回路17とに供給する。動き推定器16は各奇数フィール
ドからそれに隣接する２つの偶数フィールドの助けによ
り動きベクトルを決定する。補間回路17は２つの連続す
る偶数フィールドと動きベクトルから奇数フィールドを
再構成する。この奇数フィールド及び隣接する偶数フィ
ールドは判定回路18に供給する。この判定回路18にはマ
トリックス回路７の輝度信号Ｙと、フィルタ８及び10の
出力信号も供給する。補間回路17の出力信号及び２つの
フィルタ８及び10の出力信号を輝度信号Ｙと比較する。
この比較はブロック単位で行なわれ、１ブロックは複数
の画素から成る。判定回路18はフィルタ８〜10の内のど
の出力信号を伝送するのかを判定する。この判定結果を
マルチプレクサ14に供給して、このマルチプレクサの出
力端子を回路11〜13の内の１つの出力端子に接続する。

【００２１】判定回路18の判定結果及び動き推定器16の
動きベクトルはＤＡＴＶエンコーダ19（ＤＡＴＶ＝Digi
tally Assisted Television)にも供給する。判定回路18
の判定結果及び動き推定器16の動きベクトルはＤＡＴＶ
エンコーダ19にて符号化される。マトリックス回路７に
よって供給される色差信号Ｕ及びＶはフィルタ20〜22に
供給し、これらの各フィルタにより速い動きのある画像
領域、平均的な動きのある画像領域及び動きが殆どない
画像領域を表すデータをそれぞれ通過させる。フィルタ
20〜22の出力信号は回路23〜25にてサブサンプルされ
る。回路23〜25の出力信号はマルチプレクサ26を経て各
ブロック毎に変換器27に供給され、この変換器は変換器
15と同じ機能をする。マルチプレクサ26は判定回路18に
より制御される。２つの変換器15及び27の出力信号と、
ＤＡＴＶエンコーダ19の出力信号はＨＤＭＡＣマルチプ
レクサ28にて合成される。同様に、オーディオ信号及び
例えばビデオテキストの如き追加のデータもＨＤＭＡＣ
マルチプレクサ28に供給される。ＨＤＭＡＣテレビジョ
ン信号はこれらの信号からＨＤＭＡＣマルチプレクサ28
にて形成される。

【００２２】エンコーダ２の各回路段が完璧に作動する
か、どうかをチェックするために、エンコーダ２には複
数個のテスト信号発生器29〜31及び複数個の評価回路32
〜34を配置する。テスト信号発生器29〜31はエンコーダ
２の１つ以上の回路段を通過するテレビジョン信号にテ
スト信号を導入する。各回路段の出力端子に生ずる出力
テスト信号は各評価回路32〜34に記憶済みの標本信号と
比較される。出力テスト信号が標本信号からずれている
場合には、誤りがあることが指示され、これにより例え
ば発光ダイオード又は表示スクリーンユニットを作動さ
せる。第１テスト信号発生器29はマトリックス回路７と
フィルタ8〜10との間に配置する。第２テスト信号発生
器30はフィルタ20〜22の前に配置し、第３テスト信号発
生器31は補間回路17の出力端子に配置する。第１評価回
路32は判定回路18とＤＡＴＶエンコーダ19との間に配置
する。第２評価回路33は変換器15の出力端子に接続し、
第３評価回路34は変換器27の出力端子に接続する。

【００２３】テスト信号は例えばライン25〜64（図３参
照）に組込むことができる。画像情報がない場合には、
テスト信号を画像情報範囲内に組込むこともできる。こ
の場合にはライン65〜1152にも１つ以上のテスト信号が
存在する。

【００２４】テスト信号発生器29，30又は31の一例を図
４に示す。このテスト信号発生器は第１分析回路35と、
２個のＲＳ双安定素子36及び37と、第１アドレスカウン
タ38と、第１メモリ39と、スイッチ40と、遅延部材41と
を具えている。第１分析回路35は第１周期カウンタ42と
第１デコーディングカウンタ43とを具えている。第１周
期カウンタ42は同期信号ＰＩＰによってリセットされ
る。第１周期カウンタ42は各画素の発生時にカウンタの
内容を増分する。従って、第１周期カウンタ42に供給さ
れるクロック信号の周波数は画素シーケンスの周波数に
相当する。第１周期カウンタ42の計数値は複数個の論理
素子を具えている第１デコーディング回路43により評価
される。画像の第１ラインの開始時にカウンタの内容が
１になると、ＲＳ双安定素子36はデコーディング回路43
からのパルスによりセットされる。次いで第１アドレス
カウンタ38の計数値を０にリセットするパルスがＲＳ双
安定素子36のＱ出力端子に現われる。第１デコーディン
グ回路43はテスト範囲の開始を評価する。テスト範囲は
画素41,473における25番目のラインにて開始する。カウ
ンタ42の計数値がいっぱいになると、第１デコーディン
グ回路43からＲＳ双安定素子36のリセット入力端子及び
ＲＳ双安定素子37のセット入力端子にパルスが供給され
る。ＲＳ双安定素子37のＱ出力端子に発生するパルス
は、第１アドレスカウンタ38のイネーブル入力端子Ｅに
供給され、この第１アドレスカウンタ38をイネーブル状
態にすると共に、上記ＲＳ双安定素子37のＱ出力端子に
発生するパルスは遅延部材41にも供給される。

【００２５】第１デコーディング回路43はさらに、テス
ト範囲の終了及びライン1240の終了を評価する。テスト
範囲が終了すると、即ち64番目のラインか、画素110,59
2 が終了すると、第１デコーディング回路43によりパル
スが発生する。スイッチ44はテスト範囲の終了時か、ラ
イン1240の終了時にＲＳ双安定素子37のリセット入力端
子にパルスを供給する。テスト信号をテスト範囲内での
み発生させる場合には、テスト範囲が終了する際にＲＳ
双安定素子37のリセット入力端子にパルスを供給する。
ＲＳ双安定素子37でのリセット信号により第１アドレス
カウンタ38の作動は禁止される。

【００２６】第１アドレスカウンタ38の計数値はメモリ
39に記憶させるテスト信号のサンプリング値に対するア
ドレスを制定する。第１メモリ39の出力端子はスイッチ
40の第１入力端子45に接続する。テレビジョン信号はス
イッチ40の他方の入力端子46に供給する。スイッチ40は
ＲＳ双安定素子37のＱ出力端子に現れて遅延部材41によ
り遅延される信号により制御される。遅延部材41及び第
１アドレスカウンタ38はクロック信号も受信する。遅延
部材41での遅延時間は第１アドレスカウンタ38とテスト
信号発生用の第１メモリ39とにより処理される遅延期間
に等しくする。スイッチ40の第１位置では、その入力端
子45がその出力端子47に接続される。この接続期間中に
は「テスト範囲」の期間のテレビジョン信号が出力端子
47に供給される。スイッチ40の第２位置では、その入力
端子46が出力端子47に接続される。

【００２７】或る回路段の出力端子における出力テスト
信号は図５に示す評価回路32，33又は34により評価され
る。この評価回路は第２周期カウンタ49及び第２デコー
ディング回路50を有する第２分析回路48を具えている。
同期信号ＰＩＰは遅延部材51を経て第２周期カウンタ49
のリセット入力端子に供給される。遅延部材51の遅延時
間はテストすべき回路段を流れるテスト信号の遅延時間
に相当する。第２周期カウンタ49の計数値は同期信号Ｐ
ＩＰによって０にセットされる。第２周期カウンタ49及
び遅延部材51にはクロック信号も供給する。第２デコー
ディング回路50は第１デコーディング回路43と同じ機能
をする。第２周期カウンタ49の計数値は第２デコーディ
ング回路50により評価される。第１ラインの開始時にお
けるパルスはＲＳ双安定素子52のセット入力端子に供給
される。テスト範囲が開始すると、ＲＳ双安定素子52の
リセット入力端子及び別のＲＳ双安定素子53のセット入
力端子にパルスが供給される。テスト範囲の終了時又は
ライン1240の終了時にはスイッチ54を介してＲＳ双安定
素子53のリセット入力端子にパルスが供給される。

【００２８】第２アドレスカウンタ55は、ＲＳ双安定素
子52のＱ出力端子にパルスがある時に計数値０にセット
される。第２アドレスカウンタ55はＲＳ双安定素子53の
Ｑ出力端子における信号によりイネーブル入力端子Ｅを
経てイネーブル状態となる。第２アドレスカウンタ55の
内容は第２メモリ56用のアドレスを制定し、この第２メ
モリ56は比較回路57に標本信号のサンプリング値を供給
する。ＲＳ双安定素子53のＱ出力端子は遅延部材58を介
して比較回路57のイネーブル入力端子Ｅに接続する。第
２アドレスカウンタ55及び遅延部材58にもクロック信号
を供給する。

【００２９】図５には例えば入力端子60にて第１テスト
信号を受信すると共に入力端子61にて第２テスト信号を
受信する回路段59も示してある。テスト信号の一部も図
５に示してある。回路段59の出力端子62は出力テスト信
号を含むテレビジョン信号を供給する。出力テスト信号
が存在すると、比較回路57がイネーブル状態となり、出
力テスト信号と第２メモリ56により供給される標本信号
とが互いに比較される。出力テスト信号と標本信号とに
差がある場合に、比較回路57はパルス形態で誤りを指示
する。このようなパルスは発光ダイオード又は表示スク
リーンユニットを作動させるのに用いることができる。

【図面の簡単な説明】

【図１】ＨＤＴＶ伝送方式の一例を示すブロック図であ
る。

【図２】図１の伝送方式に用いられるエンコーディング
回路を示すブロック図である。

【図３】ＨＤＴＶ画像のフォーマットを示す説明図であ
る。

【図４】図３のエンコーディング回路に用いるテスト信
号発生器を示すブロック図である。

【図５】図３のエンコーディング回路に用いる評価回路
を示すブロック図である。

【符号の説明】

１ カメラ ２ エンコーダ ３ 伝送路 ４ デコーダ ５ 受信機 ６ Ａ／Ｄ変換器 ７ マトリックス回路 ８，９，10 フィルタ 11〜13 サブサンプリング回路 14 マルチプレクサ 15 変換器 16 動き推定器 17 補間回路 18 判定回路 19 ＤＡＴＶエンコーダ 20〜22 フィルタ 23〜25 サブサンプリング回路 26 マルチプレクサ 27 変換器 28 ＨＤＭＡＣマルチプレクサ 29〜31 テスト信号発生器 32〜34 評価回路 35 第１分析回路 36，37 ＲＳ双安定素子 38 第１アドレスカウンタ 39 第１メモリ 40 スイッチ 41 遅延部材 42 第１周期カウンタ 43 第１デコーディング回路 48 第２分析回路 49 第２周期カウンタ 50 第２デコーディング回路 51 遅延部材 52，53 ＲＳ双安定素子 55 第２アドレスカウンタ 56 第２メモリ 57 比較回路 58 遅延部材 59 回路段

Claims (10)

【特許請求の範囲】
1. 【請求項１】 テレビジョン信号の割当て周期にて少な
   くとも１つのテスト信号を供給するために処理ユニット
   の回路段の入力端子に結合させたテスト信号発生器（29
   〜30）と；処理ユニットの回路段の出力端子に結合さ
   れ、該回路段の出力端子に生ずる出力テスト信号を所定
   の標本信号と比較し、且つ出力テスト信号が標本信号か
   らずれる場合に誤りを指示する評価回路（32〜34）と；
   を少なくとも具えているテレビジョン信号用処理ユニッ
   ト。
2. 【請求項２】 前記テスト信号発生器（29〜31）が： −周期的に発生するテレビジョン信号の周期を求める第
   １分析回路（35）と； −計数内容が初期値にリセットされ、前記第１分析回路
   により計数処理を開始したり、終了したりする第１アド
   レスカウンタ（38）と； −該第１アドレスカウンタのアドレスに記憶されたテス
   ト信号のサンプリング値を生成する第１メモリ（39）
   と； −前記第１分析回路により制御され、第１位置ではテス
   ト信号を供給し、第２位置では前記処理ユニットの回路
   段にテレビジョン信号を供給するスイッチ(40)；とを具
   えていることを特徴とする請求項１に記載のテレビジョ
   ン信号用処理ユニット。
3. 【請求項３】 前記第１分析回路（35）が、テレビジョ
   ン信号の周期を計数する第１周期カウンタ（42）と、該
   カウンタの計数値を評価して、第１アドレスカウンタ
   （38）及びスイッチ（40）に対する制御信号を発生する
   第１デコーディング回路（43）とを具えていることを特
   徴とする請求項２に記載のテレビジョン信号用処理ユニ
   ット。
4. 【請求項４】 前記第１分析回路（35）を、画像情報の
   ない周期を求めるように構成したことを特徴とする請求
   項３に記載のテレビジョン信号用処理ユニット。
5. 【請求項５】 前記第１分析回路（35）を、画像情報範
   囲の周期も求めるように構成したことを特徴とする請求
   項４に記載のテレビジョン信号用処理ユニット。
6. 【請求項６】 前記評価回路（32〜34）が： −周期的に発生するテレビジョン信号の周期を求める第
   ２分析回路（48）と； −計数内容が初期値にリセットされ、第２分析回路によ
   り計数処理を開始したり、終了したりする第２アドレス
   カウンタ（55）と； −該第２アドレスカウンタのアドレスに記憶された標本
   信号のサンプリング値を生成する第２メモリ（56）と； −標本信号と出力テスト信号とを比較し、出力テスト信
   号が標本信号からずれている場合に誤りを指示する比較
   回路と；を具えていることを特徴とする請求項１〜５の
   いずれか一項に記載のテレビジョン信号用処理ユニッ
   ト。
7. 【請求項７】 前記第２分析回路（48）が、テレビジョ
   ン信号の周期を計数する第２周期カウンタ（49）と、該
   カウンタの計数値を評価して、前記第２アドレスカウン
   タ（55）及び比較回路（57）に対する制御信号を発生す
   る第２デコーディング回路（50）とを具えていることを
   特徴とする請求項6 記載のテレビジョン信号用処理ユニ
   ット。
8. 【請求項８】 前記第２分析回路（48）を、画像情報の
   ない周期を求めるように構成したことを特徴とする請求
   項７に記載のテレビジョン信号用処理ユニット。
9. 【請求項９】 前記第２分析回路（48）を、画像情報範
   囲の周期も求めるように構成したことを特徴とする請求
   項８に記載のテレビジョン信号用処理ユニット。
10. 【請求項１０】 請求項１〜９のいずれか一項に記載の
    テレビジョン信号用処理ユニットを用いるＨＤＴＶ信号
    伝送用受信又は送信装置。