JPH05283986A - クロックごとに位相のずれた出力を取り出す位相偏移回路 - Google Patents
クロックごとに位相のずれた出力を取り出す位相偏移回路Info
- Publication number
- JPH05283986A JPH05283986A JP4103987A JP10398792A JPH05283986A JP H05283986 A JPH05283986 A JP H05283986A JP 4103987 A JP4103987 A JP 4103987A JP 10398792 A JP10398792 A JP 10398792A JP H05283986 A JPH05283986 A JP H05283986A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- random pattern
- comparator
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 比較器３内に設定してあるカウント数とＰＮ
回路２・５の出力を比較することにより、クロックごと
に位相のずれた出力をＰＮ回路２・５から取り出す。 【構成】 比較器３は擬似ランダムパターン回路２の出
力を入力とし、複数のＡＮＤゲート４は比較器３の出力
とクロック信号１１を入力とする。複数の擬似ランダム
パターン回路５は複数のＡＮＤゲート４の各出力をそれ
ぞれ入力とし、多重化回路６は擬似ランダムパターン回
路２と複数の擬似ランダムパターン回路５の出力を入力
とし、Ｍ系列信号を出力する。比較器３には複数の擬似
ランダムパターン回路５の動作クロック数をそれぞれ格
納し、擬似ランダムパターン回路２の出力と比較し、一
致したときに複数の擬似ランダムパターン回路５から出
力を取り出す。
回路２・５の出力を比較することにより、クロックごと
に位相のずれた出力をＰＮ回路２・５から取り出す。 【構成】 比較器３は擬似ランダムパターン回路２の出
力を入力とし、複数のＡＮＤゲート４は比較器３の出力
とクロック信号１１を入力とする。複数の擬似ランダム
パターン回路５は複数のＡＮＤゲート４の各出力をそれ
ぞれ入力とし、多重化回路６は擬似ランダムパターン回
路２と複数の擬似ランダムパターン回路５の出力を入力
とし、Ｍ系列信号を出力する。比較器３には複数の擬似
ランダムパターン回路５の動作クロック数をそれぞれ格
納し、擬似ランダムパターン回路２の出力と比較し、一
致したときに複数の擬似ランダムパターン回路５から出
力を取り出す。
Description
【０００１】
【産業上の利用分野】複数の多重用擬似ランダムパター
ン回路（以下、単にＰＮ回路という。）で構成されるＭ
系列信号発生回路では、多重化された結果がＭ系列信号
になるために、各ＰＮ回路はある一定の位相ずつずれて
動作していなければならない。この発明は、多重用Ｍ系
列信号発生回路のＰＮ回路をクロックごとに位相のずれ
た出力を取り出す位相偏移回路についてのものである。
ン回路（以下、単にＰＮ回路という。）で構成されるＭ
系列信号発生回路では、多重化された結果がＭ系列信号
になるために、各ＰＮ回路はある一定の位相ずつずれて
動作していなければならない。この発明は、多重用Ｍ系
列信号発生回路のＰＮ回路をクロックごとに位相のずれ
た出力を取り出す位相偏移回路についてのものである。
【０００２】
【従来の技術】次に、従来技術による位相偏移回路の構
成を図３により説明する。図３の７はカウンタ、８は比
較器、４はＡＮＤゲート、２と５は多重用ＰＮ回路、１
１はクロック信号、１２はスタート信号、１３はＭ系列
信号である。ＰＮ回路とはＭ系列信号を発生させる基本
的な回路である。より高速なＭ系列信号を得るために複
数の同じＰＮ回路と多重化回路によりＭ系列信号発生回
路を構成し、各ＰＮ回路の位相をずらして動作させ、そ
の信号を多重する。
成を図３により説明する。図３の７はカウンタ、８は比
較器、４はＡＮＤゲート、２と５は多重用ＰＮ回路、１
１はクロック信号、１２はスタート信号、１３はＭ系列
信号である。ＰＮ回路とはＭ系列信号を発生させる基本
的な回路である。より高速なＭ系列信号を得るために複
数の同じＰＮ回路と多重化回路によりＭ系列信号発生回
路を構成し、各ＰＮ回路の位相をずらして動作させ、そ
の信号を多重する。
【０００３】ｎ段のＰＮ回路の出力をＮ多重するとき
は、ＰＮ回路２・５は（２n ／Ｎ）クロックずつ離れて
いれば、多重された結果がＭ系列信号となる。例えば11
段のＰＮ回路から出力するデータを32多重するときには
ＰＮ回路２・５は64クロックずつ離れていなければなら
ない。
は、ＰＮ回路２・５は（２n ／Ｎ）クロックずつ離れて
いれば、多重された結果がＭ系列信号となる。例えば11
段のＰＮ回路から出力するデータを32多重するときには
ＰＮ回路２・５は64クロックずつ離れていなければなら
ない。
【０００４】次に、図３の動作を図４により説明する。
図４は、ＰＮ回路２・５を64クロックずつずらして動作
させる場合のタイムチャートである。図４の符号Ｉ〜Ｍ
は、図３につけた符号の信号波形である。比較器８はあ
らかじめカウント数を記憶しており、例えば、ＰＮ回路
２・５を64クロックずつずらして動作さるときは、比較
器８は、カウンタ７が64、128 、……、｛64×（Ｎ−
１）｝をカウントしたときに２番目のＰＮ回路５、３番
目のＰＮ回路５、……、Ｎ番目のＰＮ回路５のスタート
信号を出力する。
図４は、ＰＮ回路２・５を64クロックずつずらして動作
させる場合のタイムチャートである。図４の符号Ｉ〜Ｍ
は、図３につけた符号の信号波形である。比較器８はあ
らかじめカウント数を記憶しており、例えば、ＰＮ回路
２・５を64クロックずつずらして動作さるときは、比較
器８は、カウンタ７が64、128 、……、｛64×（Ｎ−
１）｝をカウントしたときに２番目のＰＮ回路５、３番
目のＰＮ回路５、……、Ｎ番目のＰＮ回路５のスタート
信号を出力する。
【０００５】図４アは図３のクロック信号１１の波形で
あり、図４イはスタート信号１２の波形である。図４ウ
はＡＮＤゲート４の出力波形であり、１番目のＰＮ回路
２のクロック信号Ｉは、スタート信号１２によりスター
トする。スタート信号１２により、１番目のＰＮ回路２
が動作すると図３のカウンタ７はクロックをカウント
し、比較器８でカウンタ７の状態を監視し、一定のクロ
ック数をカウントすると２番目〜Ｎ番目のＰＮ回路５の
スタート信号を発生する。
あり、図４イはスタート信号１２の波形である。図４ウ
はＡＮＤゲート４の出力波形であり、１番目のＰＮ回路
２のクロック信号Ｉは、スタート信号１２によりスター
トする。スタート信号１２により、１番目のＰＮ回路２
が動作すると図３のカウンタ７はクロックをカウント
し、比較器８でカウンタ７の状態を監視し、一定のクロ
ック数をカウントすると２番目〜Ｎ番目のＰＮ回路５の
スタート信号を発生する。
【０００６】図４エでは図４イのクロックがスタートし
てから64クロック目でスタート信号を発生し、図４オの
クロック信号を出力する。図４カと図４キについても同
様である。このように、２番目以降のＰＮ回路５は１番
目のＰＮ回路２よりも遅れてスタートする。したがっ
て、各ＰＮ回路２・５のクロックが入力される前の状
態、すなわち初期状態を等しくし、クロックをカウンタ
７と比較器８で64クロックずつずらして入力させること
で、ＰＮ回路２・５を一定位相ずつずれて動作させるこ
とができる。
てから64クロック目でスタート信号を発生し、図４オの
クロック信号を出力する。図４カと図４キについても同
様である。このように、２番目以降のＰＮ回路５は１番
目のＰＮ回路２よりも遅れてスタートする。したがっ
て、各ＰＮ回路２・５のクロックが入力される前の状
態、すなわち初期状態を等しくし、クロックをカウンタ
７と比較器８で64クロックずつずらして入力させること
で、ＰＮ回路２・５を一定位相ずつずれて動作させるこ
とができる。
【０００７】
【発明が解決しようとする課題】図３ではカウンタ７と
比較器８を使用しているが、この発明はカウンタ７と比
較器８を比較器だけに置き換えて、回路構成を簡単にし
た多重用Ｍ系列信号発生回路の位相偏移回路の提供を目
的とする。
比較器８を使用しているが、この発明はカウンタ７と比
較器８を比較器だけに置き換えて、回路構成を簡単にし
た多重用Ｍ系列信号発生回路の位相偏移回路の提供を目
的とする。
【０００８】
【課題を解決するための手段】この目的を達成するた
め、この発明では、クロック信号１１とスタート信号１
２を入力とするＡＮＤゲート１と、ＡＮＤゲート１の出
力を入力とする擬似ランダムパターン回路２と、擬似ラ
ンダムパターン回路２の出力を入力とする比較器３と、
比較器３の出力とクロック信号１１を入力とする複数の
ＡＮＤゲート４と、複数のＡＮＤゲート４の各出力をそ
れぞれ入力とする複数の擬似ランダムパターン回路５
と、擬似ランダムパターン回路２と複数の擬似ランダム
パターン回路５の出力を入力とし、Ｍ系列信号を出力す
る多重化回路６とを備え、比較器３には複数の擬似ラン
ダムパターン回路５の動作クロック数をそれぞれ格納
し、擬似ランダムパターン回路２の出力と比較し、一致
したときに複数の擬似ランダムパターン回路５から出力
を取り出す。
め、この発明では、クロック信号１１とスタート信号１
２を入力とするＡＮＤゲート１と、ＡＮＤゲート１の出
力を入力とする擬似ランダムパターン回路２と、擬似ラ
ンダムパターン回路２の出力を入力とする比較器３と、
比較器３の出力とクロック信号１１を入力とする複数の
ＡＮＤゲート４と、複数のＡＮＤゲート４の各出力をそ
れぞれ入力とする複数の擬似ランダムパターン回路５
と、擬似ランダムパターン回路２と複数の擬似ランダム
パターン回路５の出力を入力とし、Ｍ系列信号を出力す
る多重化回路６とを備え、比較器３には複数の擬似ラン
ダムパターン回路５の動作クロック数をそれぞれ格納
し、擬似ランダムパターン回路２の出力と比較し、一致
したときに複数の擬似ランダムパターン回路５から出力
を取り出す。
【０００９】
【作用】次に、この発明による多重用Ｍ系列信号発生回
路の位相偏移回路の構成を図１により説明する。図１の
１はＡＮＤゲート、３は比較器であり、その他は図３と
同じものである。ＰＮ回路２・５は、通常複数のフリッ
プフロップとＥＸＯＲ素子で構成される。比較器３は、
ＰＮループ２のクロック数を入力とし、比較器３内にあ
らかじめ記憶される、各ＰＮ回路５を動作させるための
特定のクロック数と比較し、一致したときに出力して、
ＰＮ回路５を動作させる。例えば各ＰＮ回路５を64クロ
ックずつずらして動作させたいときには、比較器３は64
クロックごとのデータを記憶し、ＰＮ回路２の初期状態
から６４クロック進んだときの状態と比較し、一致した
ときに２番目のＰＮ回路５のスタート信号を出力する。
路の位相偏移回路の構成を図１により説明する。図１の
１はＡＮＤゲート、３は比較器であり、その他は図３と
同じものである。ＰＮ回路２・５は、通常複数のフリッ
プフロップとＥＸＯＲ素子で構成される。比較器３は、
ＰＮループ２のクロック数を入力とし、比較器３内にあ
らかじめ記憶される、各ＰＮ回路５を動作させるための
特定のクロック数と比較し、一致したときに出力して、
ＰＮ回路５を動作させる。例えば各ＰＮ回路５を64クロ
ックずつずらして動作させたいときには、比較器３は64
クロックごとのデータを記憶し、ＰＮ回路２の初期状態
から６４クロック進んだときの状態と比較し、一致した
ときに２番目のＰＮ回路５のスタート信号を出力する。
【００１０】同様にして、｛64×（Ｎ−１）｝クロック
進んだときのＰＮ回路の状態と比較し、検出したらＮ番
目のＰＮ回路のスタート信号を出力する。比較器３から
出力される信号とクロック信号をＡＮＤゲート４に入力
することにより、ＰＮ回路５にクロックが入力される前
の状態が等しければ、ＰＮ回路５は一定位相ずつずれて
動作し、クロック信号がＰＮ回路５にずれて入力され
る。
進んだときのＰＮ回路の状態と比較し、検出したらＮ番
目のＰＮ回路のスタート信号を出力する。比較器３から
出力される信号とクロック信号をＡＮＤゲート４に入力
することにより、ＰＮ回路５にクロックが入力される前
の状態が等しければ、ＰＮ回路５は一定位相ずつずれて
動作し、クロック信号がＰＮ回路５にずれて入力され
る。
【００１１】次に、図１のタイミングチャートを図２に
より説明する。図２アはクロック信号１１の波形であ
り、図２イはスタート信号１２の波形である。図２ウは
図２アと図２イの波形を入力とするＡＮＤゲート１の出
力波形である。図２エは比較器３の出力波形であり、図
２アのクロックから６４クロック後に出力される波形で
ある。図２オは図２アの波形と図２エの波形を入力とす
るＡＮＤゲート４の出力波形である。ＰＮ回路５はＰＮ
回路２から64クロック遅れて動作する。図２カは比較器
３の出力波形であり、図２アの波形より64×（Ｎ−１）
クロック後に出力される波形である。図２キは図２アの
波形と図２カの波形を入力とするＡＮＤゲート４の出力
波形である。ＰＮ回路５はＰＮ回路２から64×（Ｎ−
１）クロック後に出力される波形である。
より説明する。図２アはクロック信号１１の波形であ
り、図２イはスタート信号１２の波形である。図２ウは
図２アと図２イの波形を入力とするＡＮＤゲート１の出
力波形である。図２エは比較器３の出力波形であり、図
２アのクロックから６４クロック後に出力される波形で
ある。図２オは図２アの波形と図２エの波形を入力とす
るＡＮＤゲート４の出力波形である。ＰＮ回路５はＰＮ
回路２から64クロック遅れて動作する。図２カは比較器
３の出力波形であり、図２アの波形より64×（Ｎ−１）
クロック後に出力される波形である。図２キは図２アの
波形と図２カの波形を入力とするＡＮＤゲート４の出力
波形である。ＰＮ回路５はＰＮ回路２から64×（Ｎ−
１）クロック後に出力される波形である。
【００１２】
【発明の効果】この発明によれば、従来技術のカウンタ
を比較器に置き換え、あらかじめ比較器内に設定してあ
るカウント数とＰＮ回路の出力を比較するので、回路構
成を簡単にし、回路規模を小さくすることができる。
を比較器に置き換え、あらかじめ比較器内に設定してあ
るカウント数とＰＮ回路の出力を比較するので、回路構
成を簡単にし、回路規模を小さくすることができる。
【図１】この発明による位相偏移回路の構成図である。
【図２】図１のタイミングチャートである。
【図３】従来技術による位相偏移回路の構成図である。
【図４】図３のタイミングチャートである。
１ ＡＮＤゲート ２ ＰＮ回路（多重用擬似ランダムパターン回路） ３ 比較器 ４ ＡＮＤゲート ５ ＰＮ回路 ６ 多重回路 １１ クロック信号 １２ スタート信号
Claims (1)
- 【請求項１】 クロック信号(11)とスタート信号(12)を
入力とする第１のＡＮＤゲート(1) と、 第１のＡＮＤゲート(1) の出力を入力とする擬似ランダ
ムパターン回路(2) と、 擬似ランダムパターン回路(2) の出力を入力とする比較
器(3) と、 比較器(3) の出力とクロック信号(11)を入力とする複数
のＡＮＤゲート(4) と、 複数のＡＮＤゲート(4) の各出力をそれぞれ入力とする
複数の擬似ランダムパターン回路(5) と、 擬似ランダムパターン回路(2) と複数の擬似ランダムパ
ターン回路(5) の出力を入力とし、Ｍ系列信号を出力す
る多重化回路(6) とを備え、 比較器(3) には複数の擬似ランダムパターン回路(5) の
動作クロック数をそれぞれ格納し、擬似ランダムパター
ン回路(2) の出力と比較し、一致したときに複数の擬似
ランダムパターン回路(5) から出力を取り出すことを特
徴とするクロックごとに位相のずれた出力を取り出す位
相偏移回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4103987A JPH05283986A (ja) | 1992-03-31 | 1992-03-31 | クロックごとに位相のずれた出力を取り出す位相偏移回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4103987A JPH05283986A (ja) | 1992-03-31 | 1992-03-31 | クロックごとに位相のずれた出力を取り出す位相偏移回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05283986A true JPH05283986A (ja) | 1993-10-29 |
Family
ID=14368662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4103987A Pending JPH05283986A (ja) | 1992-03-31 | 1992-03-31 | クロックごとに位相のずれた出力を取り出す位相偏移回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05283986A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9474295B2 (en) | 2011-01-28 | 2016-10-25 | Tate & Lyle Ingredients Americas Llc | Purification of Luo Han Guo extract |
-
1992
- 1992-03-31 JP JP4103987A patent/JPH05283986A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9474295B2 (en) | 2011-01-28 | 2016-10-25 | Tate & Lyle Ingredients Americas Llc | Purification of Luo Han Guo extract |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910002118A (ko) | 디글리처(deglicher)를 지닌 높은 해상도용 표본 클록 발생기 | |
| KR960019983A (ko) | 가변 지연회로 | |
| KR970031357A (ko) | 소수배 시스템에 있어서 클록 동기 체계(clock synchronization scheme for fractional multiplication systems) | |
| US5596516A (en) | Code sequence generator | |
| JPH05283986A (ja) | クロックごとに位相のずれた出力を取り出す位相偏移回路 | |
| JP2577999B2 (ja) | 擬似雑音符号発生装置における先頭又は任意ビットパルス生成回路およびサンプリングパルス生成回路 | |
| JPH0748725B2 (ja) | フレーム同期回路 | |
| US20070247927A1 (en) | Data Generator Having Stable Duration From Trigger Arrival to Data Output Start | |
| US4998263A (en) | Generation of trigger signals | |
| GB1591805A (en) | Electric signal generators | |
| SU903874A1 (ru) | Генератор псевдослучайных чисел | |
| JPH01196931A (ja) | 同期検出回路 | |
| RU2022332C1 (ru) | Генератор дискретных ортогональных сигналов | |
| SU1676075A1 (ru) | Устройство дл формировани импульсных сигналов | |
| JP2880019B2 (ja) | パターン発生装置 | |
| JPH05283987A (ja) | クロックごとに位相のずれた位相偏移検出回路 | |
| SU1437973A1 (ru) | Генератор псевдослучайной последовательности | |
| JP2577986B2 (ja) | 擬似ランダム雑音符号発生器 | |
| KR100421852B1 (ko) | 다중 피엔 칩 발생 장치 | |
| SU1758858A1 (ru) | Устройство дл формировани импульсных сигналов | |
| SU1660147A1 (ru) | Генератор псевдослучайных последовательностей | |
| SU1406782A1 (ru) | Цифровой синтезатор частот | |
| SU781801A1 (ru) | Формирователь импульсов,сдвинутых во времени | |
| SU1221715A1 (ru) | Генератор импульсов | |
| SU632108A1 (ru) | Резервированный формирователь тактовых импульсов |