JPH05281704A - 半導体集積回路用ホトマスク - Google Patents
半導体集積回路用ホトマスクInfo
- Publication number
- JPH05281704A JPH05281704A JP8073992A JP8073992A JPH05281704A JP H05281704 A JPH05281704 A JP H05281704A JP 8073992 A JP8073992 A JP 8073992A JP 8073992 A JP8073992 A JP 8073992A JP H05281704 A JPH05281704 A JP H05281704A
- Authority
- JP
- Japan
- Prior art keywords
- patterns
- pattern
- glass substrate
- semiconductor integrated
- microchromium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【目的】 ガラス基板上にクロム等の遮光体により半導
体装置パターンを形成する場合に、半導体パターンのデ
ータ数及び作成時間を短縮する。 【構成】 ガラス基板１上にあらかじめ、最低一方向
に、露光装置の解像限界よりも小さなクロム２等のパタ
ーンを、解像限界よりも小さな間隔で規則的に配置され
たマスクブランクスを用い、半導体集積回路パターンに
合わせ、これらの小さなパターンの一部を削除したマス
クを構成する。
体装置パターンを形成する場合に、半導体パターンのデ
ータ数及び作成時間を短縮する。 【構成】 ガラス基板１上にあらかじめ、最低一方向
に、露光装置の解像限界よりも小さなクロム２等のパタ
ーンを、解像限界よりも小さな間隔で規則的に配置され
たマスクブランクスを用い、半導体集積回路パターンに
合わせ、これらの小さなパターンの一部を削除したマス
クを構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板に塗布した
ホトレジストに紫外光露光を行なう際に用いるホトマス
クに関する。
ホトレジストに紫外光露光を行なう際に用いるホトマス
クに関する。
【０００２】
【従来の技術】近年、半導体技術の進歩により、高性能
かつ安価な半導体装置が大量に生産され、また半導体装
置を使用する汎用コンピュータ、パーソナルコンピュー
タ、パーソナル電話器、テレビゲーム等もそれに伴なっ
て大幅に性能向上、低価格化が進行している。これらの
製品に於いては他の製品との差別化を計るため、種々の
独自の機能が付加されかつ競って製品化される。この場
合、汎用の半導体装置のみにより、独自の機能を働かす
ことは難しく、半導体装置に於いても独自の機能を有す
るカスタムＬＳＩが必要となる。カスタムＬＳＩの中で
も、途中工程までを汎用的に製造し、配線工程に於いて
種々変更を加えるゲートアレイと呼ばれるセミカスタム
ＬＳＩは価格も安く、また、独自の設計は配線工程のみ
で済むため製造期間も比較的短く、近年大量に生産され
るようになっている。
かつ安価な半導体装置が大量に生産され、また半導体装
置を使用する汎用コンピュータ、パーソナルコンピュー
タ、パーソナル電話器、テレビゲーム等もそれに伴なっ
て大幅に性能向上、低価格化が進行している。これらの
製品に於いては他の製品との差別化を計るため、種々の
独自の機能が付加されかつ競って製品化される。この場
合、汎用の半導体装置のみにより、独自の機能を働かす
ことは難しく、半導体装置に於いても独自の機能を有す
るカスタムＬＳＩが必要となる。カスタムＬＳＩの中で
も、途中工程までを汎用的に製造し、配線工程に於いて
種々変更を加えるゲートアレイと呼ばれるセミカスタム
ＬＳＩは価格も安く、また、独自の設計は配線工程のみ
で済むため製造期間も比較的短く、近年大量に生産され
るようになっている。
【０００３】ところで、ゲートアレイの配線形成は、配
線パターンの設計後、マスクあるいはレチクルと呼ばれ
るガラス基板上にＣｒ等の金属で配線パターンを形成し
たものをステッパーと呼ばれる露光装置を用い、半導体
基板上に転写し、行なっている。図６は、従来のレチク
ル及びレチクルの製造方法を説明するための縦断面図で
ある。レチクルの製造にあたってはまずクロム２が、被
着されたガラス基板１上に電線レジスト３を塗布し、設
計データに従い、電子線描画装置を用い、電子線４によ
り、パターン描画を行なう（ａ）。次に電子線レジスト
３の現像（ｂ）、及び電子線レジスト３をマスクとし
て、クロム２のエッチング（ｃ）を行なう。最後に電子
線レジスト３を剥離し、レチクルが完成する（ｄ）。図
７（ａ）は、完成したレチクルの一部の上面図、（ｂ）
は、Ａ−Ａ′断面図である。クロム２によって配線パタ
ーンが形成されている。
線パターンの設計後、マスクあるいはレチクルと呼ばれ
るガラス基板上にＣｒ等の金属で配線パターンを形成し
たものをステッパーと呼ばれる露光装置を用い、半導体
基板上に転写し、行なっている。図６は、従来のレチク
ル及びレチクルの製造方法を説明するための縦断面図で
ある。レチクルの製造にあたってはまずクロム２が、被
着されたガラス基板１上に電線レジスト３を塗布し、設
計データに従い、電子線描画装置を用い、電子線４によ
り、パターン描画を行なう（ａ）。次に電子線レジスト
３の現像（ｂ）、及び電子線レジスト３をマスクとし
て、クロム２のエッチング（ｃ）を行なう。最後に電子
線レジスト３を剥離し、レチクルが完成する（ｄ）。図
７（ａ）は、完成したレチクルの一部の上面図、（ｂ）
は、Ａ−Ａ′断面図である。クロム２によって配線パタ
ーンが形成されている。
【０００４】
【発明が解決しようとする課題】この従来のレチクルで
は、レチクルを製造するために、まず設計データを電子
線描画装置特有のデータフォーマットに変換する必要が
あり、多大なる変換時間及びそれに伴い多大なるコンピ
ュータ使用料を要している。また電子線描画装置を用い
てのパターン描画に於いては、パターンデータ数にほぼ
比例し、描画時間が増大し、近年のＬＳＩの大規模化に
伴ない、描画時間は飛躍的に長くなっており、データ変
換及びパターン描画に２４時間以上を費している。以上
の如く、従来のレチクルを用いる場合、短期間で製造
し、かつ、低価格で供給すべきカスタムＬＳＩが製造に
時間が掛かり、価格も高くなってしまうという問題点が
あった。
は、レチクルを製造するために、まず設計データを電子
線描画装置特有のデータフォーマットに変換する必要が
あり、多大なる変換時間及びそれに伴い多大なるコンピ
ュータ使用料を要している。また電子線描画装置を用い
てのパターン描画に於いては、パターンデータ数にほぼ
比例し、描画時間が増大し、近年のＬＳＩの大規模化に
伴ない、描画時間は飛躍的に長くなっており、データ変
換及びパターン描画に２４時間以上を費している。以上
の如く、従来のレチクルを用いる場合、短期間で製造
し、かつ、低価格で供給すべきカスタムＬＳＩが製造に
時間が掛かり、価格も高くなってしまうという問題点が
あった。
【０００５】
【課題を解決するための手段】本発明の半導体集積回路
用ホトマスクは、ガラス基板上にクロム等の遮光体によ
り、半導体集積回路パターンを形成した半導体集積回路
用ホトマスクとして、前記ガラス基板上にあらかじめ露
光装置の解像限界よりも小さな寸法のパターンが、前記
解像限界よりも小さな間隔で規則的に配置され、前記半
導体集積回路パターンに合わせ、前記解像限界以下のパ
ターンが部分的に削除されている部位を設けたものであ
る。
用ホトマスクは、ガラス基板上にクロム等の遮光体によ
り、半導体集積回路パターンを形成した半導体集積回路
用ホトマスクとして、前記ガラス基板上にあらかじめ露
光装置の解像限界よりも小さな寸法のパターンが、前記
解像限界よりも小さな間隔で規則的に配置され、前記半
導体集積回路パターンに合わせ、前記解像限界以下のパ
ターンが部分的に削除されている部位を設けたものであ
る。
【０００６】
【実施例】以下、図面を参照して、本発明の実施例につ
き説明する。
き説明する。
【０００７】図１は、本発明の実施例１の上面図（ａ）
及びＡ−Ａ′断面図（ｂ）である。ガラス基板１上には
露光装置では解像できない大きさのクロムパターン２
が、同様に解像できない間隔で規則的に配置されてい
る。ここで解像できない寸法は、露光装置として水銀ラ
ンプのｉ線を用い、ＮＡ＝０．５０〜０．５４縮小投影
レンズを有する１／５縮小ステッパでは０．３μm 以下
である。ステッパではレチクル上のパターンをウェハー
上で１／５に縮小するため、この解像限界０．３μm
は、レチクル上１．５μm に相当する。本実施例に於い
ては、微小クロムパターン２を０．５μm 角の正方形、
間隔を０．５μm とした。この微小クロムパターン２
は、ガラス基板１上全面に形成されていたものをパター
ンデータに従って、不要な部分に於いて、微小クロムパ
ターン２を削除したものである。図２は、パターンデー
タの一部を示す図である。図３は、本実施例のレチクル
を用いて半導体基板５上に露光し、形成されたポジレジ
ストパターン６を示す図である。レチクル上で微小クロ
ムパターン２が規則的に並んでいる部位では、光がほと
んどレチクルを通過せず、半導体基板５上で露光されな
い。これに対し、微小クロムパターン２を削除した部位
では、解像限界以上のクロムの無い領域ができ、ここを
露光々が通過し、半導体基板５上でポジレジストが露光
され、パターンが形成される。本レチクルの製造にあた
っては、あらかじめ微小クロムパターン２が全面に形成
されたガラス基板を用いる。削除部分は、パターンデー
タに従って決定される。図４は、従来のレチクルと本実
施例とで電子線描画面積の差を示すための上面図であ
る。従来方法では、ガラス基板上全面にクロムが存在す
るため目的のパターンを形成するには、描画面積が同図
（ａ）に示すようにａ×ｂ必要な場合、本実施例ではク
ロムは部分的に存在しているため描画面積は同図（ｂ）
に示す如く、ａ／３×ｂ／７×３＝ａｂ／７と従来のわ
ずか１／７であり、レチクルを作るための電子線描画時
間が約１／７、また、それに伴ない扱うデータ量も約１
／７となり、レチクルが短時間でかつ安価に製造するこ
とが可能である。
及びＡ−Ａ′断面図（ｂ）である。ガラス基板１上には
露光装置では解像できない大きさのクロムパターン２
が、同様に解像できない間隔で規則的に配置されてい
る。ここで解像できない寸法は、露光装置として水銀ラ
ンプのｉ線を用い、ＮＡ＝０．５０〜０．５４縮小投影
レンズを有する１／５縮小ステッパでは０．３μm 以下
である。ステッパではレチクル上のパターンをウェハー
上で１／５に縮小するため、この解像限界０．３μm
は、レチクル上１．５μm に相当する。本実施例に於い
ては、微小クロムパターン２を０．５μm 角の正方形、
間隔を０．５μm とした。この微小クロムパターン２
は、ガラス基板１上全面に形成されていたものをパター
ンデータに従って、不要な部分に於いて、微小クロムパ
ターン２を削除したものである。図２は、パターンデー
タの一部を示す図である。図３は、本実施例のレチクル
を用いて半導体基板５上に露光し、形成されたポジレジ
ストパターン６を示す図である。レチクル上で微小クロ
ムパターン２が規則的に並んでいる部位では、光がほと
んどレチクルを通過せず、半導体基板５上で露光されな
い。これに対し、微小クロムパターン２を削除した部位
では、解像限界以上のクロムの無い領域ができ、ここを
露光々が通過し、半導体基板５上でポジレジストが露光
され、パターンが形成される。本レチクルの製造にあた
っては、あらかじめ微小クロムパターン２が全面に形成
されたガラス基板を用いる。削除部分は、パターンデー
タに従って決定される。図４は、従来のレチクルと本実
施例とで電子線描画面積の差を示すための上面図であ
る。従来方法では、ガラス基板上全面にクロムが存在す
るため目的のパターンを形成するには、描画面積が同図
（ａ）に示すようにａ×ｂ必要な場合、本実施例ではク
ロムは部分的に存在しているため描画面積は同図（ｂ）
に示す如く、ａ／３×ｂ／７×３＝ａｂ／７と従来のわ
ずか１／７であり、レチクルを作るための電子線描画時
間が約１／７、また、それに伴ない扱うデータ量も約１
／７となり、レチクルが短時間でかつ安価に製造するこ
とが可能である。
【０００８】図５は、実施例２の上面図である。実施例
２では一方向にのみ解像限界以下の寸法０．５μm を持
つ長い線状パターンがガラス基板１上全面に０．５μm
間隔で形成されているものを用い、実施例１と同様のパ
ターンを得るために、一部に於いてクロム２を削除した
ものである。実施例１に比べデータ数及び描画数はやや
増加するものの、図１（ａ）及び図５中Ｌ1 ，Ｌ2 及び
Ｌ3 で示した部分に於いて、実施例２の法がクロムパタ
ーンのエッジで寸法が常に規定され、Ｌ1 ＝Ｌ2 ＝Ｌ3
と寸法制御性が向上している。
２では一方向にのみ解像限界以下の寸法０．５μm を持
つ長い線状パターンがガラス基板１上全面に０．５μm
間隔で形成されているものを用い、実施例１と同様のパ
ターンを得るために、一部に於いてクロム２を削除した
ものである。実施例１に比べデータ数及び描画数はやや
増加するものの、図１（ａ）及び図５中Ｌ1 ，Ｌ2 及び
Ｌ3 で示した部分に於いて、実施例２の法がクロムパタ
ーンのエッジで寸法が常に規定され、Ｌ1 ＝Ｌ2 ＝Ｌ3
と寸法制御性が向上している。
【０００９】
【発明の効果】以上説明したように、本発明はガラス基
板上に、露光装置の解像限界よりも小さな寸法のパター
ンを解像限界よりも小さな間隔で規則的に配置し、それ
らの一部を半導体集積回路パターンに合わせ部分的に削
除したレチクルを用いることにより、レチクル作成に要
する時間が短縮され、また安く製作することが可能とな
り、従って半導体装置を安価にかつ短時間で提供できる
という効果がある。
板上に、露光装置の解像限界よりも小さな寸法のパター
ンを解像限界よりも小さな間隔で規則的に配置し、それ
らの一部を半導体集積回路パターンに合わせ部分的に削
除したレチクルを用いることにより、レチクル作成に要
する時間が短縮され、また安く製作することが可能とな
り、従って半導体装置を安価にかつ短時間で提供できる
という効果がある。
【００１０】尚、本発明のマスクは、ケートアレイのみ
でなく、メモリ、マイコン等他の半導体装置に対しても
適用可能なことはいうまでもない。
でなく、メモリ、マイコン等他の半導体装置に対しても
適用可能なことはいうまでもない。
【００１１】また、本発明のマスクは、１／５縮小ステ
ッパのみに適用するものではなく、１／４等の他の縮小
率あるいは１／１の等倍露光にも適用可能なことはいう
までもない。
ッパのみに適用するものではなく、１／４等の他の縮小
率あるいは１／１の等倍露光にも適用可能なことはいう
までもない。
【００１２】さらに、露光装置の解像限界よりも小さな
パターンの削除方法は、電子線露光法に限るものではな
く、光露光法あるいはレーザトリマーを用いる等手段は
限定されるものではない。
パターンの削除方法は、電子線露光法に限るものではな
く、光露光法あるいはレーザトリマーを用いる等手段は
限定されるものではない。
【図１】本発明の実施例１の上面図（ａ）及び断面図
（ｂ）である。
（ｂ）である。
【図２】本発明を説明するためのパターンデータ図であ
る。
る。
【図３】本発明を説明するためのポジレジストパターン
図である。
図である。
【図４】本発明を説明するための上面図（ａ）及び
（ｂ）である。
（ｂ）である。
【図５】本発明の実施例２の上面図である。
【図６】従来例を説明するための断面図（ａ）〜（ｄ）
である。
である。
【図７】従来例の上面図（ａ）及び断面図（ｂ）であ
る。
る。
１ ガラス基板 ２ クロム、クロムパターン ３ 電子線レジスト ４ 電子線 ５ 半導体基板 ６ ポジレジスト
Claims (1)
- 【請求項１】 ガラス基板上にクロム等の遮光体によ
り、半導体集積回路パターンを形成した半導体集積回路
用ホトマスクに於いて、前記ガラス基板上にあらかじめ
最低一方向に露光装置の解像限界よりも小さな寸法のパ
ターンが、前記解像限界よりも小さな間隔で規則的に配
置され、前記半導体集積回路パターンに合わせ、前記最
低一方向解像限界以下のパターンが、部分的に削除され
ていることを特徴とする半導体集積回路用ホトマスク。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8073992A JPH05281704A (ja) | 1992-04-02 | 1992-04-02 | 半導体集積回路用ホトマスク |
| KR93005186A KR960016313B1 (en) | 1992-04-02 | 1993-03-30 | Photomask for semiconductor integrated circuit device |
| US08/291,835 US5439765A (en) | 1992-04-02 | 1994-08-17 | Photomask for semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8073992A JPH05281704A (ja) | 1992-04-02 | 1992-04-02 | 半導体集積回路用ホトマスク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05281704A true JPH05281704A (ja) | 1993-10-29 |
Family
ID=13726769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8073992A Withdrawn JPH05281704A (ja) | 1992-04-02 | 1992-04-02 | 半導体集積回路用ホトマスク |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5439765A (ja) |
| JP (1) | JPH05281704A (ja) |
| KR (1) | KR960016313B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19508746A1 (de) * | 1994-03-11 | 1995-11-02 | Hyundai Electronics Ind | Belichtungsmaske |
| GB2299411A (en) * | 1995-03-24 | 1996-10-02 | Hyundai Electronics Ind | Mask for off-axis illumination |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5667918A (en) * | 1993-09-27 | 1997-09-16 | Micron Technology, Inc. | Method of lithography using reticle pattern blinders |
| KR100346448B1 (ko) * | 1994-12-29 | 2002-11-23 | 주식회사 하이닉스반도체 | 반도체소자용노광마스크 |
| US5821014A (en) * | 1997-02-28 | 1998-10-13 | Microunity Systems Engineering, Inc. | Optical proximity correction method for intermediate-pitch features using sub-resolution scattering bars on a mask |
| US5962173A (en) * | 1997-03-27 | 1999-10-05 | Vlsi Technology, Inc. | Method for measuring the effectiveness of optical proximity corrections |
| US5902703A (en) * | 1997-03-27 | 1999-05-11 | Vlsi Technology, Inc. | Method for measuring dimensional anomalies in photolithographed integrated circuits using overlay metrology, and masks therefor |
| US5914203A (en) * | 1997-09-26 | 1999-06-22 | Vanguard International Semiconductor Corporation | Transmission modulation mask |
| EP1150171A3 (en) * | 2000-04-28 | 2003-08-27 | Infineon Technologies North America Corp. | Group connection of reticle sub-shapes to reduce line shortening and improve pattern fidelity |
| US6549053B1 (en) * | 2001-07-26 | 2003-04-15 | Analog Devices, Inc. | Adjustable offset voltage circuit |
| CN100432840C (zh) * | 2005-02-07 | 2008-11-12 | 中芯国际集成电路制造(上海)有限公司 | 光刻制程中对掩膜图案进行光学邻近修正的方法 |
| KR100929287B1 (ko) * | 2007-12-31 | 2009-11-27 | 주식회사 하이닉스반도체 | 마스크 및 그 제조 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3856054T2 (de) * | 1987-02-18 | 1998-03-19 | Canon Kk | Reflexionsmaske |
-
1992
- 1992-04-02 JP JP8073992A patent/JPH05281704A/ja not_active Withdrawn
-
1993
- 1993-03-30 KR KR93005186A patent/KR960016313B1/ko not_active IP Right Cessation
-
1994
- 1994-08-17 US US08/291,835 patent/US5439765A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19508746A1 (de) * | 1994-03-11 | 1995-11-02 | Hyundai Electronics Ind | Belichtungsmaske |
| DE19508746B4 (de) * | 1994-03-11 | 2004-04-22 | Hyundai Electronics Industries Co., Ltd., Ichon | Belichtungsmaske |
| GB2299411A (en) * | 1995-03-24 | 1996-10-02 | Hyundai Electronics Ind | Mask for off-axis illumination |
| GB2299411B (en) * | 1995-03-24 | 1998-10-07 | Hyundai Electronics Ind | Reticle for off-axis illumination |
Also Published As
| Publication number | Publication date |
|---|---|
| US5439765A (en) | 1995-08-08 |
| KR930022469A (ko) | 1993-11-24 |
| KR960016313B1 (en) | 1996-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0864523A (ja) | 高解像度の位相エッジ・トリムレス・リソグラフィ方法 | |
| CA2116805C (en) | Mask and method for manufacturing the same | |
| JPH05281704A (ja) | 半導体集積回路用ホトマスク | |
| CN101458442B (zh) | 布局、光掩模版的制作及图形化方法 | |
| US6333213B2 (en) | Method of forming photomask and method of manufacturing semiconductor device | |
| US20090128788A1 (en) | System and method for making photomasks | |
| JPH11143047A (ja) | フォトマスク及びその製造方法 | |
| JPH1073914A (ja) | ハーフトーン位相シフトマスク | |
| US20090004573A1 (en) | System and method for making photomasks | |
| JP2003248296A (ja) | 露光マスクおよびその製造方法、ならびに転写パターンの形成方法 | |
| US20030039892A1 (en) | Method of optical proximity correction | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| US6560767B2 (en) | Process for making photomask pattern data and photomask | |
| JP2004233803A (ja) | 半導体製造用マスク、半導体装置の製造方法および半導体製造用マスクの製造方法 | |
| JPH11133585A (ja) | 露光用マスク及びその製造方法 | |
| US5747196A (en) | Method of fabricating a phase-shift photomask | |
| US7276316B2 (en) | Common second level frame exposure methods for making embedded attenuated phase shift masks | |
| KR20050016152A (ko) | 설계 패턴의 작성 방법, 포토 마스크의 제조 방법,레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법 | |
| JPH10232496A (ja) | ３重露光法 | |
| JP2739008B2 (ja) | 位相シフトマスク及びその製造方法 | |
| JP2959496B2 (ja) | Ｏｐｃマスク | |
| TW539917B (en) | Photomask combination and its exposure method for forming fine pattern | |
| JP2773718B2 (ja) | フォトマスクおよびパターン形成方法 | |
| JPH08101491A (ja) | フォトマスク | |
| JPH05341494A (ja) | 位相シフトフォトマスク及びその作成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |