JPH0528013A - 入出力制御装置における高負荷状態評価回路 - Google Patents

Abstract

(57)【要約】 【目的】 入出力制御装置において、一定時間間隔でフ
ァームウェア割り込みを発生させることにより、複数チ
ャネルに周辺制御装置、周辺装置を接続せずにデータオ
ーバーランを発生させ、それらを接続する作業と時間と
コストを削減する。 【構成】 複数のチャネル制御部３０と上位装置とのデ
ータ転送を制御するデータ転送制御部１０があり、この
データ転送制御部１０を制御するプロセッサ２０とこの
プロセッサ２０を動作させるためのファームウェアが格
納されている制御記憶４０とがある。また、カウント０
ファームウェア割り込みの時間間隔を設定するカウンタ
５０とこのカウンタ５０を減算する減算器６０と減算器
６０が０となったときカウント０ファームウェア割り込
みを発生させるカウント０ファームウェア割り込み回路
７０がある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、チャネル制御部とデー
タ転送を制御するデータ転送制御部とを制御するプロセ
ッサを有する入出力制御装置に関し、特に高負荷状態を
発生する評価回路に関する。

【０００２】

【従来の技術】従来、この種の入出力制御装置で高負荷
状態を発生させるために、複数のチャネル制御部毎に周
辺制御装置と周辺装置を接続し、データ転送を行ってい
た。したがって、特に高負荷状態を発生する回路を持た
ず評価を行っていた。

【０００３】

【発明が解決しようとする課題】上述した従来の高負荷
状態のシステム構成は、複数のチャネルのデータ転送を
行わなければならず、そのために複数のチャネルに周辺
制御装置と周辺装置が必要となり、それらを接続する作
業と時間とコストがかかるという欠点がある。

【０００４】本発明の目的は、前記課題を解決した入出
力制御装置における高負荷状態評価回路を提供すること
にある。

【０００５】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る入出力制御装置における高負荷状態評
価回路においては、複数のチャネル制御部と主記憶との
間のデータの転送を制御するデータ転送制御部と、前記
データ転送制御部を制御するプロセッサと、前記プロセ
ッサが動作するためのファームウェアが格納されている
制御記憶と、ファームウェアへの割り込みの時間間隔を
設定するカウンタと、前記カウンタの値を減算する減算
器と、前記減算器が０となったときプロセッサへの割り
込みを発生する割り込み回路と、前記割り込み回路より
出力される割り込みが入ると、複数ステップＮＯ ＯＰ
ＥＲＡＴＩＯＮ命令を実行するファームウェアとを有す
るものである。

【０００６】

【作用】本発明では、一定時間間隔でファームウェア割
り込みを発生させデータ転送による割り込み処理を抑止
するようにしたものである。

【０００７】

【実施例】次に、本発明について図面を参照して説明す
る。

【０００８】図１は、本発明の一実施例を示すブロック
図である。

【０００９】図において、入出力制御装置内には、複数
のチャネル制御部３０と上位装置（主記憶）とのデータ
転送を制御するデータ転送制御部１０があり、さらにデ
ータ転送制御部１０を制御するプロセッサ２０と、プロ
セッサ２０が動作するためのファームウェアが格納され
ている制御装置４０とが設けてある。

【００１０】また、カウント０ファームウェア割り込み
ａの時間間隔が設定されるカウンタ５０と、カウンタ５
０を減算する減算器６０と、減算器６０が０となったと
きカウント０ファームウェア割り込みａを発生させるカ
ウント０ファームウェア割り込み回路７０とが設けてあ
る。

【００１１】まず、チャネル制御部３０と上位装置（主
記憶）とのデータ転送において、プロセッサ２０がデー
タ転送制御部１０を制御する上で発生するデータ転送割
り込みｂについて説明する。

【００１２】データ転送制御部１０がプロセッサ２０に
対してデータ転送割り込みｂを行うのは以下の３つの場
合がある。

【００１３】１つは主記憶のページが超えるページオー
バー割り込みの場合である。

【００１４】２つ目はチャネルプログラムがデータチェ
イン時発生するデータチェイン割り込みの場合である。

【００１５】最後にチャネル制御部３０からのファーム
ウェア割り込みの場合である。

【００１６】これらの３つの割り込みのいずれかがデー
タ転送割り込みｂとしてプロセッサ２０に割り込むと、
ファームウェアは各割り込みに対してデータ転送制御部
１０を制御しデータ転送処理とチャネルへのファームウ
ェア処理が行われる。

【００１７】次に、カウント０ファームウェア割り込み
ａについて説明する。ファームウェアに割り込む時間間
隔が設定されるカウンタ５０は、減算器６０により減算
され、クロックが入力される毎にｎ→ｎ−１→…→１→
０→ｎと動作し、カウント０ファームウェア割り込み回
路７０に入力される。

【００１８】この入力された信号が０となったとき、カ
ウント０ファームウェア割り込み回路７０は、プロセッ
サ２０に対して割り込みを発生させる。

【００１９】この割り込みが発生するとファームウェア
は何の動作もせず、ＮＯＯＰＥＲＡＴＩＯＮ（ＮＯＰ）
動作を繰り返して割り込みから戻る。

【００２０】したがって、この動作はファームウェアが
無意味に動作することを意味する。

【００２１】データ転送割り込みａとカウント０ファー
ムウェア割り込みｂを両方考慮する。入出力制御装置全
体の動作はカウント０割り込みｂが入れば入るほどデー
タ転送割り込みｂのファームウェア処理ができなくな
る。

【００２２】たとえば、チャネル当たりデータ転送割り
込みｂの間隔を測定し、カウント０ファームウェア割り
込みａを発生するようにカウンタ５０に値を設定する。
そして、、同様にチャネル当たりのデータ転送割り込み
ｂのファームウェア処理時間も測定して、ＮＯＰ動作を
設定する。

【００２３】すると、チャネル制御部３０のデータ転送
割り込みａが発生しなくとも、チャネル制御部３０のデ
ータ割り込みａが１チャネル分増えたように入出力制御
装置としては見えることとなる。

【００２４】したがって、複数チャネルのデータ転送割
り込みａが発生したように見せるためにはカウント５０
を小さくしていけばよいことになる。

【００２５】このようにしてカウント０ファームウェア
割り込みｂを増やしていくと、チャネル制御部３０とデ
ータ転送制御部１０の間のデータ転送のファームウェア
処理が抑止され高負荷状態となる。

【００２６】

【発明の効果】以上説明したように本発明は、カウンタ
へ設定した時間間隔でカウント０ファームウェア割り込
みを発生しデータ転送による割り込み処理を抑止するこ
とによって、複数チャネル制御部に周辺制御装置と周辺
装置を接続せずに高負荷状態での評価をすることがで
き、それらを接続する作業と時間とコストを削減できる
効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【符号の説明】

１０ データ転送制御部 ２０ プロセッサ ３０ チャネル制御部 ４０ 制御記憶 ５０ カウンタ ６０ 減算器 ７０ カウント０ファームウェア割り込み回路 ａ カウント０ファームウェア割り込み ｂ データ転送割り込み

Claims (1)

1. 【特許請求の範囲】 【請求項１】 複数のチャネル制御部と主記憶との間の
   データの転送を制御するデータ転送制御部と、 前記データ転送制御部を制御するプロセッサと、 前記プロセッサが動作するためのファームウェアが格納
   されている制御記憶と、 ファームウェアへの割り込みの時間間隔を設定するカウ
   ンタと、 前記カウンタの値を減算する減算器と、 前記減算器が０となったときプロセッサへの割り込みを
   発生する割り込み回路と、 前記割り込み回路より出力される割り込みが入ると、複
   数ステップＮＯ ＯＰＥＲＡＴＩＯＮ命令を実行するフ
   ァームウェアとを有することを特徴とする入出力制御装
   置における高負荷状態評価回路。