JPH05276025A - 位相比較装置 - Google Patents
位相比較装置Info
- Publication number
- JPH05276025A JPH05276025A JP3315877A JP31587791A JPH05276025A JP H05276025 A JPH05276025 A JP H05276025A JP 3315877 A JP3315877 A JP 3315877A JP 31587791 A JP31587791 A JP 31587791A JP H05276025 A JPH05276025 A JP H05276025A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- level
- phase comparator
- dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】位相比較装置のチャージポンプからの出力であ
る高レベルおよび低レベルのそれぞれの間に高インピー
ダンス状態が存在していたため、大きく周波数を変化さ
せたときロックアップタイムが長くなっていたので、ロ
ックアップタイムを短縮する。 【構成】図２に示すようにプログラム・デバイダ１から
の出力ｆｉｎ／Ｎの周期を測定するカウンタ８の出力と
期待カウント値を記憶する基準周期設定レジスタ１０の
出力との内容を比較する一致検出回路９の結果により一
致するまでは出力セレクタ１１により選択された所定の
レベル（高・低レベル）がチャージポンプ６′から出力
され、一致したときには出力を高インピーダンス状態に
保つ。 【効果】大きく周波数を変化させたときに、ロックアッ
プタイムを短縮することができる。
る高レベルおよび低レベルのそれぞれの間に高インピー
ダンス状態が存在していたため、大きく周波数を変化さ
せたときロックアップタイムが長くなっていたので、ロ
ックアップタイムを短縮する。 【構成】図２に示すようにプログラム・デバイダ１から
の出力ｆｉｎ／Ｎの周期を測定するカウンタ８の出力と
期待カウント値を記憶する基準周期設定レジスタ１０の
出力との内容を比較する一致検出回路９の結果により一
致するまでは出力セレクタ１１により選択された所定の
レベル（高・低レベル）がチャージポンプ６′から出力
され、一致したときには出力を高インピーダンス状態に
保つ。 【効果】大きく周波数を変化させたときに、ロックアッ
プタイムを短縮することができる。
Description
【０００１】
【産業上の利用分野】本発明は、位相比較装置に関し、
特にプログラム・デバイダへの入力信号を分周した信号
の周期を基準周期と比較することにより位相比較手段か
らの出力信号（エラー・アウト信号）を制御し、ロック
アップタイムを短縮する位相比較装置に関する。
特にプログラム・デバイダへの入力信号を分周した信号
の周期を基準周期と比較することにより位相比較手段か
らの出力信号（エラー・アウト信号）を制御し、ロック
アップタイムを短縮する位相比較装置に関する。
【０００２】
【従来の技術】従来の位相比較装置では、図１に示すよ
うに基準周波数をつくる基準周波数発生器５と、被測定
周波数を入力する入力部４と、前記入力部４からの出力
信号を分周するためのプログラム・デバイダ１と、前記
プログラム・デバイダ１へ分周値を設定する分周値設定
レジスタ２と、前記基準周波数発生器５の出力と前記プ
ログラム・デバイダ１からの出力とを入力とする位相比
較器３（図３に回路を示す）と、該位相比較器３の比較
結果により所定のレベルを出力するチャージポンプ６を
有している。
うに基準周波数をつくる基準周波数発生器５と、被測定
周波数を入力する入力部４と、前記入力部４からの出力
信号を分周するためのプログラム・デバイダ１と、前記
プログラム・デバイダ１へ分周値を設定する分周値設定
レジスタ２と、前記基準周波数発生器５の出力と前記プ
ログラム・デバイダ１からの出力とを入力とする位相比
較器３（図３に回路を示す）と、該位相比較器３の比較
結果により所定のレベルを出力するチャージポンプ６を
有している。
【０００３】次に、動作について説明する。図１に示す
ようにプログラムデバイダ１への入力信号（ｆｉｎ）を
分周値設定レジスタ２により設定された分周値（Ｎ）に
より分周された信号と基準周波数発生器５からの基準周
波数信号（ｆｒｅｆ）との位相を位相比較器３で比較
し、その結果によりチャージポンプ６からは図４に示す
ようにｆｒｅｆ＞ｆｉｎ／Ｎなら低レベルを出力、ｆｒ
ｅｆ＜ｆｉｎ／Ｎなら高レベルを出力し、またｆｒｅｆ
＝ｆｉｎ／Ｎなら高インピーダンスを出力する。
ようにプログラムデバイダ１への入力信号（ｆｉｎ）を
分周値設定レジスタ２により設定された分周値（Ｎ）に
より分周された信号と基準周波数発生器５からの基準周
波数信号（ｆｒｅｆ）との位相を位相比較器３で比較
し、その結果によりチャージポンプ６からは図４に示す
ようにｆｒｅｆ＞ｆｉｎ／Ｎなら低レベルを出力、ｆｒ
ｅｆ＜ｆｉｎ／Ｎなら高レベルを出力し、またｆｒｅｆ
＝ｆｉｎ／Ｎなら高インピーダンスを出力する。
【０００４】また、図５に示すように前記チャージポン
プ６からの出力は、ローパスフィルタ１２にて高周波成
分が取り除かれた後、直流成分がＶＣＯ１３に入力さ
れ、その電圧レベルに応じた周波数が該ＶＣＯ１３より
出力される。また、該ＶＣＯ１３からの出力信号は再び
入力部４に入力され、徐々に所定の周波数に近づくよう
に動作させながらこの動作を繰り返し行いロックさせて
いた。このとき前記チャージポンプ６からの出力高レベ
ルおよび低レベルのそれぞれの間には高インピーダンス
の状態が存在していた。
プ６からの出力は、ローパスフィルタ１２にて高周波成
分が取り除かれた後、直流成分がＶＣＯ１３に入力さ
れ、その電圧レベルに応じた周波数が該ＶＣＯ１３より
出力される。また、該ＶＣＯ１３からの出力信号は再び
入力部４に入力され、徐々に所定の周波数に近づくよう
に動作させながらこの動作を繰り返し行いロックさせて
いた。このとき前記チャージポンプ６からの出力高レベ
ルおよび低レベルのそれぞれの間には高インピーダンス
の状態が存在していた。
【０００５】
【発明が解決しようとする課題】この従来の位相比較装
置では、チャージポンプからの出力である高レベルおよ
び低レベルのそれぞれの間に高インピーダンス状態が存
在していたため、大きく周波数を変化させたときロック
アップタイムが長くなっていた。
置では、チャージポンプからの出力である高レベルおよ
び低レベルのそれぞれの間に高インピーダンス状態が存
在していたため、大きく周波数を変化させたときロック
アップタイムが長くなっていた。
【０００６】
【課題を解決するための手段】本発明の位相比較装置
は、基準周波数入力手段と、被測定周波数入力手段と、
該被測定周波数を分周する可変分周手段と、該可変分周
手段に分周値を設定するための分周値設定手段と、前記
基準周波数入力手段の出力と前記可変分周手段の出力を
入力とする位相比較手段と、該位相比較手段の比較によ
り高レベル、低レベルまたは高インピーダンス状態を出
力する第１のレベル出力手段を具備する位相比較装置に
於いて、前記可変分周手段の出力を所定の期間カウント
するカウント手段と、期待カウント値を記憶する期待値
記憶手段と、前記カウント手段と前記期待記憶手段の内
容を比較する比較手段、前記比較手段の結果により所定
のレベルを出力する第２のレベル出力手段を有してい
る。
は、基準周波数入力手段と、被測定周波数入力手段と、
該被測定周波数を分周する可変分周手段と、該可変分周
手段に分周値を設定するための分周値設定手段と、前記
基準周波数入力手段の出力と前記可変分周手段の出力を
入力とする位相比較手段と、該位相比較手段の比較によ
り高レベル、低レベルまたは高インピーダンス状態を出
力する第１のレベル出力手段を具備する位相比較装置に
於いて、前記可変分周手段の出力を所定の期間カウント
するカウント手段と、期待カウント値を記憶する期待値
記憶手段と、前記カウント手段と前記期待記憶手段の内
容を比較する比較手段、前記比較手段の結果により所定
のレベルを出力する第２のレベル出力手段を有してい
る。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図２は本発明の１実施例のブロック図である。な
お、図１と同一機能を有するブロックについては、同一
番号を付し説明する。
る。図２は本発明の１実施例のブロック図である。な
お、図１と同一機能を有するブロックについては、同一
番号を付し説明する。
【０００８】図２に示すようにプログラム・デバイダ１
からの出力ｆｉｎ／Ｎの周期を測定するカウンタ８の出
力と期待カウント値を記憶する基準周期設定レジスタ１
０の出力との内容を比較する一致検出回路９の結果によ
り一致するまでは出力セレクタ１１により選択された所
定のレベル（高レベルまたは低レベル）がチャージポン
プ６′から出力され、一致したときには出力を高インピ
ーダンス状態に保つ。この時、カウンタ制御部７は図６
に示すようにｆｉｎ／Ｎ信号のエッジを捕らえ、前記カ
ウンタ８のカウントをストップ状態にし、ストップ状態
中に前記カウンタ８の読み出しとリセットを順に行い、
ストップ解除を行うと同時にカウントスタートを行う。
からの出力ｆｉｎ／Ｎの周期を測定するカウンタ８の出
力と期待カウント値を記憶する基準周期設定レジスタ１
０の出力との内容を比較する一致検出回路９の結果によ
り一致するまでは出力セレクタ１１により選択された所
定のレベル（高レベルまたは低レベル）がチャージポン
プ６′から出力され、一致したときには出力を高インピ
ーダンス状態に保つ。この時、カウンタ制御部７は図６
に示すようにｆｉｎ／Ｎ信号のエッジを捕らえ、前記カ
ウンタ８のカウントをストップ状態にし、ストップ状態
中に前記カウンタ８の読み出しとリセットを順に行い、
ストップ解除を行うと同時にカウントスタートを行う。
【０００９】また基準周期設定レジスタ１０には（所望
の周期）／（カウンタ８のクロック周期）の値を設定し
ておきます。
の周期）／（カウンタ８のクロック周期）の値を設定し
ておきます。
【００１０】次に、実施例２を示す。
【００１１】なお、ブロック図および動作については、
実施例１と同一ですので省略する。
実施例１と同一ですので省略する。
【００１２】実施例２としては、所定の周波数にロック
するといいながらも実際にはロックレンジには幅が有る
ため、前記基準周期設定レジスタ１０の下位ビットをマ
スクし、結果的にロックレンジに幅をもたせる。
するといいながらも実際にはロックレンジには幅が有る
ため、前記基準周期設定レジスタ１０の下位ビットをマ
スクし、結果的にロックレンジに幅をもたせる。
【００１３】以上、実施例１および２により出力される
チャージポンプ６の出力１００およびチャージポンプ
６′の出力２００の接続応用例を図７および図８に示
す。
チャージポンプ６の出力１００およびチャージポンプ
６′の出力２００の接続応用例を図７および図８に示
す。
【００１４】なお、本実施例はプログラム・デバイダに
スワローカウンターを含めておりますが、スワローカウ
ンタを使用しない場合にも同じことが実施可能である。
スワローカウンターを含めておりますが、スワローカウ
ンタを使用しない場合にも同じことが実施可能である。
【００１５】
【発明の効果】以上説明したように本発明は、所定の周
波数に一致するまでは高レベルまたは低レベルを出力し
たままにし、一致したならば出力を高インピーダンス状
態にするよう出力を制御したので、大きく周波数を変化
させたときにロックアップタイムを短縮するという効果
を有する。
波数に一致するまでは高レベルまたは低レベルを出力し
たままにし、一致したならば出力を高インピーダンス状
態にするよう出力を制御したので、大きく周波数を変化
させたときにロックアップタイムを短縮するという効果
を有する。
【図１】従来の構成。
【図２】本発明のブロック図。
【図３】図１に示した位相比較器の回路図。
【図４】図１に示した従来例のタイミングチャート。
【図５】図１および図２に示した例の応用ブロック図。
【図６】図２に示した実施例のタイミングチャート。
【図７】図２に示した実施例より得られる出力の接続の
一応用例。
一応用例。
【図８】接続の他の応用例。
８ 周期測定カウンタ ９ 一致検出回路 １０ 基準周期設定レジスタ １００ チャージポンプ出力 ２００ チャージポンプ出力
Claims (1)
- 【請求項１】 基準周波数入力手段と、被測定周波数入
力手段と、該被測定周波数を分周する可変分周手段と、
該可変分周手段に分周値を設定するための分周値設定手
段と、前記基準周波数入力手段の出力と前記可変分周手
段の出力を入力とする位相比較手段と、該位相比較手段
の比較結果により高レベル、低レベルまたは高インピー
ダンス状態を出力する第１のレベル出力手段を具備する
位相比較装置に於いて、前記可変分周手段の出力を所定
の期間カウントするカウント手段と、期待カウント値を
記憶する期待値記憶手段と、前記カウント手段と前記期
待値記憶手段の内容を比較する比較手段、前記比較手段
の結果により所定のレベルを出力する第２のレベル出力
手段を有することを特徴とする位相比較装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3315877A JPH05276025A (ja) | 1991-11-29 | 1991-11-29 | 位相比較装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3315877A JPH05276025A (ja) | 1991-11-29 | 1991-11-29 | 位相比較装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05276025A true JPH05276025A (ja) | 1993-10-22 |
Family
ID=18070679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3315877A Pending JPH05276025A (ja) | 1991-11-29 | 1991-11-29 | 位相比較装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05276025A (ja) |
-
1991
- 1991-11-29 JP JP3315877A patent/JPH05276025A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5182528A (en) | Frequency synthesizer having microcomputer supplying analog and digital control signals to VCO | |
| JP3094977B2 (ja) | Ｐｌｌ回路 | |
| EP1249936A2 (en) | Lock detection circuit | |
| KR100326907B1 (ko) | 2개의 귀환루프를 갖는 클럭 승산기 | |
| US4354124A (en) | Digital phase comparator circuit | |
| US7250803B2 (en) | PLL output clock stabilization circuit | |
| US11418204B2 (en) | Phase lock loop (PLL) with operating parameter calibration circuit and method | |
| US6593787B2 (en) | Phase-locked loop circuit | |
| US5066927A (en) | Dual modulus counter for use in a phase locked loop | |
| US6597162B2 (en) | PLL semiconductor device with testability, and method and apparatus for testing same | |
| JPS62101146A (ja) | 通信接続路共用者のデ−タ伝送速度にデ−タ処理システムの直列インタ−フエ−スを個別に適合させる装置 | |
| US5734273A (en) | Phase lock detector | |
| JPH05276025A (ja) | 位相比較装置 | |
| EP1170869A2 (en) | Method and arrangement for setting a frequency | |
| JP3079809B2 (ja) | 位相比較装置 | |
| US7310401B2 (en) | Programmable frequency detector for use with a phase-locked loop | |
| CN113193868A (zh) | 锁相检测装置和锁相检测方法、锁相环 | |
| JP3079808B2 (ja) | 位相比較装置 | |
| JPH10322200A (ja) | 位相ロック検出回路 | |
| JP3079943B2 (ja) | Ｐｌｌ回路 | |
| CN215186702U (zh) | 锁相检测装置、锁相环 | |
| JPH03206725A (ja) | Ｐｌｌロック検出回路 | |
| JPS60247330A (ja) | アンロツク検出回路 | |
| JP3042009B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2001211070A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001226 |