JPH05275671A - Phototransistor and image sensor provided therewith - Google Patents

Phototransistor and image sensor provided therewith

Info

Publication number
JPH05275671A
JPH05275671A JP4072051A JP7205192A JPH05275671A JP H05275671 A JPH05275671 A JP H05275671A JP 4072051 A JP4072051 A JP 4072051A JP 7205192 A JP7205192 A JP 7205192A JP H05275671 A JPH05275671 A JP H05275671A
Authority
JP
Japan
Prior art keywords
base
layer
phototransistor
diffusion layer
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4072051A
Other languages
Japanese (ja)
Inventor
Kazufumi Yamaguchi
和文 山口
Yasunaga Yamamoto
泰永 山本
Riyuuchin Okamoto
龍鎮 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4072051A priority Critical patent/JPH05275671A/en
Publication of JPH05275671A publication Critical patent/JPH05275671A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To restrain a signal voltage from being attenuated by the emitter follower action of a buffer transistor by a method wherein the buffer transistor is inserted between the emitter electrode of a phototransistor and an access FET. CONSTITUTION:An image sensor is equipped with phototransistors 21a-21d, buffer transistors 22a-22d, and access FETs 23a-23d. A reset FET is turned ON by reset signals Y2 to reset the emitter electrodes of the phototransistors and the base electrodes of the buffer transistors to the voltage of a reset power supply. When the reset FET is turned OFF and put into a storage time, charge stored between the collector and the base of the phototransistor is discharged as a photocurrent, and the base and the emitter are made to rise in voltage. After a storage time elapses, the access FET 23a is turned ON by access signals Y1, and the emitter voltage of a phototransistor is guided to an output line 28 through the intermediary of a buffer transistor, so that a signal voltage can be restrained from being attenuated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】画像処理、画像通信機器の進展に
伴って、高性能イメージセンサのニーズが高まってい
る。本発明はイメージセンサを構成するためのフォトト
ランジスタおよび原稿情報を高速、高品質で読み取るこ
とを可能にするイメージセンサに関するものである。
[Industrial application] With the progress of image processing and image communication equipment, the need for high-performance image sensors is increasing. The present invention relates to a phototransistor for forming an image sensor and an image sensor that enables high-speed and high-quality reading of document information.

【0002】[0002]

【従来の技術】集積回路を利用したイメージセンサは光
検知素子としてフォトダイオード、またはフォトトラン
ジスタを用いている。光電流はフォトダイオードで約1
nA/lx/mm2、フォトトランジスタで約100n
A/lx/mm2である。フォトトランジスタは検知素
子自体で増幅機能があるために光電流が大である。ま
た、フォトトランジスタはフォトダイオードとトランジ
スタの複合素子と見なされ、フォトダイオードに発生し
た信号電圧をトランジスタによるエミッタフォロア動作
により低インピーダンスで出力させることができる。イ
メージセンサは解像度を高くするに伴って受光面積が小
さくなり光電流が小さくなる。また高感度化のために一
定の時間だけ光電流を蓄積し、信号の出力のタイミング
で集中的に出力させる電荷蓄積モードによる駆動方式が
各種のイメージセンサで採用されている。例えば、CC
Dイメージセンサは読み取りタイミングで一斉にフォト
ダイオードに蓄積された光信号電荷をCCDのポテンシ
ャル井戸に導き、その後、ポテンシャル井戸に沿って出
力アンプ側に転送して画像信号を得ている。MOSイメ
ージセンサはフォトダイオードまたはフォトトランジス
タに一定の電荷を充電した後、次の読み取りタイミング
までの間、光電流によって放電させ、次の再充電によっ
て蓄積画像信号を得ている。バイポーライメージセンサ
はフォトトランジスタに一定の電荷を充電した後、次の
読み取りタイミングまでの間、光電流によって放電さ
せ、次の再充電のタイミングでトランジスタ機能によっ
て増幅した後、蓄積画像信号を得ている。
2. Description of the Related Art An image sensor using an integrated circuit uses a photodiode or a phototransistor as a light detecting element. Photocurrent is about 1 in photodiode
nA / lx / mm 2 , about 100n for phototransistor
A / lx / mm 2 . The phototransistor has a large photocurrent because the sensing element itself has an amplification function. Further, the phototransistor is regarded as a composite element of a photodiode and a transistor, and the signal voltage generated in the photodiode can be output with low impedance by the emitter follower operation of the transistor. As the resolution of the image sensor is increased, the light receiving area becomes smaller and the photocurrent becomes smaller. In addition, in order to improve sensitivity, various image sensors employ a drive system in a charge storage mode in which photocurrent is stored for a certain period of time and is intensively output at a signal output timing. For example, CC
The D image sensor simultaneously guides the optical signal charges accumulated in the photodiodes to the potential well of the CCD at the read timing, and then transfers them to the output amplifier side along the potential well to obtain an image signal. The MOS image sensor charges a photodiode or a phototransistor with a certain amount of electric charge, then discharges it with a photocurrent until the next reading timing, and obtains an accumulated image signal by the next recharging. A bipolar image sensor charges a phototransistor with a certain amount of electric charge, then discharges it with a photocurrent until the next reading timing, amplifies it with a transistor function at the next recharging timing, and then obtains an accumulated image signal. ..

【0003】光検知部の感度はフォトトランジスタを用
いた蓄積方式が最も高い。従来例におけるフォトトラン
ジスタの平面および断面構造を図3(a)、(b)に示
す。これはn型Si基板1上にトランジスタの増幅機能
および光電変換作用をするベース拡散層2を形成し、そ
の表面にn型のエミッタ拡散層4を形成した構造であ
り、通常のバイポーラトランジスタのベース拡散層を広
くして光電変換部としたものであり、コレクタ・ベース
間容量が大である。フォトトランジスタを用いたイメー
ジセンサの画素部の等価回路を図4に示す。ベース・コ
レクタ接合で発生した光電流がベース・コレクタ容量に
蓄えられた電荷を放電させ、その結果コレクタ・ベース
間電圧が減少する。この電圧変化をフォトトランジスタ
12のエミッタ電極からアクセススイッチ13を導通さ
せることにより画像出力ライン19に導き画像信号を出
力し、それに引き続いてリセットスイッチ14を導通さ
せることによってフォトトランジスタ11のエミッタ電
位を零電位にリセットする。この方式は回路が簡単でか
なり高感度であるが、再充電のための時定数が大きいた
め高速読み取りが難しいという問題点がある。従って、
G3クラスのFax用としては使えるが、G4クラスの
Fax用としてはアクセスから信号出力までの遅れ時間
と再充電の不完全性により感度、残像性能が低下する。
The sensitivity of the photodetector is highest in the storage system using a phototransistor. Planar and cross-sectional structures of a conventional phototransistor are shown in FIGS. This is a structure in which a base diffusion layer 2 having a transistor amplifying function and a photoelectric conversion function is formed on an n-type Si substrate 1, and an n-type emitter diffusion layer 4 is formed on the surface thereof. The diffusion layer is widened to form a photoelectric conversion unit, and the collector-base capacitance is large. FIG. 4 shows an equivalent circuit of a pixel portion of an image sensor using a phototransistor. The photocurrent generated at the base-collector junction discharges the electric charge stored in the base-collector capacitance, and as a result, the collector-base voltage decreases. This voltage change is led from the emitter electrode of the phototransistor 12 to the image output line 19 by conducting the access switch 13 to output an image signal, and subsequently the reset switch 14 is conducted to make the emitter potential of the phototransistor 11 zero. Reset to potential. This method has a simple circuit and is quite sensitive, but has a problem that high-speed reading is difficult because of a large time constant for recharging. Therefore,
Although it can be used as a fax for G3 class fax, the sensitivity and afterimage performance are degraded for G4 class fax due to the delay time from access to signal output and incomplete recharging.

【0004】[0004]

【発明が解決しようとする課題】フォトトランジスタは
光電変換部を有するために通常のトランジスタに比べ
て、ベース・コレクタ間の接合容量Cbcは大きくなる。
そのために、光電流×蓄積時間/Cbcで表わされる信号
電圧の感度が小さくなる。また電荷蓄積モードでの動作
では図2に示したように、ベース電極がフローティング
の状態でCbcを充電するものであるが、充電回路に直列
にベース・エミッタ接合が介在し、これが非線形抵抗と
なって接合容量への充電時間がCbcの増大と共に極端に
増大する。従って、充電時間を長く取れない高速走査時
には再充電が不完全になり残像性能の低下をもたらす。
高抵抗Si基板上にフォトトランジスタを形成すること
によるCbcを削減する試みもされているが、製造技術面
で基板の更なる高抵抗化には限界がある。
Since the phototransistor has a photoelectric conversion portion, the junction capacitance Cbc between the base and collector becomes larger than that of a normal transistor.
Therefore, the sensitivity of the signal voltage represented by photocurrent × accumulation time / Cbc becomes small. Further, in the operation in the charge storage mode, as shown in FIG. 2, Cbc is charged with the base electrode in a floating state. However, a base-emitter junction is interposed in series in the charging circuit, which becomes a non-linear resistance. Therefore, the charging time to the junction capacitance increases extremely with Cbc. Therefore, during high-speed scanning in which the charging time cannot be taken long, recharging is incomplete and the afterimage performance is deteriorated.
Attempts have been made to reduce Cbc by forming a phototransistor on a high-resistance Si substrate, but there is a limit to further increase the resistance of the substrate in terms of manufacturing technology.

【0005】[0005]

【課題を解決するための手段】本発明の実施例1による
フォトトランジスタはSi基板上に増幅作用をする第1
ベース拡散層と光電変換作用をする第2ベース拡散層を
形成し、第1ベース拡散層にはエミッタ拡散層を形成
し、第2ベース拡散層の表面には基板と接続または基板
と拡散層でつながった基板と同一の導電型の薄い拡散層
を形成した構造であり、第2ベース拡散層の不純物濃度
を小さくして、コレクタ・エミッタ間に数Vの電圧を印
加する動作バイアス状態で第2ベース層を完全空乏状態
にする。本発明の実施例2によるフォトトランジスタは
n型Si基板上に増幅作用をする第1ベース拡散層と光
電変換作用をする第2ベース拡散層を形成し、第1ベー
ス拡散層にはエミッタ拡散層を形成し、第2ベース拡散
層の表面には順にSiO2、SiOx1-x、SiNの薄
膜を形成した構造であり、第2ベース層の不純物濃度を
小さくしてコレクタ・エミッタ間に数Vの電圧を印加す
る動作バイアス状態で第2のベース層を完全空乏状態に
する。本発明によるフォトトランジスタのアレイ、バッ
ファー用トランジスタ、アクセス用およびリセット用の
電界効果型トランジスタ、走査用シフトレジスタからイ
メージセンサを構成する。
A phototransistor according to a first embodiment of the present invention has a first amplification function on a Si substrate.
A second base diffusion layer having a photoelectric conversion function is formed with the base diffusion layer, an emitter diffusion layer is formed on the first base diffusion layer, and the surface of the second base diffusion layer is connected to the substrate or is connected to the substrate or the diffusion layer. This is a structure in which a thin diffusion layer of the same conductivity type as that of the connected substrate is formed, and the impurity concentration of the second base diffusion layer is made small so that a second voltage is applied between the collector and the emitter in an operating bias state. Completely deplete the base layer. In the phototransistor according to the second embodiment of the present invention, a first base diffusion layer having an amplifying function and a second base diffusion layer having a photoelectric conversion function are formed on an n-type Si substrate, and an emitter diffusion layer is formed in the first base diffusion layer. And a thin film of SiO 2 , SiO x N 1-x , and SiN are formed in this order on the surface of the second base diffusion layer, and the impurity concentration of the second base layer is reduced to between the collector and the emitter. The second base layer is completely depleted in an operating bias state in which a voltage of several V is applied. An image sensor is composed of an array of phototransistors according to the present invention, a buffer transistor, a field effect transistor for access and reset, and a shift register for scanning.

【0006】[0006]

【作用】本発明のフォトトランジスタのベース・コレク
タ接合の容量Cbcは第1のベース・コレクタ接合の容量
と第2のベース・コレクタ接合の容量の和になるが、第
2のベース領域は完全空乏状態にあるためにその接合容
量は殆ど0であり、Cbcは第1のベース層とコレクタ領
域による接合容量のみになり非常に小さくなる。その結
果、信号電圧感度が大で、且つ再充電の速度は大にな
る。従って、高感度であると同時に高速読み取りに時に
も残像性能が低下しない。本発明のイメージセンサはバ
ッファー用トランジスタのエミッタフォロアー作用によ
り、各フォトトランジスタのエミッタ電極に現われた信
号電圧を減衰の少ない状態で出力ラインに取り出すこと
ができる。
The capacitance Cbc of the base-collector junction of the phototransistor of the present invention is the sum of the capacitance of the first base-collector junction and the capacitance of the second base-collector junction, but the second base region is completely depleted. Since it is in the state, its junction capacitance is almost 0, and Cbc is only the junction capacitance due to the first base layer and the collector region, which is extremely small. As a result, the signal voltage sensitivity is high and the recharge speed is high. Therefore, the afterimage performance is not deteriorated even at the time of high-speed reading while having high sensitivity. The image sensor of the present invention can take out the signal voltage appearing at the emitter electrode of each phototransistor to the output line with little attenuation by the emitter follower action of the buffer transistor.

【0007】[0007]

【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図4は電荷蓄積モードでフォトトランジスタ
を動作させる場合の画素部についての周知の等価回路で
あり、フォトトランジスタ12、アクセス用電界効果ト
ランジスタ(以下FET)13、リセット用FET1
4、電源15からなっている。ここでは、フォトトラン
ジスタ12を光電流源16、コレクタ・ベース間容量1
7およびトランジスタ18で表わしている。蓄積時間の
間隔でリセット用FET14のゲート電極にリセットパ
ルスを印加することによってフォトトランジスタ12の
エミッタ電圧を0または所望の電圧にリセットし、各リ
セットの直前にアクセス用FET13のゲート電極にア
クセスパルスを印加することによってフォトトランジス
タのエミッタに現われた信号電圧を出力ライン19に出
力する。フォトトランジスタのコレクタ・ベース接合に
発生する光電流をIL、蓄積時間T、蓄積容量Cbcとす
ると、出力電圧VoはIL×T/Cbcになる。Cbcの増大
と共に信号電圧が低下するので、信号電圧の感度を上げ
るにはCbcの削減が必要である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 4 is a well-known equivalent circuit of the pixel portion when the phototransistor is operated in the charge storage mode. The phototransistor 12, the access field effect transistor (hereinafter FET) 13, and the reset FET 1 are shown.
4 and power supply 15. Here, the phototransistor 12 is the photocurrent source 16 and the collector-base capacitance 1
7 and transistor 18. By applying a reset pulse to the gate electrode of the reset FET 14 at an accumulation time interval, the emitter voltage of the phototransistor 12 is reset to 0 or a desired voltage, and an access pulse is applied to the gate electrode of the access FET 13 immediately before each reset. When applied, the signal voltage appearing at the emitter of the phototransistor is output to the output line 19. When the photocurrent generated at the collector-base junction of the phototransistor is IL, the storage time T, and the storage capacitance Cbc, the output voltage Vo becomes IL × T / Cbc. Since the signal voltage decreases as Cbc increases, it is necessary to reduce Cbc to increase the sensitivity of the signal voltage.

【0008】本発明の実施例1におけるフォトトランジ
スタの断面および平面構造を図1(a)、(b)に示
す。n型Si基板1、エミッタに近接してSi基板上に
形成したp型の第1ベース拡散層2、エミッタと接しな
いように形成した光電変換作用をするp型の第2ベース
拡散層3、第1ベース拡散層上に形成したn型のエミッ
タ拡散層4、第2ベース拡散層上に形成したn型の薄い
拡散層5からなり、薄い拡散層5はn型基板1とその拡
散層を介して接続する。なお6は保護酸化膜であり、7
はコレクタ拡散層である。第2ベース拡散層3はn型基
板1と表面からの薄い拡散層5によるサンドイッチ構造
であり、その不純物濃度を低くすればコレクタ・エミッ
タ間に数V以上の電圧を印加するだけで基板側および表
面側からの空乏層の広がりによって第2ベース領域3を
完全空乏化できる。n型Si基板の不純物濃度を9×1
14 /cm3 、エミッタ拡散層の不純物濃度を9×1
18/cm3 として種々のベース拡散層の不純物濃度に
ついて、表面側接合のベース拡散層内の空乏層の厚さお
よび基板側接合のベース拡散層内の空乏層の厚さをバイ
アス電圧2V、4Vの場合について解析した結果をそれ
ぞれ(表1)、(表2)に示す。ベース不純物濃度1×
1016/cm3以下であれば、表面側接合と基板側接合
の空乏層の厚さの和は0.8μm以上になる。従って、
ベース拡散層の厚さを0.8μm以下にすればベース層
を完全空乏化できることを示している。
A cross section and a planar structure of a phototransistor according to the first embodiment of the present invention are shown in FIGS. an n-type Si substrate 1, a p-type first base diffusion layer 2 formed close to the emitter on the Si substrate, a p-type second base diffusion layer 3 formed so as not to contact the emitter and having a photoelectric conversion action, The n-type emitter diffusion layer 4 is formed on the first base diffusion layer, and the n-type thin diffusion layer 5 is formed on the second base diffusion layer. The thin diffusion layer 5 includes the n-type substrate 1 and its diffusion layer. Connect through. 6 is a protective oxide film, and 7
Is a collector diffusion layer. The second base diffusion layer 3 has a sandwich structure of an n-type substrate 1 and a thin diffusion layer 5 extending from the surface. If the impurity concentration of the second base diffusion layer 3 is lowered, the substrate side and The second base region 3 can be completely depleted by the expansion of the depletion layer from the front surface side. Impurity concentration of n-type Si substrate is 9 × 1
0 14 / cm 3 , the impurity concentration of the emitter diffusion layer is 9 × 1
For various impurity concentrations of the base diffusion layer as 0 18 / cm 3 , the thickness of the depletion layer in the base diffusion layer of the surface side junction and the thickness of the depletion layer in the base diffusion layer of the substrate side junction are set to a bias voltage of 2V, The results of analysis in the case of 4 V are shown in (Table 1) and (Table 2), respectively. Base impurity concentration 1 ×
When it is 10 16 / cm 3 or less, the sum of the thicknesses of the depletion layers of the front surface side junction and the substrate side junction becomes 0.8 μm or more. Therefore,
It is shown that the base layer can be completely depleted by setting the thickness of the base diffusion layer to 0.8 μm or less.

【0009】[0009]

【表1】 [Table 1]

【0010】[0010]

【表2】 [Table 2]

【0011】光電変換作用をするベース層の面積が70
00μm2の従来のフォトトランジスタではCbc=1.2
pFであったが、本発明による同一サイズのフォトトラ
ンジスタではCbc=0.13pFになった。ベース層が
完全空乏化しても光励起によって発生する光電流は空乏
化していない場合とほぼ同一であり、理論的には出力信
号電圧はIL×Tint/Cbcで表わされる。そこで、IL
は光電流、Tintは蓄積時間である。ベース層が完全空
乏化しても光励起によって発生する光電流はほぼ同一で
あると考えられる。実験の結果、従来のフォトトランジ
スタのフォトトランジスタの出力信号感度は約11V/
Lx.sであったが、本実施例のフォトトランジスタの
出力信号感度は約83V/Lx.sになり極めて高感度
になった。また、残像性能は従来のフォトトランジスタ
が約7%であったが、本発明のフォトトランジスタでは
約2%であった。
The area of the base layer having a photoelectric conversion function is 70
For a conventional phototransistor of 00 μm 2 , Cbc = 1.2
Although it was pF, Cbc = 0.13 pF was obtained in the phototransistor of the same size according to the present invention. Even if the base layer is completely depleted, the photocurrent generated by photoexcitation is almost the same as when it is not depleted, and the output signal voltage is theoretically expressed by IL × Tint / Cbc. Therefore, IL
Is photocurrent and Tint is storage time. Even if the base layer is completely depleted, the photocurrent generated by photoexcitation is considered to be almost the same. As a result of the experiment, the output signal sensitivity of the conventional phototransistor is about 11V /
Although it was Lx.s, the output signal sensitivity of the phototransistor of this example was about 83 V / Lx.s, which was extremely high sensitivity. The afterimage performance was about 7% for the conventional phototransistor, but about 2% for the phototransistor of the present invention.

【0012】図1はn型基板の場合であったが、導電型
を全く逆にしても同様の作用と効果を発揮させることが
できる。つまり、p型基板上にn型の拡散層からなる第
1ベース拡散層と第2ベース拡散層を形成して、第1の
ベース拡散層上にp型のエミッタ拡散層を形成した後、
第2ベース拡散層上にp型の薄い拡散層を形成すること
によって、動作バイアス状態で第2ベース拡散層を完全
空乏化できる。その結果、図1のフォトトランジスタと
同様に実効的なコレクタ・ベース間容量を大幅に削減す
ることができる。
Although FIG. 1 shows the case of the n-type substrate, the same action and effect can be exhibited even if the conductivity type is completely reversed. That is, after forming the first base diffusion layer and the second base diffusion layer formed of the n-type diffusion layer on the p-type substrate and forming the p-type emitter diffusion layer on the first base diffusion layer,
By forming a thin p-type diffusion layer on the second base diffusion layer, the second base diffusion layer can be completely depleted in the operation bias state. As a result, the effective collector-base capacitance can be significantly reduced as in the phototransistor of FIG.

【0013】本発明の実施例2におけるフォトトランジ
スタの断面および平面構造を図2に示す。このフォトト
ランジスタはn型Si基板1、基板上に形成したp型の
第1ベース拡散層2、光電変換部として作用するp型の
第2ベース拡散層3、第1ベース拡散層2上に形成した
n型のエミッタ拡散層4、第2ベース拡散層3上に形成
したSiO2層8、SiOX1ーX層9、SiN層10の
絶縁薄膜からなる。SiO2の厚さを数十nmとし、そ
の表面にSiNを形成するとSiO2/SiN界面に自
動的にSiOx1-xが形成される。このような構造にす
ることにより、絶縁薄膜中または絶縁薄膜とp型の第2
ベース拡散層3の界面には通常のMOSトランジスタの
場合に比べて大量の正電荷(>1012/cm2)が存在
し、ベース拡散層3の表面での不純物濃度が低い場合、
この正電荷によってベース拡散層3の表面に反転層11
が形成される。容易に反転層11を形成させるためには
ベース層の不純物濃度は1×1016/cm2以下でなけ
ればならない。第2ベース拡散層3はn型基板と反転層
11によるサンドイッチ構造になり、その不純物濃度を
低くすればコレクタ・基板間に数V以上の電圧を印加す
るだけで基板側および表面側からの空乏層の広がりによ
って第2ベース層3を完全空乏化できる。実施例1に比
べて本実施例は絶縁膜中または絶縁膜とSi界面に存在
し、組成または表面処理状態によって決まる正電荷によ
って反転層11が形成されるために、接合は浅く且つ均
一である。従って、フォトトランジスタの短波長での感
度が実施例1のものに比べ大幅に改善される。
FIG. 2 shows a cross section and a planar structure of a phototransistor according to the second embodiment of the present invention. This phototransistor is formed on an n-type Si substrate 1, a p-type first base diffusion layer 2 formed on the substrate, a p-type second base diffusion layer 3 acting as a photoelectric conversion part, and a first base diffusion layer 2. The n-type emitter diffusion layer 4, the SiO 2 layer 8, the SiO x N 1 -x layer 9, and the SiN layer 10 formed on the second base diffusion layer 3 are formed as insulating thin films. When the thickness of SiO 2 is set to several tens nm and SiN is formed on the surface, SiO x N 1-x is automatically formed at the SiO 2 / SiN interface. With this structure, the insulating thin film or the insulating thin film and the p-type second
A large amount of positive charges (> 10 12 / cm 2 ) are present at the interface of the base diffusion layer 3 as compared with the case of a normal MOS transistor, and when the impurity concentration on the surface of the base diffusion layer 3 is low,
Due to this positive charge, the inversion layer 11 is formed on the surface of the base diffusion layer 3.
Is formed. In order to easily form the inversion layer 11, the impurity concentration of the base layer must be 1 × 10 16 / cm 2 or less. The second base diffusion layer 3 has a sandwich structure of an n-type substrate and an inversion layer 11. If the impurity concentration is lowered, depletion from the substrate side and the surface side is only required by applying a voltage of several V or more between the collector and the substrate. The second base layer 3 can be completely depleted by the spread of the layer. Compared to the first embodiment, the present embodiment exists in the insulating film or at the interface between the insulating film and the Si, and since the inversion layer 11 is formed by the positive charge determined by the composition or the surface treatment state, the junction is shallow and uniform. .. Therefore, the sensitivity of the phototransistor at a short wavelength is significantly improved as compared with that of the first embodiment.

【0014】図5は本発明によるフォトトランジスタを
用いて構成したイメージセンサの等価回路であり、フォ
トトランジスタによって発生した信号電圧を減衰を少な
くして出力ラインに取り出すことを特徴とする。各画素
はフォトトランジスタ21a〜21d、バッファー用ト
ランジスタ22a〜22d、アクセス用FET23a、
〜23d、リセット用FET24a〜24dから構成し
ている。なお、25a〜25dはフォトトランジスタの
エミッタ電極およびバッファートランジスタのベース電
極に付随する寄生容量である。26はリセット電源、2
7は走査用シフトレジスタ、28は出力ライン、29は
出力ライン28のリセット用FET、30は正電源ライ
ンである。走査用シフトレジスタは外部からのスタート
信号ST、クロック信号CKによって動作し、その並列
出力端子に走査用信号Y1〜Y4、Y5を発生させる。な
お、Extは走査終了信号端子であり、複数個のイメー
ジセンサチップを連続的に接続してマルチチップ型イメ
ージセンサを作る場合、前段チップのExt信号を後段
チップのST信号として用いる。各アクセス用FETの
ゲート電極には順次、走査用信号Y1〜Y4が印加され、
各リセット用FETのゲート電極には順次走査用信号Y
2〜Y5が印加される。左端の画素について動作を説明す
る。リセット信号Y2によってリセット用FETが導通
してフォトトランジスタのエミッタ電極およびバッファ
トランジスタのベース電極をリセット電源の電圧値にリ
セットする。次に、リセット用FETを非導通にして蓄
積時間に入ると、フォトトランジスタのコレクタ・ベー
ス間に蓄えられた電荷が光電流によって放電し、フォト
トランジスタのベース電極およびエミッタ電極の電圧が
上昇する。蓄積時間の後、アクセス信号Y1によってア
クセス用FET23aが導通してフォトトランジスタの
エミッタ電圧がバッファー用トランジスタを介して出力
ライン28に導かれる。一般に出力ラインは全画素共通
に接続されているためにライン容量が十〜数十pFにな
り、フォトトランジスタのエミッタ電極に現われた信号
電圧を直接アクセス用FETを介して出力ラインに取り
出した場合、このラインの大きな容量によって出力信号
電圧が大幅に減衰し、また信号波形の立ち上がり速度も
小さくなる。本発明はバッファートランジスタをフォト
トランジスタのエミッタ電極とアクセス用FETの間に
挿入することにより、バッファートランジスタのエミッ
タフォロア作用により信号電圧の減衰が最小限に抑えら
れ、且つ出力信号電圧のスルーレートを大きくできる。
FIG. 5 is an equivalent circuit of an image sensor formed by using a phototransistor according to the present invention, which is characterized in that a signal voltage generated by the phototransistor is taken out to an output line with reduced attenuation. Each pixel includes a phototransistor 21a to 21d, a buffer transistor 22a to 22d, an access FET 23a,
.About.23d and reset FETs 24a to 24d. Note that 25a to 25d are parasitic capacitances associated with the emitter electrode of the phototransistor and the base electrode of the buffer transistor. 26 is a reset power supply, 2
Reference numeral 7 is a scanning shift register, 28 is an output line, 29 is a reset FET for the output line 28, and 30 is a positive power supply line. The scanning shift register operates by a start signal ST and a clock signal CK from the outside, and generates scanning signals Y1 to Y4 and Y5 at its parallel output terminals. Note that Ext is a scanning end signal terminal, and when a plurality of image sensor chips are continuously connected to form a multi-chip image sensor, the Ext signal of the preceding chip is used as the ST signal of the succeeding chip. Scanning signals Y1 to Y4 are sequentially applied to the gate electrodes of the access FETs,
Sequential scanning signal Y is applied to the gate electrode of each reset FET.
2-Y5 are applied. The operation of the leftmost pixel will be described. The reset signal Y2 causes the reset FET to become conductive, and resets the emitter electrode of the phototransistor and the base electrode of the buffer transistor to the voltage value of the reset power supply. Next, when the reset FET is made non-conductive to enter the accumulation time, the electric charge accumulated between the collector and the base of the phototransistor is discharged by the photocurrent, and the voltage of the base electrode and the emitter electrode of the phototransistor rises. After the storage time, the access FET 23a is turned on by the access signal Y1 and the emitter voltage of the phototransistor is guided to the output line 28 via the buffer transistor. In general, since the output line is commonly connected to all pixels, the line capacitance becomes tens to several tens of pF, and when the signal voltage appearing at the emitter electrode of the phototransistor is taken out to the output line through the direct access FET, Due to the large capacitance of the line, the output signal voltage is greatly attenuated and the rising speed of the signal waveform is also reduced. According to the present invention, by inserting the buffer transistor between the emitter electrode of the phototransistor and the access FET, the attenuation of the signal voltage is minimized by the emitter follower action of the buffer transistor, and the slew rate of the output signal voltage is increased. it can.

【0015】[0015]

【発明の効果】本発明のフォトトランジスタは動作バイ
アス状態で光電変換作用をするベース層を完全に空乏化
し、ベース・コレクタ間容量を大幅に削減することがで
きる。従って、フォトトランジスタのエミッタ電極に出
力される信号電圧の感度およびスルーレート、残像性能
が大幅に向上する。また、このフォトトランジスタのア
レイ、バッファートランジスタ、スイッチ用FET、シ
フトレジスタによって構成したイメージセンサは高い信
号電圧感度になり、低露光量でも高いS/Nが得られ
る。従って、本発明は電荷蓄積モードで動作する光検出
素子および文書読み取り用イメージセンサとして有用で
あり、その産業上の効果は大である。
The phototransistor of the present invention can completely deplete the base layer that performs photoelectric conversion in the operating bias state, and can significantly reduce the base-collector capacitance. Therefore, the sensitivity and slew rate of the signal voltage output to the emitter electrode of the phototransistor and the afterimage performance are significantly improved. Further, the image sensor including the phototransistor array, the buffer transistor, the switching FET, and the shift register has a high signal voltage sensitivity, and a high S / N can be obtained even with a low exposure amount. Therefore, the present invention is useful as a photodetector operating in the charge storage mode and an image sensor for reading a document, and its industrial effect is great.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1におけるフォトトランジスタ
の平面、断面図
FIG. 1 is a plan view and a sectional view of a phototransistor according to a first embodiment of the present invention.

【図2】本発明の実施例2におけるフォトトランジスタ
の平面、断面図
FIG. 2 is a plan view and a sectional view of a phototransistor according to a second embodiment of the present invention.

【図3】従来例におけるフォトトランジスタの平面、断
面図
FIG. 3 is a plan view and a sectional view of a phototransistor in a conventional example.

【図4】電荷蓄積モードで動作するフォトトランジスタ
の等価回路図
FIG. 4 is an equivalent circuit diagram of a phototransistor operating in a charge storage mode.

【図5】本発明によるフォトトランジスタを用いたイメ
ージセンサの等価回路図
FIG. 5 is an equivalent circuit diagram of an image sensor using a phototransistor according to the present invention.

【符号の説明】[Explanation of symbols]

1 Si基板 2 第1ベース拡散層 3 第2ベース拡散層 4 エミッタ拡散層 5 薄い拡散層 6 保護酸化膜 7 SiO2層 8 SiOx1-x層 9 SiN層 10 反転層 11 フォトトランジスタ 12 アクセス用FET 13 リセット用FET 14 正電源 15 光電流 16 コレクタ・ベース間容量 17 トランジスタ 18 出力ライン 21a〜21d フォトトランジスタ 22a〜22b バッファートランジスタ 23a〜23b アクセス用FET 24a〜24b リセット用FET 27 走査用シフトレジスタ 28 画像信号出力ライン1 Si substrate 2 First base diffusion layer 3 Second base diffusion layer 4 Emitter diffusion layer 5 Thin diffusion layer 6 Protective oxide film 7 SiO 2 layer 8 SiO x N 1-x layer 9 SiN layer 10 Inversion layer 11 Phototransistor 12 Access FET 13 for reset 14 Positive power supply 15 Photocurrent 16 Collector-base capacitance 17 Transistor 18 Output line 21a-21d Phototransistor 22a-22b Buffer transistor 23a-23b Access FET 24a-24b Reset FET 27 Scan shift register 28 Image signal output line

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】Si基板、基板をコレクタとし、基板上に
拡散法で形成したベース層、ベース層上に拡散法で形成
したエミッタ層からなるフォトトランジスタにおいて、
ベース層がエミッタ周辺の増幅作用をする第1ベース拡
散層と光電変換作用をする第2ベース拡散層からなり、
且つ第2ベース拡散層の表面には基板と電気的つながっ
た基板と同一の導電型の薄い拡散層を付加し、動作バイ
アス状態で第2ベース層を完全空乏状態にしたことを特
徴とするフォトトランジスタ。
1. A phototransistor comprising a Si substrate, a substrate serving as a collector, a base layer formed on the substrate by a diffusion method, and an emitter layer formed on the base layer by a diffusion method,
The base layer is composed of a first base diffusion layer having an amplifying function around the emitter and a second base diffusion layer having a photoelectric conversion function,
In addition, a thin diffusion layer having the same conductivity type as the substrate electrically connected to the substrate is added to the surface of the second base diffusion layer, and the second base layer is completely depleted in the operation bias state. Transistor.
【請求項2】Si基板がn型で、第1ベース拡散層が不
純物濃度1017〜10 18/cm3のp形層であり、第2
ベース拡散層が不純物濃度1014〜1016/cm3のp
型層であることを特徴とする請求項1のフォトトランジ
スタ。
2. The Si substrate is n-type and the first base diffusion layer is
Pure substance concentration 1017-10 18/ Cm3Second p-type layer of
Base diffusion layer has an impurity concentration of 1014-1016/ Cm3P
The phototransistor according to claim 1, which is a mold layer.
Star.
【請求項3】Si基板がp型で、第1ベース拡散層が不
純物濃度1017〜10 18/cm3のn型層であり、第2
ベース拡散層が不純物濃度1014〜1016/cm3のn
型層であることを特徴とする請求項1のフォトトランジ
スタ。
3. The Si substrate is p-type and the first base diffusion layer is not
Pure substance concentration 1017-10 18/ Cm3The n-type layer of the second
Base diffusion layer has an impurity concentration of 1014-1016/ Cm3N
The phototransistor according to claim 1, which is a mold layer.
Star.
【請求項4】n型Si基板、基板をコレクタとし、基板
上に拡散法で形成したp型ベース層、ベース層上に拡散
法で形成したn型エミッタ層からなるフォトトランジス
タにおいて、p型ベース層がエミッタ周辺の増幅作用を
する第1ベース拡散層と光電変換作用をする第2ベース
拡散層からなり、且つ第2ベース拡散層の表面にSiO
2、SiNX1-XおよびSiNの薄膜を設け、薄膜中お
よびSi/薄膜界面に存在する正電荷によって第2ベー
ス表面に反転層を形成させ、動作バイアス状態で第2ベ
ース層を完全空乏状態にしたことを特徴とするフォトト
ランジスタ。
4. A p-type base in a phototransistor comprising an n-type Si substrate, a p-type base layer formed on the substrate by a diffusion method, and an n-type emitter layer formed on the base layer by a diffusion method using the substrate as a collector. The layer is composed of a first base diffusion layer having an amplifying function around the emitter and a second base diffusion layer having a photoelectric conversion function, and SiO 2 is formed on the surface of the second base diffusion layer.
2 , SiN X O 1-X and SiN thin films are provided, and the inversion layer is formed on the second base surface by the positive charges existing in the thin films and at the Si / thin film interface, and the second base layer is completely depleted under the operating bias condition. A phototransistor characterized by being put into a state.
【請求項5】第2ベース層の平均不純物濃度が1×10
14〜3×1015/cm 3であることを特徴とする請求項
4のフォトトランジスタ。
5. The average impurity concentration of the second base layer is 1 × 10.
14~ 3 x 1015/ Cm 3Claims characterized in that
4 phototransistor.
【請求項6】請求項1または請求項4に示すフォトトラ
ンジスタのアレイ、各フォトトランジスタのエミッタ電
極にベース電極を接続したバッファー用トランジスタ、
各トランジスタのエミッタと出力ライン間に接続したア
クセス用電界効果トランジスタ、フォトトランジスタの
エミッタ電位をリセットするためのリセット用電界効果
トランジスタ、リセット電源および走査用シフトレジス
タ等からなり、各フォトトランジスタのエミッタ電極に
現われた信号電圧の減衰を少なくして出力ラインから画
像信号を出力させることを特徴とするイメージセンサ。
6. An array of phototransistors according to claim 1 or 4, a buffer transistor in which a base electrode is connected to an emitter electrode of each phototransistor,
It consists of an access field effect transistor connected between the emitter of each transistor and the output line, a reset field effect transistor for resetting the emitter potential of the phototransistor, a reset power supply and a scanning shift register. An image sensor which outputs an image signal from an output line while reducing the attenuation of the signal voltage appearing in the.
JP4072051A 1992-03-30 1992-03-30 Phototransistor and image sensor provided therewith Pending JPH05275671A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4072051A JPH05275671A (en) 1992-03-30 1992-03-30 Phototransistor and image sensor provided therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4072051A JPH05275671A (en) 1992-03-30 1992-03-30 Phototransistor and image sensor provided therewith

Publications (1)

Publication Number Publication Date
JPH05275671A true JPH05275671A (en) 1993-10-22

Family

ID=13478197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4072051A Pending JPH05275671A (en) 1992-03-30 1992-03-30 Phototransistor and image sensor provided therewith

Country Status (1)

Country Link
JP (1) JPH05275671A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006101498A (en) * 2004-09-02 2006-04-13 Ricoh Co Ltd Image scanner
JP2010034360A (en) * 2008-07-30 2010-02-12 Victor Co Of Japan Ltd Solid-state imaging element, solid-state imaging device including the same, and method of manufacturing solid-state imaging element
EP2816602A3 (en) * 2013-06-17 2015-05-13 Ricoh Company Ltd. A photoelectric conversion device
US10298869B2 (en) 2015-06-30 2019-05-21 Ricoh Company, Ltd. Photoelectric conversion device and image generation device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006101498A (en) * 2004-09-02 2006-04-13 Ricoh Co Ltd Image scanner
JP4616129B2 (en) * 2004-09-02 2011-01-19 株式会社リコー Image reading device
JP2010034360A (en) * 2008-07-30 2010-02-12 Victor Co Of Japan Ltd Solid-state imaging element, solid-state imaging device including the same, and method of manufacturing solid-state imaging element
EP2816602A3 (en) * 2013-06-17 2015-05-13 Ricoh Company Ltd. A photoelectric conversion device
US10298869B2 (en) 2015-06-30 2019-05-21 Ricoh Company, Ltd. Photoelectric conversion device and image generation device

Similar Documents

Publication Publication Date Title
US10217781B2 (en) One transistor active pixel sensor with tunnel FET
US6897519B1 (en) Tunneling floating gate APS pixel
JP4295740B2 (en) Charge coupled device image sensor
US6781169B2 (en) Photodetector with three transistors
JPH0414543B2 (en)
JP3442283B2 (en) Linear image sensor
JPH09275201A (en) Solid-state image pick up device
JPH05275671A (en) Phototransistor and image sensor provided therewith
JPH07106553A (en) Solid state image pickup element
JPH118733A (en) Linear image sensor
JPH0964332A (en) Mos amplification type image sensing device
JPH0542828B2 (en)
JPH026228B2 (en)
JP2501207B2 (en) Photoelectric conversion device
JPH0864856A (en) Photoelectric transfer device
JPS6376477A (en) Photoelectric conversion device
JPH06104477A (en) Phototransistor
JPH0760895B2 (en) Charge coupled device and driving method thereof
EP1453102A1 (en) Tunneling floating gate APS pixel
JPS61157179A (en) Image pickup device
JPH0448862A (en) Image sensor and its drive method
JPH0678219A (en) Photoelectric converter
JPH06350072A (en) Photoelectric converter
JPH0782760B2 (en) Image memory device
JPH0715986B2 (en) Solid-state image sensor