JPH05275618A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH05275618A JPH05275618A JP6809692A JP6809692A JPH05275618A JP H05275618 A JPH05275618 A JP H05275618A JP 6809692 A JP6809692 A JP 6809692A JP 6809692 A JP6809692 A JP 6809692A JP H05275618 A JPH05275618 A JP H05275618A
- Authority
- JP
- Japan
- Prior art keywords
- high frequency
- selective growth
- integrated circuit
- semiconductor integrated
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【目的】 半導体集積回路の高周波特性を改善する。
【構成】 高周波信号の通る信号配線４，４′の下に
は、選択成長層の膜厚均一性を改善するためのダミー選
択成長層６を設けない。 【効果】 配線容量が増加せず、半導体集積回路の高周
波特性を改善できる。
は、選択成長層の膜厚均一性を改善するためのダミー選
択成長層６を設けない。 【効果】 配線容量が増加せず、半導体集積回路の高周
波特性を改善できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関し、
特に高周波信号を扱う高速半導体集積回路の配線構造に
関する。
特に高周波信号を扱う高速半導体集積回路の配線構造に
関する。
【０００２】
【従来の技術】従来の高速半導体集積回路、とくにＧａ
Ａｓなどを用いた化合物半導体集積回路では、素子の高
性能化のため半導体の選択成長技術がしばしば用いられ
ている。この技術は、成長が不必要な部分をＳｉＯ2等
の半導体層が成長しない絶縁性被膜で被覆しておき、有
機金属気相成長法などを用いて半導体基板表面の所定の
部分のみに選択的に半導体層を成長させる技術である。
また、選択成長層パターンの粗な部分と密な部分とで成
長膜厚が異なる現象を防止するため、選択成長を必要と
しない部分にダミーの選択成長層パターンを配して選択
成長層パターンの密度を均一化する方法が、特開昭６３
−２３６３１３号公報に記載されている。
Ａｓなどを用いた化合物半導体集積回路では、素子の高
性能化のため半導体の選択成長技術がしばしば用いられ
ている。この技術は、成長が不必要な部分をＳｉＯ2等
の半導体層が成長しない絶縁性被膜で被覆しておき、有
機金属気相成長法などを用いて半導体基板表面の所定の
部分のみに選択的に半導体層を成長させる技術である。
また、選択成長層パターンの粗な部分と密な部分とで成
長膜厚が異なる現象を防止するため、選択成長を必要と
しない部分にダミーの選択成長層パターンを配して選択
成長層パターンの密度を均一化する方法が、特開昭６３
−２３６３１３号公報に記載されている。
【０００３】
【発明が解決しようとする課題】上記従来技術におい
て、ダミー選択成長層を設けることにより半導体集積回
路の高周波特性が劣化することが分かった。
て、ダミー選択成長層を設けることにより半導体集積回
路の高周波特性が劣化することが分かった。
【０００４】本発明の目的は、半導体集積回路の高周波
特性を改善することにある。
特性を改善することにある。
【０００５】
【課題を解決するための手段】上記目的は、高周波信号
の通る信号線部分にはダミー選択成長層を設けないよう
にすることにより達成できる。
の通る信号線部分にはダミー選択成長層を設けないよう
にすることにより達成できる。
【０００６】
【作用】半導体集積回路の高周波特性を劣化の一因は、
素子間を接続する配線が図２のようにダミー選択成長層
上を通過する構造になっているため、配線とダミー選択
成長層間に寄生容量が発生することにあることが分かっ
た。上記本発明の解決手段によると、高周波信号の通る
信号線の下にはダミー選択成長層がないため、寄生容量
が発生せず、その結果高周波特性の劣化を防げる。ま
た、配線のうち、高周波信号を扱う信号線はごく少しの
部分なので、この信号線部分にダミー選択成長層を設け
なくても成長膜厚が不均一になることはない。
素子間を接続する配線が図２のようにダミー選択成長層
上を通過する構造になっているため、配線とダミー選択
成長層間に寄生容量が発生することにあることが分かっ
た。上記本発明の解決手段によると、高周波信号の通る
信号線の下にはダミー選択成長層がないため、寄生容量
が発生せず、その結果高周波特性の劣化を防げる。ま
た、配線のうち、高周波信号を扱う信号線はごく少しの
部分なので、この信号線部分にダミー選択成長層を設け
なくても成長膜厚が不均一になることはない。
【０００７】
【実施例】以下実施例により本発明を説明する。図１は
電界効果トランジスタを能動素子に用いた化合物半導体
集積回路の一部の平面図である。選択成長層を必要とす
る能動層領域１、ゲート電極２、オーミック電極３、
３’３”などからなる電界効果トランジスタに、高周波
信号の通る信号線４、４’および高周波信号の通らない
電源線５、５’などの配線が接続されている。さらに能
動層領域周辺には多数のダミー選択成長層パターン６が
配されている。図１では各配線の下のダミー選択成長パ
ターンの有無がわかるように配線の一部を除去して図示
してある。図１から分かるように、信号線４、４’の下
部にはダミー選択成長パターンを配していない。一方、
従来の化合物半導体集積回路では図２に示すように信号
線４、４’の下にもダミー選択成長パターンを配してい
る。
電界効果トランジスタを能動素子に用いた化合物半導体
集積回路の一部の平面図である。選択成長層を必要とす
る能動層領域１、ゲート電極２、オーミック電極３、
３’３”などからなる電界効果トランジスタに、高周波
信号の通る信号線４、４’および高周波信号の通らない
電源線５、５’などの配線が接続されている。さらに能
動層領域周辺には多数のダミー選択成長層パターン６が
配されている。図１では各配線の下のダミー選択成長パ
ターンの有無がわかるように配線の一部を除去して図示
してある。図１から分かるように、信号線４、４’の下
部にはダミー選択成長パターンを配していない。一方、
従来の化合物半導体集積回路では図２に示すように信号
線４、４’の下にもダミー選択成長パターンを配してい
る。
【０００８】本実施例の製造工程は従来の方法と変わら
ず、選択成長層を設ける位置を決めるフォトレジスト工
程のマスクパターンを変更するのみであるが、その製造
工程の一例を示すと以下のごとくである。チャネル層を
エピタキシャル成長したＧａＡｓ結晶基板上にメサエッ
チングにより能動層領域１を形成する。次に、ＷＳｉに
よってゲート電極２を形成し、ＳｉＯ2膜を被覆する
（図示せず）。次に、所定のパターンをもつフォトマス
クを用いて、能動層領域部１およびダミー選択成長層パ
ターン部６のＳｉＯ2膜を除去し、結晶表面を露出させ
る（図示せず）。次に、適当な結晶表面処理を行なった
後有機金属気相成長法（ＭＯＣＶＤ法）により高不純物
濃度低抵抗ＧａＡｓを結晶表面に選択成長する（図示せ
ず）。つづいて、オーミック電極３、３’３”形成、層
間感絶縁膜による能動素子およびダミー選択成長層の被
覆、配線接続用のコンタクトホール形成などの工程を経
た後、信号線４、４’、電源線５、５’などの配線を形
成して図１のようなパターンをもつ化合物半導体集積回
路が完成する。この時、ダミー選択成長層パターンを配
しない領域の面積は基板全体に比して小さいため、選択
成長層の膜厚均一性に与える影響は小さく、これに起因
する素子特性の不均一性は問題にならない。
ず、選択成長層を設ける位置を決めるフォトレジスト工
程のマスクパターンを変更するのみであるが、その製造
工程の一例を示すと以下のごとくである。チャネル層を
エピタキシャル成長したＧａＡｓ結晶基板上にメサエッ
チングにより能動層領域１を形成する。次に、ＷＳｉに
よってゲート電極２を形成し、ＳｉＯ2膜を被覆する
（図示せず）。次に、所定のパターンをもつフォトマス
クを用いて、能動層領域部１およびダミー選択成長層パ
ターン部６のＳｉＯ2膜を除去し、結晶表面を露出させ
る（図示せず）。次に、適当な結晶表面処理を行なった
後有機金属気相成長法（ＭＯＣＶＤ法）により高不純物
濃度低抵抗ＧａＡｓを結晶表面に選択成長する（図示せ
ず）。つづいて、オーミック電極３、３’３”形成、層
間感絶縁膜による能動素子およびダミー選択成長層の被
覆、配線接続用のコンタクトホール形成などの工程を経
た後、信号線４、４’、電源線５、５’などの配線を形
成して図１のようなパターンをもつ化合物半導体集積回
路が完成する。この時、ダミー選択成長層パターンを配
しない領域の面積は基板全体に比して小さいため、選択
成長層の膜厚均一性に与える影響は小さく、これに起因
する素子特性の不均一性は問題にならない。
【０００９】図３は、１０ＧＨｚの信号を増幅するため
に設計されたＧａＡｓ集積回路において、従来のように
高周波信号線下部にもダミー選択成長層パターンを配し
た場合と、本発明のように高周波信号線下部にはダミー
選択成長層パターンを配しない場合との、利得の周波数
依存性を比較したものである。図３の縦軸は相対的な利
得を示す。図３から分かるように、本発明は特に１ＧＨ
ｚ以上の高周波信号を扱う半導体集積回路に有効である
ことが分かる。
に設計されたＧａＡｓ集積回路において、従来のように
高周波信号線下部にもダミー選択成長層パターンを配し
た場合と、本発明のように高周波信号線下部にはダミー
選択成長層パターンを配しない場合との、利得の周波数
依存性を比較したものである。図３の縦軸は相対的な利
得を示す。図３から分かるように、本発明は特に１ＧＨ
ｚ以上の高周波信号を扱う半導体集積回路に有効である
ことが分かる。
【００１０】なお、本実施例では半導体としてＧａＡｓ
系の集積回路について述べたが、本発明はダミー選択成
長層を必要とする全ての半導体集積回路に適用できるこ
とはいうまでもない。
系の集積回路について述べたが、本発明はダミー選択成
長層を必要とする全ての半導体集積回路に適用できるこ
とはいうまでもない。
【００１１】
【発明の効果】本発明によれば、従来の集積回路の製造
工程をほとんど変更することなく高周波特性の改善が可
能となる。
工程をほとんど変更することなく高周波特性の改善が可
能となる。
【図１】本発明の実施例１の半導体集積回路の一部分の
平面図である。
平面図である。
【図２】従来の半導体集積回路の一部分の平面図であ
る。
る。
【図３】利得の周波数特性を示す図である。
１…能動層領域、２…ゲート電極、３、３、３”…オー
ミック電極、４、４’…信号線、５、５…電源線、６…
ダミー選択成長層パターン。
ミック電極、４、４’…信号線、５、５…電源線、６…
ダミー選択成長層パターン。
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｌ 21/82 9169−4Ｍ Ｈ０１Ｌ 21/82 Ｗ
Claims (3)
- 【請求項１】基板表面の素子領域外側に半導体の選択成
長のためのダミー選択成長層パターンを有する半導体集
積回路において、上記ダミー選択成長層パターン以外の
上記基板表面上に存在する高周波信号線を有することを
特徴とする半導体集積回路。 - 【請求項２】上記半導体材料は化合物半導体である請求
項１記載の半導体集積回路。 - 【請求項３】上記高周波信号は１ＧＨｚ以上である請求
項１又は２記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6809692A JPH05275618A (ja) | 1992-03-26 | 1992-03-26 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6809692A JPH05275618A (ja) | 1992-03-26 | 1992-03-26 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275618A true JPH05275618A (ja) | 1993-10-22 |
Family
ID=13363869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6809692A Pending JPH05275618A (ja) | 1992-03-26 | 1992-03-26 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275618A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005106949A1 (ja) * | 2004-04-30 | 2005-11-10 | Matsushita Electric Industrial Co., Ltd. | 半導体の製造方法及び半導体装置 |
-
1992
- 1992-03-26 JP JP6809692A patent/JPH05275618A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005106949A1 (ja) * | 2004-04-30 | 2005-11-10 | Matsushita Electric Industrial Co., Ltd. | 半導体の製造方法及び半導体装置 |
| US7554139B2 (en) | 2004-04-30 | 2009-06-30 | Panasonic Corporation | Semiconductor manufacturing method and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3675313A (en) | Process for producing self aligned gate field effect transistor | |
| US4377899A (en) | Method of manufacturing Schottky field-effect transistors utilizing shadow masking | |
| US3950777A (en) | Field-effect transistor | |
| US3817794A (en) | Method for making high-gain transistors | |
| JPH05275618A (ja) | 半導体集積回路 | |
| JP2828974B2 (ja) | 化合物半導体集積回路の製造方法 | |
| JP2510544B2 (ja) | モノリシックマイクロ波ｉｃの製造方法 | |
| US20040212044A1 (en) | Bipolar transistor and a method of manufacturing the same | |
| JPH05275474A (ja) | 化合物半導体集積回路および光再生中継器 | |
| JPH0260222B2 (ja) | ||
| JPH10270461A (ja) | 化合物半導体装置及びその特性の制御方法 | |
| JP2002009275A (ja) | 電界効果型化合物半導体装置 | |
| JPS61117865A (ja) | バイポ―ラトランジスタの製法 | |
| KR100226852B1 (ko) | 바이폴라 트랜지스터 및 그의 제조방법 | |
| JP2796303B2 (ja) | 半導体集積回路の製造方法 | |
| JP2893776B2 (ja) | 半導体装置の製造方法 | |
| JPH07321343A (ja) | 半導体装置およびその製造方法 | |
| JP3386361B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPH06260510A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JPH0888325A (ja) | 半導体素子の電極パッドおよびその製造方法 | |
| JPH0562990A (ja) | 半導体装置及びその製造方法 | |
| JPH0677019A (ja) | 抵抗の形成方法 | |
| JPH10116979A (ja) | 半導体集積デバイスの製造方法 | |
| JPH05251470A (ja) | Ｍｅｓ型電界効果トランジスタの製造方法 |