JPH05275433A - 半導体装置の製法 - Google Patents

半導体装置の製法

Info

Publication number
JPH05275433A
JPH05275433A JP4071441A JP7144192A JPH05275433A JP H05275433 A JPH05275433 A JP H05275433A JP 4071441 A JP4071441 A JP 4071441A JP 7144192 A JP7144192 A JP 7144192A JP H05275433 A JPH05275433 A JP H05275433A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
gold
chamber
semiconductor
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4071441A
Other languages
English (en)
Inventor
Yuji Okamura
裕司 岡村
Koichi Kudo
興一 工藤
Yasuo Aki
康夫 安芸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP4071441A priority Critical patent/JPH05275433A/ja
Priority to US08/029,226 priority patent/US5300453A/en
Publication of JPH05275433A publication Critical patent/JPH05275433A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67115Apparatus for thermal treatment mainly by radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/062Gold diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【目的】 半導体ウェハが大口径化しても、ライフタイ
ムキラーとしての金や白金などの重金属を均一で効率よ
く拡散し、析出した金などの塊りが生じないような半導
体装置の製法を提供する。 【構成】 半導体装置内部にライフタイムキラーとし
て、Auを代表とする重金属類からなる不純物を拡散す
る半導体装置の製法であって、裏面に金7などを被着し
た半導体ウェハ6をランプアニーラのチャンバー2内に
配置して加熱し、前記半導体ウェハ内部に金などを熱拡
散し、そののち、熱源を停止してランプアニーラのチャ
ンバー内部にHeまたはH2 ガスなどの冷却用ガスを導
入し、半導体ウェハを急冷する半導体装置の製法。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製法に関す
る。さらに詳しくは、ライフタイムキラーである金や白
金などの重金属を半導体結晶層の格子内に高濃度で拡散
させる半導体装置の製法に関する。
【0002】
【従来の技術】従来、トランジスタやダイオードなど半
導体装置のスイッチング速度を改善するため、シリコン
(以下、Siという)結晶基板に金や白金などの重金属
を拡散して、少数キャリヤのライフタイムを減小するこ
とが広く行われている。これは、Si結晶構造中にたと
えば金を導入し、金の原子をトラップとして少数キャリ
ヤの再結合を助け、ライフタイムを短くするものであ
る。
【0003】この結晶格子間への金原子の拡散は極めて
早く拡散し、1000℃位で数分間処理すると、無限時間行
ったのと同じように、その温度のSi中での金の固溶度
に等しい濃度で一様に分布する。しかしSi中の金の溶
解度は温度に非常に依存し、たとえば、1150℃で安定し
たときの金濃度は5×1016/cm3 であるが、これを1050
℃に下げると2×1016/cm3 となり、その差(1150℃で
結晶中にあった金の約半分)の余分の金属は結晶から拡
散して出てゆくが、結晶中に小さな塊りとなって、ばら
まかれて析出する。析出した金は電気的に不活性であ
り、もはや再結合を助ける働きをしない。したがって、
高温度でえられる格子内の有効な金濃度を確保するに
は、その温度から急速に冷却する必要がある。すなわ
ち、急冷すると金が拡散する余裕がなくなるので、高い
金濃度を格子内に保持することができる。
【0004】従来のSi結晶基板に金を拡散する方法
は、たとえば図4に示すような方法で行われている。す
なわちトランジスタなどの半導体回路を形成し、裏面に
金被膜を形成した半導体ウェハ6を、石英ボート15に乗
せ、周囲からヒータ16で加熱される横型炉チャンバー17
に人間の力により炉入れ、炉出しを行い、その速度はお
およそ3〜20cm/秒で行っている。すなわち、石英ボー
トを自動搬送機(オートローダ)で行うには前述の急冷
の速度に対応しきれないためである。
【0005】
【発明が解決しようとする課題】しかし、近年、半導体
装置の生産効率を向上するため、ウェハの大口径化が進
み、それに合わせて、ウェハを乗せる石英ボートも幅方
向のみならず、長さ方向にも長くなり大型化してきてい
る。
【0006】そのため、重量も重くなり、前記石英ボー
トを炉出しするときに作業者の負担が大きくなると共
に、搬送速度を正確にコントロールすることができな
い。さらに炉出し作業において、炉出し直後の半導体ウ
ェハおよび石英ボートは高温であり、作業の危険度も高
いという問題がある。
【0007】また、石英ボートを横型炉から外部に引き
出すときに、炉口付近で一旦停止するが、横型拡散炉内
の温度分布は図5に示すように炉口付近では低くなって
おり、70cm位奥からは均熱帯になっている。そのため、
半導体ウェハの大口径化と共に大型化した石英ボート
(たとえば、長さB2 =67.3cm、従来の短いボートの長
さはB1 =30.5cm)では、炉口から15cmの所で一旦石英
ボートを止めたばあい、奥側の半導体ウェハは均熱帯に
近く急冷されず、前述の目的が達成されないと共に、場
所によって品質がバラつくという問題がある。
【0008】本発明は、半導体ウェハが大口径化して
も、ライフタイムキラーである金などの重金属を効率よ
く高濃度で結晶格子内に拡散する方法を提供することを
目的とする。
【0009】
【課題を解決するための手段】本発明による半導体装置
の製法は、半導体ウェハの裏面に重金属を被着してチャ
ンバー内に配置し、熱容量の小さい加熱源により加熱し
て前記重金属を前記半導体ウェハ内に拡散したのち、前
記加熱源の加熱を停止し冷却用ガスを前記チャンバー内
に導入することを特徴とするものである。
【0010】
【作用】本発明によれば、熱容量の小さい加熱源により
半導体ウェハに重金属を拡散しているため、拡散炉の熱
容量が小さく、昇温した炉内で加熱手段を停止したのち
直ちに冷却用ガスをチャンバー内に導入することにより
急速に冷却でき、高温で拡散した状態のままで重金属を
固定できる。また半導体ウェハを動かさないでランプな
どにより直接加熱、停止するため、半導体ウェハ内での
温度分布は均一になり、拡散ムラを生じることがない。
【0011】さらに半導体ウェハの移動は拡散炉が低温
になってから行えるため、オートローダにより自動的に
搬入、搬出ができ、拡散処理を含めて全工程をコンピュ
ータプログラムにより自動化で行える。
【0012】
【実施例】つぎに、図面を参照しながら本発明の半導体
装置の製法について説明する。
【0013】図1は本発明の半導体装置の製法の一実施
例を説明する図、図2は本発明により製造するトランジ
スタの構造説明図、図3は本発明の製法により製造した
トランジスタのスイッチング時間を示したグラフであ
る。
【0014】本発明による製法は、まず、半導体ウェハ
の表面に半導体回路を形成し、半導体ウェハの裏面にラ
イフタイムキラーとしての金または白金などの重金属を
真空蒸着法またはスパッタ法などで100 〜500 オングス
トローム被着する。
【0015】つぎに、図1に示すように、この半導体ウ
ェハ6を熱容量の小さい加熱炉のチャンバー2の中に入
れてハロゲンランプのような加熱源4で加熱し、半導体
ウェハ6を900 〜1100℃に昇温して0.5 〜5分間の熱処
理を行う。この熱容量の小さい加熱炉とはハロゲンラン
プ、キセノンランプなどの光ランプ、レーザビーム、電
子ビームなどの熱容量の小さい加熱源を用いた加熱炉を
いい、加熱源のスイッチを切ることにより、急激に温度
が下がるものを指す。そののち加熱手段を停止して、一
旦約900 ℃に下げ冷却用ガスをガス導入口5よりチャン
バー2内に導入して半導体ウェハ6を冷却する。この冷
却用ガスは液化ガスを使用するため、チッ素ガス(沸点
−195.8 ℃)や酸素ガス(沸点−183 ℃)より沸点の低
いヘリウムガス(沸点−268.9 ℃)や水素ガス(沸点−
252.9 ℃)の方が気体温度が低く好ましい。しかし、チ
ッ素ガスや酸素ガスでも充分急冷できる。この加熱炉の
一例であるハロゲンランプを使用したランプアニーラは
石英ガラスまたは炭化ケイ素などでつくられた矩形状の
チャンバー2内に半導体ウェハ6を1枚、石英ガラス製
の石英トレー3に載置して配置し、外部からリフレクタ
1で覆われた加熱源4の一例であるハロゲンランプなど
で、矩形状チャンバー2の上下から照射することにより
昇温させているため、チャンバー2の周囲にヒータなど
は存在せず、またチャンバー2内も半導体ウェハ6が1
枚と小さな石英トレー3だけであるため、熱容量は非常
に小さく、加熱手段を停止し、一旦900 ℃位で数10秒保
持したのち、冷却用ガスを流量35〜40リットル/秒で流
入させることにより、900 ℃の半導体ウェハ6を0.5 〜
5分間で50℃以下に急速冷却させることができる。その
結果前述の理由により、半導体結晶内に金を析出させな
いで、効率よく高濃度に金を拡散することができる。
【0016】つぎに、具体的実施例により、本発明につ
いてさらに詳細に説明する。
【0017】図2は半導体ウェハ6の表面に半導体回路
を形成し、裏面に金をスパッタ法により被着した状態の
1個のチップ部分の説明用断面図を示している。すなわ
ち図2において、n型半導体基板で形成されたコレクタ
領域8にボロンなどの不純物が拡散されてベース領域9
が形成され、さらにリンなどの不純物が拡散されてエミ
ッタ領域10が形成されてトランジスタが構成されてい
る。さらに、裏面には金7が400 オングストローム、ス
パッタ法により被着され、表面にはSiO2 の保護膜11
が形成されている。この状態の半導体ウェハを図1に示
すようなランプアニーラのチャンバー2内の中心部に石
英トレー3により配置し、チャンバー2内を酸素ガスで
置換した。そののち加熱源4を作動し、加熱源の一例で
あるハロゲンランプで照射することにより、チャンバー
2内の半導体ウェハ6の温度が上昇し、約900 ℃にラン
プアップする。約2分間の照射で半導体ウェハ6の温度
は1050℃になり、そののち5分間加熱した。半導体ウェ
ハ6の温度はのぞき窓1aからパイロメータで測定し
た。
【0018】つぎに、加熱源4の動作を停止し一旦約90
0 ℃にランプダウンし、冷却用ガスとして常温の水素ガ
スを38リットル/秒の流量でガス導入口5からチャンバ
ー2内に導入し、半導体ウェハを冷却した。約2分間で
半導体ウェハは約25℃まで冷却され、オートローダ(図
示せず)でチャンバー2から外部に搬出され、別の半導
体ウェハを載置してチャンバー2内に配置した。半導体
ウェハ2は同じ大きさで一定容量であり、金の被着量を
同じ厚さにしておけば同一条件で金を拡散することがで
き、この金の拡散工程はコンピュータ制御により全自動
で行うことができた。
【0019】この方法で拡散時間を0.5 分、1.5 分およ
び5分で製造したトランジスタのスイッチング時間t
off を測定した。この測定は、トランジスタにパルスを
加えることによりトランジスタをON状態からOFF状
態へ変化させたときの入力パルスに対する出力パルスの
時間的遅れを測定したもので、拡散時間に対するトラン
ジスタのスイッチング時間toff (nsec)の関係を図3
に実線Aで示した。図3には同時に、従来の横型拡散炉
で金拡散をして形成したトランジスタのスイッチング時
間を比較例として、拡散時間が0.5 分、15分、30分の3
種類で測定し同様の関係を破線Bで示した。
【0020】図3から明らかなように、拡散時間が長い
程スイッチング時間が短くなるが、本発明による方法に
よれば、同じ拡散時間で大幅に短くなっており、従来の
方法によりスイッチング時間を20〜30nsにするため、15
〜30分間の拡散処理時間が必要であったのに対し、本発
明によれば5分間の拡散処理時間で同程度のスイッチン
グ時間のトランジスタがえられた。これは本発明によ
り、拡散した金や白金などの重金属が析出することな
く、有効に利用できるからである。
【0021】
【発明の効果】本発明によれば、熱容量の小さい加熱源
を使用して、半導体ウェハの1枚ずつに金などの重金属
を拡散したのち、加熱を停止してそのチャンバー内に直
接冷却用のガスを導入しているため、高温になった半導
体ウェハを作業者が炉から出す必要がなく、作業者の負
担が大幅に軽減されると共に、急激に冷却することがで
きると同時に作業時の危険性が解消される。
【0022】さらに、高温状態で半導体ウェハを移動さ
せなくてもよいため、オートローダなどで自動的にチャ
ンバー内に搬入、搬出ができ、搬入から拡散、冷却、搬
出までをコンピュータ制御による完全な自動化で行え
る。しかも拡散時間は従来に比べて大幅に減少している
ため、半導体ウェハを1枚ずつで拡散処理してもコスト
アップの要因にはならず、むしろ人手が完全に不要とな
り、コストダウンになると共に加熱は均一化され、品質
の一定した半導体装置をうることができる。
【0023】さらに本発明によれば、半導体ウェハの大
口径化に対しても、チャンバーまたはオートローダのア
タッチメントの形状を変更することにより、対応するこ
とができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製法の一実施例を説明す
る図である。
【図2】半導体ウェハの裏面に金を被着した半導体装置
部分の断面説明図である。
【図3】本発明の製法により製造されたトランジスタの
スイッチング時間を従来の方法により製造されたトラン
ジスタと比較して示したグラフである。
【図4】従来の半導体装置の製法を示す説明図である。
【図5】横型拡散炉の炉内における温度分布を示す図で
ある。
【符号の説明】
2 チャンバー 4 加熱源 6 半導体ウェハ 7 金

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウェハの裏面に重金属を被着して
    チャンバー内に配置し、熱容量の小さい加熱源により加
    熱して前記重金属を前記半導体ウェハ内に拡散したの
    ち、前記加熱源の加熱を停止し冷却用ガスを前記チャン
    バー内に導入することを特徴とする半導体装置の製法。
  2. 【請求項2】 前記冷却用ガスがヘリウムまたは水素ガ
    スであることを特徴とする請求項1記載の半導体装置の
    製法。
JP4071441A 1992-03-27 1992-03-27 半導体装置の製法 Pending JPH05275433A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4071441A JPH05275433A (ja) 1992-03-27 1992-03-27 半導体装置の製法
US08/029,226 US5300453A (en) 1992-03-27 1993-03-10 Method for producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4071441A JPH05275433A (ja) 1992-03-27 1992-03-27 半導体装置の製法

Publications (1)

Publication Number Publication Date
JPH05275433A true JPH05275433A (ja) 1993-10-22

Family

ID=13460633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4071441A Pending JPH05275433A (ja) 1992-03-27 1992-03-27 半導体装置の製法

Country Status (2)

Country Link
US (1) US5300453A (ja)
JP (1) JPH05275433A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021049283A1 (ja) * 2019-09-11 2021-03-18 株式会社Screenホールディングス 熱処理方法および熱処理装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10510397A (ja) * 1994-12-07 1998-10-06 デスパッチ インダストリーズ リミティド パートナーシップ 酸素感応製品の熱処理方法
US6355543B1 (en) * 1998-09-29 2002-03-12 Advanced Micro Devices, Inc. Laser annealing for forming shallow source/drain extension for MOS transistor
KR100634642B1 (ko) * 1998-11-20 2006-10-16 스티그 알티피 시스템즈, 인코포레이티드 반도체 웨이퍼의 급속 가열 및 냉각 장치
US20030222272A1 (en) * 2002-05-30 2003-12-04 Hamerski Roman J. Semiconductor devices using minority carrier controlling substances
TW200616099A (en) * 2004-11-02 2006-05-16 Lite On Semiconductor Corp Semiconductor doping process

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5427697B2 (ja) * 1971-08-14 1979-09-11
US4151008A (en) * 1974-11-15 1979-04-24 Spire Corporation Method involving pulsed light processing of semiconductor devices
JPS55102266A (en) * 1979-01-31 1980-08-05 Fujitsu Ltd Fabricating method of semiconductor device
US4503087A (en) * 1983-08-29 1985-03-05 Varian Associates, Inc. Process for high temperature drive-in diffusion of dopants into semiconductor wafers
JP2610809B2 (ja) * 1985-02-19 1997-05-14 ローム 株式会社 半導体装置の製造方法
US4717588A (en) * 1985-12-23 1988-01-05 Motorola Inc. Metal redistribution by rapid thermal processing
US4732874A (en) * 1986-10-15 1988-03-22 Delco Electronics Corporation Removing metal precipitates from semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021049283A1 (ja) * 2019-09-11 2021-03-18 株式会社Screenホールディングス 熱処理方法および熱処理装置
TWI761908B (zh) * 2019-09-11 2022-04-21 日商斯庫林集團股份有限公司 熱處理方法及熱處理裝置

Also Published As

Publication number Publication date
US5300453A (en) 1994-04-05

Similar Documents

Publication Publication Date Title
JP2874834B2 (ja) シリコンウェーハのイントリンシックゲッタリング処理法
JP3711199B2 (ja) シリコン基板の熱処理方法
TWI420599B (zh) 矽晶圓之製造方法
US6537655B2 (en) Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
JP3478141B2 (ja) シリコンウエーハの熱処理方法及びシリコンウエーハ
JP3746153B2 (ja) シリコンウエーハの熱処理方法
JPH11150119A (ja) シリコン半導体基板の熱処理方法とその装置
JPH05182923A (ja) レーザーアニール方法
TW200952083A (en) Method for surface treatment of semiconductor substrates
US6599815B1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
JP3493880B2 (ja) 輻射加熱装置および加熱方法
JPS5840334B2 (ja) ゲツタリング方法
JPH05275433A (ja) 半導体装置の製法
JPS58501927A (ja) シリコン・ウエハ中の酸素析出を減少させるための方法
US6339016B1 (en) Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
JP2002110683A (ja) シリコン半導体基板の熱処理方法
JPS59211221A (ja) イオン注入した半導体の熱処理方法
US20050032337A1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
JP3578396B2 (ja) 結晶格子欠陥を有する半導体ディスク及びその製造法
JP2000269221A (ja) シリコン基板の熱処理方法および熱処理された基板、その基板を用いたエピタキシャルウェーハ
JPS60193343A (ja) 熱処理装置
GB2202236A (en) Manufacture of electronic devices comprising cadmium mercury telluride involving vapour phase deposition
US6444547B2 (en) Method for manufacturing semiconductor device
JP2001203209A (ja) エピタキシャル層を有する半導体ウェハの製造方法
JP2608049B2 (ja) 薄いフィルムを形成する方法