JPH05273594A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH05273594A JPH05273594A JP7084892A JP7084892A JPH05273594A JP H05273594 A JPH05273594 A JP H05273594A JP 7084892 A JP7084892 A JP 7084892A JP 7084892 A JP7084892 A JP 7084892A JP H05273594 A JPH05273594 A JP H05273594A
- Authority
- JP
- Japan
- Prior art keywords
- data bus
- liquid crystal
- picture element
- lines
- grounding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】液晶表示装置（特に駆動電圧の高いバリスタを
用いたアクティブマトリクス型）に於いてデータバスラ
インと画素電極の間の下に低誘電率の高絶縁材料を挟ん
でアースラインを設けることにより、データーバスライ
ンと非選択画素の間に形成される容量結合を通して、非
選択画素に誘起される電圧による画素電圧の変動を抑
え、階調表示を可能にする。 【構成】データバスラインと画素電極の間の下に低誘電
率の高絶縁材料を挟んでアースラインを設ける。 【効果】データーバスラインと画素の間に形成される容
量結合を抑え、画素電圧の変動を抑え、階調表示を可能
にする。
用いたアクティブマトリクス型）に於いてデータバスラ
インと画素電極の間の下に低誘電率の高絶縁材料を挟ん
でアースラインを設けることにより、データーバスライ
ンと非選択画素の間に形成される容量結合を通して、非
選択画素に誘起される電圧による画素電圧の変動を抑
え、階調表示を可能にする。 【構成】データバスラインと画素電極の間の下に低誘電
率の高絶縁材料を挟んでアースラインを設ける。 【効果】データーバスラインと画素の間に形成される容
量結合を抑え、画素電圧の変動を抑え、階調表示を可能
にする。
Description
【０００１】
【産業上の利用分野】本発明は、液晶ディスプレイ等に
用いる２端子素子型液晶表示装置（以下、２端子−ＬＣ
Ｄと略称する。）に関するものである。
用いる２端子素子型液晶表示装置（以下、２端子−ＬＣ
Ｄと略称する。）に関するものである。
【０００２】
【従来の技術】２端子−ＬＣＤの一画素の領域中には、
画素電極と２端子素子（ＭＩＭ等のダイオード、バリス
ター等）が形成されている。近年、画像情報の多い高精
細の表示素子の開発が活発に行われているが、高精細に
なればなるほど一画素の占める領域が小さくなる。した
がって、画素電極と２端子素子の両方の面積を小さくす
る必要がある。
画素電極と２端子素子（ＭＩＭ等のダイオード、バリス
ター等）が形成されている。近年、画像情報の多い高精
細の表示素子の開発が活発に行われているが、高精細に
なればなるほど一画素の占める領域が小さくなる。した
がって、画素電極と２端子素子の両方の面積を小さくす
る必要がある。
【０００３】しかし、２端子素子の占める面積を小さく
するのは、デバイス特性として限界がある。一方、明る
い表示画面にするために開口率を上げる必要があり、そ
れには画素の面積を大きくすることが必要である。つま
り、画素の面積を大きくするために画素と配線の間隔を
狭める。
するのは、デバイス特性として限界がある。一方、明る
い表示画面にするために開口率を上げる必要があり、そ
れには画素の面積を大きくすることが必要である。つま
り、画素の面積を大きくするために画素と配線の間隔を
狭める。
【０００４】その結果、画素と配線の間の容量結合が大
きくなる。したがって、非選択時の画素電極の電位がデ
ータバスライン上の信号電圧の影響を受けて変動する。
そのような状況にあって電圧の大きさによって階調表示
を行う場合には、電圧のきざみ幅をその電圧変動幅より
大きくする必要があり、表現できる階調数が低下する。
きくなる。したがって、非選択時の画素電極の電位がデ
ータバスライン上の信号電圧の影響を受けて変動する。
そのような状況にあって電圧の大きさによって階調表示
を行う場合には、電圧のきざみ幅をその電圧変動幅より
大きくする必要があり、表現できる階調数が低下する。
【０００５】このため、多くの階調表示を行うためには
画素電極の電圧変動を抑える構造が必要である。特に、
２端子素子の高電圧駆動のバリスタを用いた場合には、
データーバスライン上の信号電圧も大きくなるため、画
素電極の電圧変動は、大きなものとなり、クロストーク
が発生し、階調表示を難しくしている。
画素電極の電圧変動を抑える構造が必要である。特に、
２端子素子の高電圧駆動のバリスタを用いた場合には、
データーバスライン上の信号電圧も大きくなるため、画
素電極の電圧変動は、大きなものとなり、クロストーク
が発生し、階調表示を難しくしている。
【０００６】図３は従来の２端子−ＬＣＤの構造を示す
図で、図４は図３中のＡ−Ａ’線に沿った断面図であ
る。図中、１は透明絶縁性基板、２は２端子素子、３は
画素電極、４はデータバスラインである。同図に示すよ
うに、従来の２端子素子マトリクスアレイは、データバ
スライン４と画素電極３が接近して配置された構造を有
する。したがって、データバスライン４と画素電極３と
の間に液晶層を誘電体層とした前述の容量ＣSDが生ず
る。
図で、図４は図３中のＡ−Ａ’線に沿った断面図であ
る。図中、１は透明絶縁性基板、２は２端子素子、３は
画素電極、４はデータバスラインである。同図に示すよ
うに、従来の２端子素子マトリクスアレイは、データバ
スライン４と画素電極３が接近して配置された構造を有
する。したがって、データバスライン４と画素電極３と
の間に液晶層を誘電体層とした前述の容量ＣSDが生ず
る。
【０００７】上記容量ＣSDに依ってデータバスライン４
と画素電極３とが交流的に容量で結合し、非選択画素電
極３の電圧がデータバスライン４上の画像信号電圧の変
化の影響をうけ、容易に変動する。このＣSDを低減する
方法として特願平３ー６２１３８記載の方法を発明し
た。
と画素電極３とが交流的に容量で結合し、非選択画素電
極３の電圧がデータバスライン４上の画像信号電圧の変
化の影響をうけ、容易に変動する。このＣSDを低減する
方法として特願平３ー６２１３８記載の方法を発明し
た。
【０００８】しかし、このＣSDを低減するだけでは、不
十分であった。即ち、データバスライン４と画素電極３
との間の下側のガラス基板を誘電体層とした容量ＣSDG
が生じていた。そのため表示できる階調数を思ったほど
増やすことができなかった。
十分であった。即ち、データバスライン４と画素電極３
との間の下側のガラス基板を誘電体層とした容量ＣSDG
が生じていた。そのため表示できる階調数を思ったほど
増やすことができなかった。
【０００９】このように電圧の大きさによって階調表示
を行う通常の方法では、その電圧のステップ幅を電圧変
動幅より大きくすることが必要で多くの階調表示を行う
のが難しく、また行方向に隣合う画素間での結合容量も
階調表示のステップ幅を小さくし、高精細の表示を行う
場合には問題となる。
を行う通常の方法では、その電圧のステップ幅を電圧変
動幅より大きくすることが必要で多くの階調表示を行う
のが難しく、また行方向に隣合う画素間での結合容量も
階調表示のステップ幅を小さくし、高精細の表示を行う
場合には問題となる。
【００１０】上述したように、従来の２端子−ＬＣＤの
構造では、画素電極３とデータバスライン４との間の容
量ＣSDやＣSDG が画素数の多い高精細な２端子−ＬＣＤ
になるほど大きくなり、そのため画素電極３の電位がデ
ータバスライン上の信号電圧の変化によって容易に影響
されるという問題があり、高精細で多階調表示のできる
２端子−ＬＣＤを作製することは難しい。
構造では、画素電極３とデータバスライン４との間の容
量ＣSDやＣSDG が画素数の多い高精細な２端子−ＬＣＤ
になるほど大きくなり、そのため画素電極３の電位がデ
ータバスライン上の信号電圧の変化によって容易に影響
されるという問題があり、高精細で多階調表示のできる
２端子−ＬＣＤを作製することは難しい。
【００１１】
【発明が解決しようとする課題】本発明の目的は、画素
電極とデータバスラインと画素電極との間の容量を減少
させ、データバスライン上の信号電圧の変化による非選
択画素電極の電圧変動を防止することにある。
電極とデータバスラインと画素電極との間の容量を減少
させ、データバスライン上の信号電圧の変化による非選
択画素電極の電圧変動を防止することにある。
【００１２】
【課題を解決するための手段】透明絶縁性基板１上に２
端子素子２及び画素電極３をマトリクスアレイ状に配置
し、前記画素電極の列方向にデータバスライン４を配置
し、前記透明絶縁性基板１と対向透明電極基板５で液晶
層６を挟んだ液晶表示装置において、前記データバスラ
イン４の下に低誘電率絶縁膜７を挟んで金属アースライ
ン８を設け、さらにアースラインの低抵抗化やエッチン
グの選択性を考えてデーターバスライン４の幅より広い
透明導電膜を設け前記アースラインと接続したことを特
徴とする２端子素子型液晶表示装置。
端子素子２及び画素電極３をマトリクスアレイ状に配置
し、前記画素電極の列方向にデータバスライン４を配置
し、前記透明絶縁性基板１と対向透明電極基板５で液晶
層６を挟んだ液晶表示装置において、前記データバスラ
イン４の下に低誘電率絶縁膜７を挟んで金属アースライ
ン８を設け、さらにアースラインの低抵抗化やエッチン
グの選択性を考えてデーターバスライン４の幅より広い
透明導電膜を設け前記アースラインと接続したことを特
徴とする２端子素子型液晶表示装置。
【００１３】
【作用】上記金属アースライン８を接地電位に接続すれ
ば、データバスライン４と、画素電極との間の容量結合
は小さくなる。そのため画素電極３の電圧は、データバ
スライン電圧の影響をほとんど受ない。
ば、データバスライン４と、画素電極との間の容量結合
は小さくなる。そのため画素電極３の電圧は、データバ
スライン電圧の影響をほとんど受ない。
【００１４】また液晶駆動ドライバーの負荷を減らして
消費電力を抑え、さらにデータバスラインの容量性負荷
による画像信号の波形鈍りを抑えるために、クロストー
クの少ない表示が可能となる。その結果、非選択画素電
極３の電圧は、データバスラインの電圧の影響を受けな
くなり、より小さな電圧刻みで階調表示の電圧を制御す
ることが可能となる。特に、２端子素子にバリスタを用
いた場合には、駆動電圧も高いため、容量結合による画
素電圧の変動も大きく、階調表示が難しいが、アースラ
インの設置で階調表示が可能になった。
消費電力を抑え、さらにデータバスラインの容量性負荷
による画像信号の波形鈍りを抑えるために、クロストー
クの少ない表示が可能となる。その結果、非選択画素電
極３の電圧は、データバスラインの電圧の影響を受けな
くなり、より小さな電圧刻みで階調表示の電圧を制御す
ることが可能となる。特に、２端子素子にバリスタを用
いた場合には、駆動電圧も高いため、容量結合による画
素電圧の変動も大きく、階調表示が難しいが、アースラ
インの設置で階調表示が可能になった。
【００１５】
【実施例１】以下図１、図２に本発明の一実施例を示
す。３００ｍｍ×４００ｍｍ角のガラス透明絶縁性基板
１上（図１）に透明導電膜（ＩＴＯ）をスパッタで０．
１２μｍ形成し、データーバスラインから画素までの間
隔（５０μｍ）の幅の約３倍（１５０μｍ）の幅でフォ
トリソプロセスを用いてパターニングし、鉄液系のエッ
チング液でウエットエッチした。
す。３００ｍｍ×４００ｍｍ角のガラス透明絶縁性基板
１上（図１）に透明導電膜（ＩＴＯ）をスパッタで０．
１２μｍ形成し、データーバスラインから画素までの間
隔（５０μｍ）の幅の約３倍（１５０μｍ）の幅でフォ
トリソプロセスを用いてパターニングし、鉄液系のエッ
チング液でウエットエッチした。
【００１６】その上に金属Ｃｒ膜をスパッタで０．１μ
ｍ成膜し、フォトリソプロセスを用いてデーターバスラ
インの幅と画素までの間隔で、ブラックマトリクスのパ
ターンでパターニングし、ウエットエッチングした。
ｍ成膜し、フォトリソプロセスを用いてデーターバスラ
インの幅と画素までの間隔で、ブラックマトリクスのパ
ターンでパターニングし、ウエットエッチングした。
【００１７】次に、低誘電率絶縁材料であるシリコン酸
化膜ＳｉＯ2 をプラズマＣＶＤ法で０．５μｍ成膜し、
フォトリソプロセスでパターニングし、ＲＩＥ法でＣＦ
4 ガスを用いてドライエッチングする。次に、スパッタ
でＩＴＯを０．１２μｍ成膜し、フォトリソプロセスで
パターニングし透明画素電極３を形成した。次に，スパ
ッタでＣｒ膜を０．１μｍ成膜し、それぞれフォトリソ
でパターニングし、データバスライン４を形成する。
化膜ＳｉＯ2 をプラズマＣＶＤ法で０．５μｍ成膜し、
フォトリソプロセスでパターニングし、ＲＩＥ法でＣＦ
4 ガスを用いてドライエッチングする。次に、スパッタ
でＩＴＯを０．１２μｍ成膜し、フォトリソプロセスで
パターニングし透明画素電極３を形成した。次に，スパ
ッタでＣｒ膜を０．１μｍ成膜し、それぞれフォトリソ
でパターニングし、データバスライン４を形成する。
【００１８】その後、シルクスクリーン印刷でアクティ
ブ素子を形成し、配向膜を形成し、アクティブ基板であ
る透明絶縁性基板１を作製した。その後、前記透明絶縁
性基板１と対向透明電極基板５の間に液晶を注入し２端
子−ＬＣＤを作製した。
ブ素子を形成し、配向膜を形成し、アクティブ基板であ
る透明絶縁性基板１を作製した。その後、前記透明絶縁
性基板１と対向透明電極基板５の間に液晶を注入し２端
子−ＬＣＤを作製した。
【００１９】以上のようにして得られた２端子素子マト
リクスアレイでは、データバスラインと画素電極間の結
合容量は十分小さく、画素電極の電位はデータバライン
上の信号電圧の影響をほとんど受けず、クロストークが
減少し、階調表示が可能となった。
リクスアレイでは、データバスラインと画素電極間の結
合容量は十分小さく、画素電極の電位はデータバライン
上の信号電圧の影響をほとんど受けず、クロストークが
減少し、階調表示が可能となった。
【００２０】
【発明の効果】以上説明した如く本発明によれば容量結
合による画素電極の電圧変動を抑制することができ、ク
ロストークが減少した。したがって、画素電圧の細かな
電圧制御が可能となり、階調表示が可能となった。
合による画素電極の電圧変動を抑制することができ、ク
ロストークが減少した。したがって、画素電圧の細かな
電圧制御が可能となり、階調表示が可能となった。
【００２１】
【図１】本発明の一実施例に係わる液晶表示装置を示す
平面図である。
平面図である。
【図２】図１の図中にＡ−Ａ’で示した断面の断面図で
ある。
ある。
【図３】従来の液晶表示装置を示す平面図である。
【図４】図３の図中にＡ−Ａ’で示した断面の断面図で
ある。
ある。
１ 透明絶縁性基板（ガラス基板） ２ ２端子素子（ＭＩＭダイオード、バリスタ等） ３ 画素電極 ４ データバスライン ５ 対向透明電極基板 ６ 液晶層 ７ 低誘電率層間絶縁層（ＳｉＯ2 またはポリイミ
ド） ８ アースライン ９ 配向膜 １０ 対向透明電極
ド） ８ アースライン ９ 配向膜 １０ 対向透明電極
Claims (2)
- 【請求項１】透明絶縁性基板上に２端子素子及び画素電
極をマトリクスアレイ状に配置し、前記画素電極の列方
向にデータバスラインを配置し、前記透明絶縁性基板と
対向透明電極基板で液晶層を挟んだ液晶表示装置におい
て、前記データバスライン下に低誘電率絶縁膜を挟んで
金属のアースラインを設けたことを特徴とする液晶表示
装置。 - 【請求項２】前記アースラインのその下に透明導電膜を
データバスラインより幅広く設けたことを特徴とする液
晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7084892A JPH05273594A (ja) | 1992-03-27 | 1992-03-27 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7084892A JPH05273594A (ja) | 1992-03-27 | 1992-03-27 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05273594A true JPH05273594A (ja) | 1993-10-22 |
Family
ID=13443400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7084892A Pending JPH05273594A (ja) | 1992-03-27 | 1992-03-27 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05273594A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100490923B1 (ko) * | 1999-11-15 | 2005-05-24 | 샤프 가부시키가이샤 | 액정표시장치 |
-
1992
- 1992-03-27 JP JP7084892A patent/JPH05273594A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100490923B1 (ko) * | 1999-11-15 | 2005-05-24 | 샤프 가부시키가이샤 | 액정표시장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7362393B2 (en) | Four color liquid crystal display | |
| US6614498B1 (en) | Liquid-crystal display device and electronic equipment | |
| US20070182872A1 (en) | Multi-domain liquid crystal display and a thin film transistor substrate of the same | |
| JP2010108000A (ja) | 液晶表示装置及びその製造方法 | |
| US20070146563A1 (en) | Liquid crystal display and method of manufacturing thereof | |
| JP3335895B2 (ja) | 液晶表示装置 | |
| US20040109119A1 (en) | In-plane switching liquid crystal display with high aperture ratio | |
| US20060208981A1 (en) | Liquid crystal display and driving method thereof | |
| JPH0713196A (ja) | アクティブマトリックス型液晶表示装置 | |
| WO2004017129A1 (en) | Pixel array for display device and liquid crystal display | |
| JPH0611735A (ja) | 光学的マスクを有するディスプレイスクリーンおよびスクリーンの形成法 | |
| US5295008A (en) | Color LCD panel | |
| JP3636192B2 (ja) | 液晶装置及び電子機器 | |
| JPH06230414A (ja) | 液晶表示素子 | |
| JP3905436B2 (ja) | 液晶表示装置 | |
| JPH05273594A (ja) | 液晶表示装置 | |
| JP2775892B2 (ja) | ２端子素子型液晶表示装置 | |
| WO2005040904A1 (en) | Liquid crystal display of using dual select diode | |
| US20040214360A1 (en) | Manufacturing method for in-plane switching mode LCD unit with fewer masking process | |
| JPH05203997A (ja) | 液晶表示装置 | |
| JP3062525B2 (ja) | 液晶表示装置 | |
| JPH05341318A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH11194323A (ja) | 液晶表示素子およびその駆動方法 | |
| JP2551343B2 (ja) | 液晶表示装置 | |
| JP2001013516A (ja) | 液晶表示装置 |