JP2775892B2 - ２端子素子型液晶表示装置 - Google Patents
２端子素子型液晶表示装置Info
- Publication number
- JP2775892B2 JP2775892B2 JP24276389A JP24276389A JP2775892B2 JP 2775892 B2 JP2775892 B2 JP 2775892B2 JP 24276389 A JP24276389 A JP 24276389A JP 24276389 A JP24276389 A JP 24276389A JP 2775892 B2 JP2775892 B2 JP 2775892B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel electrode
- data bus
- terminal element
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 14
- 239000010410 layer Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 4
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶ディスプレイ等に用いる２端子素子型
液晶表示装置（以下、２端子−LCDと略称する。）に関
するものである。
液晶表示装置（以下、２端子−LCDと略称する。）に関
するものである。
近年、画像情報の多い高精細の表示素子の開発が活発
に行われている。画素電極と２端子素子（MIM等のダイ
オード、バリスター等）が形成されている２端子−LCD
に関しては、高精細化に際し一画素の領域中の画素電極
と２端子素子の両方の面積を小さくする必要がある。し
かし、２端子素子の占める面積の小型化は、デバイス特
性として限界がある。また、明るい表示画面を得るため
に開口率を上げる必要があり、画素電極の面積を大きく
するために画素電極と配線の間隙を狭める。
に行われている。画素電極と２端子素子（MIM等のダイ
オード、バリスター等）が形成されている２端子−LCD
に関しては、高精細化に際し一画素の領域中の画素電極
と２端子素子の両方の面積を小さくする必要がある。し
かし、２端子素子の占める面積の小型化は、デバイス特
性として限界がある。また、明るい表示画面を得るため
に開口率を上げる必要があり、画素電極の面積を大きく
するために画素電極と配線の間隙を狭める。
その結果、画素電極と配線間に液晶層を誘電体層とし
た容量結合が大きくなり、非選択時の画素電極の電位が
データバスライン上の信号電圧の影響を受けて変動す
る。つまり、電圧の大きによって階調表示を行う場合の
電圧のステップ幅をその電圧変動幅より大きくする必要
があり、階調表示能力が低下する。このため、高階調表
示を行うためには画素電極の電圧変動を抑える構造が必
要である。
た容量結合が大きくなり、非選択時の画素電極の電位が
データバスライン上の信号電圧の影響を受けて変動す
る。つまり、電圧の大きによって階調表示を行う場合の
電圧のステップ幅をその電圧変動幅より大きくする必要
があり、階調表示能力が低下する。このため、高階調表
示を行うためには画素電極の電圧変動を抑える構造が必
要である。
第３図（ａ）は従来の２端子−LCDの構造を示す図
で、第３図（ｂ）は第３図（ａ）中のＡ−Ａ′線に沿っ
た断面図である。図中、１は透明絶縁性基板、２は２端
子素子、３は画素電極、４はデータバスラインである。
同図に示すように、従来の２端子素子マトリクスアレイ
は、データバスライン４と画素電極３が接近して配置さ
れた構造を有する。したがって、データバスライン４と
画素電極３間に液晶層を誘電体層とした前述の容量CSD
が生ずる。上記容量CSDを介してデータバスライン４を
画素電極３とが交流的に容量で結合し、非選択画素電極
３の電圧がデータバスライン４上の画像信号電圧の変化
の影響をうけ、容易に変動する。したがって、電圧の大
きさによって、階調表示を行う通常の方法ではその電圧
のステップ幅を電圧変動幅より大きくすることが必要で
多くの階調表示を行うのが難しい。また、行方向に隣会
う画素間での結合容量も階調表示のステップ幅を小さく
した、高精細の表示を行う場合には問題となる。
で、第３図（ｂ）は第３図（ａ）中のＡ−Ａ′線に沿っ
た断面図である。図中、１は透明絶縁性基板、２は２端
子素子、３は画素電極、４はデータバスラインである。
同図に示すように、従来の２端子素子マトリクスアレイ
は、データバスライン４と画素電極３が接近して配置さ
れた構造を有する。したがって、データバスライン４と
画素電極３間に液晶層を誘電体層とした前述の容量CSD
が生ずる。上記容量CSDを介してデータバスライン４を
画素電極３とが交流的に容量で結合し、非選択画素電極
３の電圧がデータバスライン４上の画像信号電圧の変化
の影響をうけ、容易に変動する。したがって、電圧の大
きさによって、階調表示を行う通常の方法ではその電圧
のステップ幅を電圧変動幅より大きくすることが必要で
多くの階調表示を行うのが難しい。また、行方向に隣会
う画素間での結合容量も階調表示のステップ幅を小さく
した、高精細の表示を行う場合には問題となる。
上述したように、従来の２端子−LCDの構造では、画
素電極とデータバスライン間の容量CSDが画素数の多い
高精細な２端子−LCDになるほど大きくなり、そのため
画素電極３の電位が前記容量CSDを介してデータバスラ
イン上の信号電圧の変化によって容易に影響されるとい
う問題があり、高精細で多階調な表示のできる２端子−
LCDを作製することは難しい。
素電極とデータバスライン間の容量CSDが画素数の多い
高精細な２端子−LCDになるほど大きくなり、そのため
画素電極３の電位が前記容量CSDを介してデータバスラ
イン上の信号電圧の変化によって容易に影響されるとい
う問題があり、高精細で多階調な表示のできる２端子−
LCDを作製することは難しい。
本発明の目的は、画素電極とデータバスラインと画素
電極間の容量を減少させ、データバスライン上の信号電
圧の変化による画素電極の電圧変動を防止することにあ
る。
電極間の容量を減少させ、データバスライン上の信号電
圧の変化による画素電極の電圧変動を防止することにあ
る。
透明絶縁性基板１上に２端子素子２及び画素電極３を
マトリクスアレイ状に配置し、前記画素電極の列方向に
データバスライン４を配置し、前記透明絶縁性基板１と
対向透明電極基板５で液晶層６を挟んだ液晶表示装置に
おいて、前記データバスライン４上に低誘電率層間絶縁
層７を介してアースライン８を設け、さらに前記画素電
極３と行方向に隣合う画素電極３間に画素幅の電極を設
け前記アースラインと接続したことを特徴とする２端子
素子型液晶表示装置。
マトリクスアレイ状に配置し、前記画素電極の列方向に
データバスライン４を配置し、前記透明絶縁性基板１と
対向透明電極基板５で液晶層６を挟んだ液晶表示装置に
おいて、前記データバスライン４上に低誘電率層間絶縁
層７を介してアースライン８を設け、さらに前記画素電
極３と行方向に隣合う画素電極３間に画素幅の電極を設
け前記アースラインと接続したことを特徴とする２端子
素子型液晶表示装置。
上記アースライン８を接地電位に接続すれば、データ
バスライン４は、シールドされて画素電極間に結合容量
は殆ど生じない。そのため画素電極３の電圧は、データ
バスライン電圧の影響を受ない。また液晶駆動ドライバ
ーの負荷を減らして消費電圧を抑え、さらにデータバス
ラインの容量性負荷による画像信号の波形鈍りを抑える
ために、比誘電率が３〜５の低誘電率材料からなる低誘
電率層間絶縁層７を設けた。その結果、画素電極３の電
圧は、データバスラインの電圧の影響を受けなくなり、
より小さな電圧刻みで階調表示の電圧を制御することが
可能となる。
バスライン４は、シールドされて画素電極間に結合容量
は殆ど生じない。そのため画素電極３の電圧は、データ
バスライン電圧の影響を受ない。また液晶駆動ドライバ
ーの負荷を減らして消費電圧を抑え、さらにデータバス
ラインの容量性負荷による画像信号の波形鈍りを抑える
ために、比誘電率が３〜５の低誘電率材料からなる低誘
電率層間絶縁層７を設けた。その結果、画素電極３の電
圧は、データバスラインの電圧の影響を受けなくなり、
より小さな電圧刻みで階調表示の電圧を制御することが
可能となる。
〔実施例１〕 以下第１図（ａ），（ｂ）および、第２図（ａ）〜
（ｄ）により本発明の一実施例をその製造工程とともに
説明する。
（ｄ）により本発明の一実施例をその製造工程とともに
説明する。
画素電極３、データバスライン４が形成された透明絶
縁性基板１上（第２図（ａ））に低誘電率絶縁材料であ
るシリコン酸化膜SiO2をプラズマCVD法で0.5μｍ成膜
し、フォトリソプロセスでパターニングし、RIE法でCF4
ガスを用いてドライエッチングし低誘電率層間絶縁層７
を形成した（第２図（ｂ））。続いてアルミニウム（A
l）をスパッタで２μｍ成膜しフォトリソプロセスでパ
ターニングし、エッチングして、アースライン８を形成
した（第２図（ｃ））。次に、保護膜としてスパッタ法
でSiO2を0.5μｍ成膜し、フォトリソプロセスでパター
ニングした（第２図（ｄ））。その後前記透明絶縁性基
板１と対向透明電極基板５の間隙に液晶を注入し２端子
−LCD（第１図（ａ），（ｂ）参照）を作製した。
縁性基板１上（第２図（ａ））に低誘電率絶縁材料であ
るシリコン酸化膜SiO2をプラズマCVD法で0.5μｍ成膜
し、フォトリソプロセスでパターニングし、RIE法でCF4
ガスを用いてドライエッチングし低誘電率層間絶縁層７
を形成した（第２図（ｂ））。続いてアルミニウム（A
l）をスパッタで２μｍ成膜しフォトリソプロセスでパ
ターニングし、エッチングして、アースライン８を形成
した（第２図（ｃ））。次に、保護膜としてスパッタ法
でSiO2を0.5μｍ成膜し、フォトリソプロセスでパター
ニングした（第２図（ｄ））。その後前記透明絶縁性基
板１と対向透明電極基板５の間隙に液晶を注入し２端子
−LCD（第１図（ａ），（ｂ）参照）を作製した。
以上のようにして得られた２端子素子マトリクスアレ
イでは、データバスラインと画素電極間の結合容量CSD
は十分小さく、画素電極の電位はデータバスライン上の
信号電圧の影響をほとんど受けず、より多階調の表示が
可能となった。
イでは、データバスラインと画素電極間の結合容量CSD
は十分小さく、画素電極の電位はデータバスライン上の
信号電圧の影響をほとんど受けず、より多階調の表示が
可能となった。
以上説明した如く本発明によれば容量結合による画素
電極の電圧変動を抑制することができ、クロストークが
防止できる。したがって、画素電圧のより細かな電圧制
御が可能となり、多階調表示が可能となる。
電極の電圧変動を抑制することができ、クロストークが
防止できる。したがって、画素電圧のより細かな電圧制
御が可能となり、多階調表示が可能となる。
第１図（ａ）、（ｂ）は、本発明の構成の説明図であっ
て、（ａ）は平面図、（ｂ）は（ａ）の図中にＡ−Ａ′
で示した部分の断面図、第２図（ａ）〜（ｄ）は、本発
明の一実施例の製造行程の説明図、第３図（ａ）、
（ｂ）は、従来の２端子−LCDの説明図である。 １……透明絶縁性基板 ２……２端子素子 ３……画素電極、４……データバスライン ５……対向透明電極基板 ６……液晶層 ７……低誘電率層間絶縁層 ８……アースライン ９……保護膜 10……対向透明電極
て、（ａ）は平面図、（ｂ）は（ａ）の図中にＡ−Ａ′
で示した部分の断面図、第２図（ａ）〜（ｄ）は、本発
明の一実施例の製造行程の説明図、第３図（ａ）、
（ｂ）は、従来の２端子−LCDの説明図である。 １……透明絶縁性基板 ２……２端子素子 ３……画素電極、４……データバスライン ５……対向透明電極基板 ６……液晶層 ７……低誘電率層間絶縁層 ８……アースライン ９……保護膜 10……対向透明電極
Claims (1)
- 【請求項１】透明絶縁性基板上に２端子素子及び画素電
極をマトリクスアレイ状に配置し、前記画素電極の列方
向にデータバスラインを配置し、前記透明絶縁性基板と
対向透明電極基板で液晶層を挟んだ液晶表示装置におい
て、前記データバスライン上に低誘電率層間絶縁層を介
してアースラインを設け、さらに前記画素電極と行方向
に隣合う画素電極間に画素幅の電極を設け前記アースラ
インと接続したことを特徴とする２端子素子型液晶表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24276389A JP2775892B2 (ja) | 1989-09-19 | 1989-09-19 | ２端子素子型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24276389A JP2775892B2 (ja) | 1989-09-19 | 1989-09-19 | ２端子素子型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03103832A JPH03103832A (ja) | 1991-04-30 |
| JP2775892B2 true JP2775892B2 (ja) | 1998-07-16 |
Family
ID=17093913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24276389A Expired - Lifetime JP2775892B2 (ja) | 1989-09-19 | 1989-09-19 | ２端子素子型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2775892B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105589242B (zh) * | 2012-04-12 | 2019-07-05 | 群康科技(深圳)有限公司 | 像素结构基板及应用其的液晶显示面板 |
-
1989
- 1989-09-19 JP JP24276389A patent/JP2775892B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03103832A (ja) | 1991-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7362393B2 (en) | Four color liquid crystal display | |
| JP4438665B2 (ja) | 液晶表示装置 | |
| KR100361626B1 (ko) | 액티브 매트릭스형 액정표시장치 | |
| US6614498B1 (en) | Liquid-crystal display device and electronic equipment | |
| US7626646B2 (en) | Substrate for display device and display device equipped therewith | |
| US20070182872A1 (en) | Multi-domain liquid crystal display and a thin film transistor substrate of the same | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| JP5059286B2 (ja) | 液晶表示装置 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| US20070146563A1 (en) | Liquid crystal display and method of manufacturing thereof | |
| JP2006330634A (ja) | 液晶表示装置 | |
| WO2004021323A2 (en) | Liquid crystal display and driving method thereof | |
| US20020008793A1 (en) | Display device and method of manufacturing the same | |
| JPH0728091A (ja) | 液晶表示装置 | |
| JP3335895B2 (ja) | 液晶表示装置 | |
| US20040109119A1 (en) | In-plane switching liquid crystal display with high aperture ratio | |
| US20060208981A1 (en) | Liquid crystal display and driving method thereof | |
| JPH06104434A (ja) | 薄膜トランジスタ素子，アクティブマトリクス表示装置及びイメージセンサ | |
| JP2775892B2 (ja) | ２端子素子型液晶表示装置 | |
| JPH04280226A (ja) | 薄膜トランジスタ素子アレイおよびその駆動方法 | |
| JPH06230414A (ja) | 液晶表示素子 | |
| JPH11212120A (ja) | 液晶表示装置およびその製造方法 | |
| JPH05273594A (ja) | 液晶表示装置 | |
| JPH05203997A (ja) | 液晶表示装置 | |
| KR100361624B1 (ko) | 액정표시장치 |