JPH0526831Y2 - - Google Patents

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、アナログ値を入力して積分し、この
アナログ値に対応した時間を求めてデイジタル値
を得るアナログ・デイジタル変換器に関し、特に
ノイズの影響を軽減しようとするものである。

〈従来の技術〉 上記のような積分型のアナログ・デイジタル変
換器の例を第３図に表わす。

この例のアナログ・デイジタル変換器は、オペ
アンプ１、抵抗ｒ１、コンデンサｃよりなる積分
器と、抵抗ｒ２を介して＋5Vによる出力を行う
コンパレータ２と、コンパレータ２の出力変化を
検出する変化検出部３１及びカウンタ３２を有す
る変換部３とより構成される。

積分器には、スイツチｓ１を介してサンプル値
（アナログ値）vs、スイツチｓ２を介して基準値
（−vr）が入力される。

このようなアナログ・デイジタル変換器の動作
を第４図ａ，ｂを用いて説明する。

第４図ａは積分器（オペアンプ１）出力n1、
第４図ｂはコンパレータ２出力n2である。

動作開始時、スイツチｓ１オン、スイツチｓ２
オフとする。すると、第４図ａに示すように、は
じめにサンプル値vsに対応した値が積分される。

そして、一定時間t1経過後、今度はスイツチｓ
１オフ、スイツチｓ２オンとする。これにより、
基準値（−vr）の積分が行われる。

時間t2経過すると、出力n1は“０”となる。

コンパレータ２は常に出力n1を監視し、第４
図ｂに示すように、出力n1が“０”以上となる
と、その出力n2が“Ｈ”から“Ｌ”となる。

一方、変化検出部３１は出力n2を監視し、カ
ウンタ３２の動作を制御する。

即ち、カウンタ３２はタイミングT1からT2ま
で時間t2をカウントするように制御され、この時
間値t2が入力したアナログ値vsに対応したデイジ
タル値とされる。

〈考案が解決しようとする問題点〉 上記のようなアナログ・デイジタル変換器の動
作中、第４図ｂに示すように、例えばタイミング
T′で点線で示すようなインパルス・ノイズが混
入すると、変換部３はこれを検出してタイミング
T1からT′までの時間t3をデイジタル値とするた
め、正しい変換値（t2）を得ることができなかつ
た。

本考案は、このような問題を解決するものであ
り、ノイズが混入してもこれを検出することによ
りノイズに影響を受けないアナログ・デイジタル
変換器を構成することを目的とする。

〈問題を解決するための手段〉 本考案は、時間検出信号によりカウンタ値をバ
ツフアに取り込んで割り込み禁止とし、一定時間
後レジスタ値と比較するものであり、その詳しい
構成は次の通りである。

即ち、本考案は、アナログ値を入力して積分し
続いて基準値を入力して積分する積分器と、前記
積分器の積分値が“０”になるとその出力が変化
するコンパレータと、前記コンパレータの出力変
化により検出信号を出力する変化検出部と、時間
をカウントするカウンタとを備え、前記基準値の
積分開始から前記検出信号を受けるまでのカウン
タ値を前記アナログ値に対応したデイジタル値と
するアナログ・デイジタル変換器において、前記
変化検出部の検出信号により前記カウンタのカウ
ンタ値を格納するレジスタと、前記変化検出部の
検出信号により前記レジスタ内の値を格納し以後
割り込み禁止とするバツフアと、一定時間後前記
レジスタ内の値と前記バツフア内の値とを比較し
て一致のときに前記レジスタ内の値を入力したア
ナログ値にかかるデイジタル値として出力し不一
致のときに前記レジスタ内の値を無視する比較器
とを設けたことを特徴とするアナログ・デイジタ
ル変換器である。

〈作用〉 本考案のアナログ・デイジタル変換器は、時間
検出信号により時間値をバツフアに格納し、この
バツフアを割り込み禁止とする。一方、時間検出
信号によりレジスタはそのときの時間値を取り込
んで内容を更新し、一定時間後バツフア値とレジ
スタ値とを比較する。比較結果、一致した場合に
レジスタ値を正しい変換値とする。

〈実施例〉 第１図は本考案を実施したアナログ・デイジタ
ル変換器の構成図である。

この図において、コンパレータ２の出力n2を
得るまでの構成は第３図に示した従来のものと同
一であり、変換部３の構成が本考案の特徴であ
る。

変換部３は、コンパレータ２の出力n2反転を
検出する変化検出部３１、時間値をカウントする
カウンタ３２、変化検出部３１の検出信号により
カウンタ値を格納してその内容を更新するレジス
タ３３、変化検出部３１の検出信号によりレジス
タ３３の値を格納して以後割り込み禁止とされる
バツフア３４、一定時間後レジスタ３３とバツフ
ア３４の内容とを比較する比較器３５より構成さ
れる。

このような本考案の変換器の動作を第２図を用
いて説明する。

はじめに、ノイズが混入されなかつた場合につ
いて説明する。

出力n2がタイミングT2で“Ｈ”から“Ｌ”と
なると、変化検出部３１はこれを検出し、検出信
号を出力する。これにより、カウンタ３２の値t2
（タイミングT1からT2までのカウント値）がレ
ジスタ３３に格納され、レジスタ３３よりバツフ
ア３４にカウンタ値が格納される。このとき、バ
ツフア３４は割り込み禁止とされ、書き込み不可
となる。

そして、一定時間経過後、タイミングT3で観
測時点となる。

このとき、比較器３５はレジスタ３３内の値と
バツフア３４内の値とを比較する。比較の結果、
レジスタ値とバツフア値が一致した時はノイズが
混入されなかつたと判断し、レジスタ３３内の値
をデイジタル値として出力する。

次に、第２図において、タイミングT′でイン
パルス・ノイズが混入した場合について説明す
る。

まず、タイミングT2で出力n2は“Ｈ”より
“Ｌ”に変化する。

これにより、変化検出部３１は検出信号を出力
し、この時点におけるカウンタ３２の値t2は、レ
ジスタ３３を介してバツフア３４に格納される。
そして、バツフア３４は割り込み禁止（書き込み
禁止）となる。

そして、ノイズ混入タイミングT′で出力n2は
再び“Ｈ”から“Ｌ”に立ち下がる。

これにより、レジスタ３３の値はカウンタ３２
値t4に更新される。以後、出力n2の反転はなく、
レジスタ３３の値は更新されない。

一定時間後、即ち観測時点T3において、比較
器３５は、バツフア３４の値t2とレジスタ３３の
値t4とを比較し、一致しなかつた時は、変換動作
中にノイズが混入されたとみなしてこのレジスタ
３３の変換値を無視する。

また、タイミングT″でノイズが混入した場合
であつても、同様にして、バツフア３４の内容と
レジスタ３３の内容とを比較することにより、ノ
イズ有りと判断することができる。

尚、変換部３は、マイクロプロセツサのフアー
ムウエア等により構成する。

〈考案の構成〉 以上述べたように、本考案のアナログ・デイジ
タル変換器によれば、ノイズが混入してもこれを
検出することにより変換値の採用不採用を決定す
るので、ノイズの影響を受けることなく変換動作
を行うことができる。

【図面の簡単な説明】

第１図は本考案によるアナログ・デイジタル変
換器の構成を表わす図、第２図は本考案変換器の
動作を説明するためのタイムチヤート、第３図は
従来のアナログ・デイジタル変換器の構成を表わ
す図、第４図ａ，ｂは従来の変換器の動作を説明
するためのタイムチヤートである。 １……オペアンプ、２……コンパレータ、３…
…変換部、３１……変化検出部、３２……カウン
タ、３３……レジスタ、３４……バツフア、３５
……比較器、ｓ１，ｓ２……スイツチ、ｒ１，ｒ
２……抵抗、ｃ……コンデンサ。

Claims (1)

【実用新案登録請求の範囲】
1. アナログ値を入力して積分し続いて基準値を入
   力して積分する積分器と、前記積分器の積分値が
   “０”になるとその出力が変化するコンパレータ
   と、前記コンパレータの出力変化により検出信号
   を出力する変化検出部と、時間をカウントするカ
   ウンタとを備え、前記基準値の積分開始から前記
   検出信号を受けるまでのカウンタ値を前記アナロ
   グ値に対応したデイジタル値とするアナログ・デ
   イジタル変換器において、前記変化検出部の検出
   信号により前記カウンタのカウンタ値を格納する
   レジスタと、前記変化検出部の検出信号により前
   記レジスタ内の値を格納し以後割り込み禁止とす
   るバツフアと、一定時間後前記レジスタ内の値と
   前記バツフア内の値とを比較して一致のときに前
   記レジスタ内の値を入力したアナログ値にかかる
   デイジタル値として出力し不一致のときに前記レ
   ジスタ内の値を無視する比較器とを設けたことを
   特徴とするアナログ・デイジタル変換器。