JPH05266130A

JPH05266130A - 回路動作を指定するための回路

Info

Publication number: JPH05266130A
Application number: JP4060269A
Authority: JP
Inventors: Shigeru Kasahara; 茂笠原
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-03-17
Filing date: 1992-03-17
Publication date: 1993-10-15

Abstract

(57)【要約】【目的】論理回路の構成方法に関し、回路動作を指定す
るためのレジスタへの設定時間を短縮することを目的と
する。【構成】回路動作を指定するための複数個のレジスタへ
レジスタ設定値を逐次設定し、出力するよう構成された
回路において、各レジスタに設定する値を予め登録する
手段と、回路外部からの指示を契機として、前述の登録
する手段に登録した各設定値を、前記複数個のレジスタ
に一括して設定する手段とを設けることにより構成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、論理回路の構成方法に
関する。本発明は、一般的な論理回路に対して適用でき
るが、中でも典型的な例として、マイクロプロセッサと
これに制御される論理回路とで構成される電子装置とい
ったものがあげられる。このような電子装置における動
作指示は、まずマイクロプロセッサのプログラムの解析
により、論理回路がその動作指示を実現できるレベルに
ブレークダウンされる。

【０００２】そして、動作指示は、一度論理回路内にあ
る複数個のレジスタに設定されるが、電子装置は、この
設定値に従って動作することになる。このような電子装
置の処理速度を向上させようとする場合、装置を構成す
るマイクロプロセッサ、周辺回路などの各処理単位毎に
処理速度の向上を図ることはもちろん有効である。しか
し、各処理要素間のインタフェースで生じるオーバヘッ
ドを減らすことでも大きな効果が得られる。

【０００３】

【従来の技術】装置機能の高度化につれて、回路で実現
すべき機能も高度化するので、回路が備えるレジスタ数
は、増加することとなる。よって、回路の使用者は、回
路動作を指定するための各レジスタへ異なる値を設定す
る可能性が無い処理を行なう場合を除いて、各回路機能
を使用するたびに、すべてのレジスタへ回路動作を指定
する値を設定しなければならない。

【０００４】従来において、レジスタへ値を設定する場
合には、あるレジスタへ値を設定した後に、次のレジス
タへ値を設定するというように、複数個のレジスタに対
して逐次的に値を設定していくという方式をとってい
た。このとき、レジスタへの設定値は、レジスタ設定値
信号として与えられていて、また、設定対象となるレジ
スタの選択は、レジスタ選択信号を与えることで行なっ
ていた。

【０００５】

【発明が解決しようとする課題】従来の技術では、回路
動作を指定するためのレジスタがｎ個あるとすると、ｎ
回の設定動作を繰り返す必要がある。すなわち、レジス
タへの値の設定動作には、実現しようとする機能のいか
んにかかわらず必ず一定の時間が必要となる。一方、回
路動作に要する時間は、実現機能が複雑なものであれ
ば、比較的長時間であり、実現機能が簡単なものであれ
ば比較的短時間である。

【０００６】従って、電子装置の処理速度を向上させよ
うとする場合、特に高機能な回路を使用して比較的簡単
な機能を実現しようとする場合、個々の回路動作をいく
ら高速化しても、レジスタの設定にある時間を要するた
めに、全体の処理速度がそれほど向上しないという問題
点があった。

【０００７】本発明は、このような従来の問題点に鑑み
て為されたものであり、レジスタへのアクセス回数を低
減することにより、レジスタの設定に要する時間を短縮
し、速度性能が非常に優れた処理装置を提供することを
目的とする。

【０００８】

【課題を解決するための手段】本発明によれば、上述の
目的は、前記特許請求の範囲に記載した手段にて達成さ
れ。

【０００９】すなわち、本発明は、回路動作を指定する
ための複数個のレジスタの中から特定のレジスタを選択
するためのレジスタ選択信号と、前記レジスタに設定す
る値を示すレジスタ設定値信号と、前記レジスタから値
を読み出すのか、あるいは前記レジスタへ値を書き込む
のかを示す読み出し・書き込み信号とを与えられて、回
路動作を指定する情報を複数個のレジスタへ逐次設定
し、出力するよう構成された回路において、各レジスタ
に設定する値を予め登録する手段と、回路外部からの指
示を契機として、前述の登録する手段に登録した各設定
値を、複数個のレジスタへ一括して設定する手段とを設
けることを特徴とする回路動作を指定するための回路で
ある。

【００１０】図１は、本発明の原理説明図である。図
中、内部制御信号発生回路１は、操作を行なうレジスタ
を選択するレジスタ選択信号Ｓ₀〜Ｓ₂と、レジスタ操作
の指示が有効であるか無効であるかを表わすレジスタ選
択有効信号Ｅと、レジスタ操作の種別を表わす読み出し
・書き込み信号Ｒ_Pとを入力としている。

【００１１】また、内部制御信号発生回路１は、レジス
タ設定値の登録手段２，３あるいは回路動作を指定する
ためのレジスタ６，７への操作を指示するレジスタアク
セス信号ＥＲ１_P，ＥＲ２_P，ＥＲ１，ＥＲ２と、レジス
タ設定値の登録手段２，３あるいは回路動作を指定する
ためのレジスタ６，７への操作内容を指示するレジスタ
読み出し信号ＲＲ１_P，ＲＲ２_P，ＲＲ１，ＲＲ２と、選
択回路４，５の状態を制御するデータ切り換え信号Ｄ_Ch
とを出力としている。

【００１２】

【作用】図１において、レジスタ６，７は、論理回路の
動作を規定する指示を回路外部より受け取るために設け
てある。ここに、レジスタ設定値信号の値が、レジスタ
選択信号Ｓ₀〜Ｓ₂及びレジスタ選択有効信号Ｅ並びに読
み出し・書き込み信号Ｒ _P に従い、データ選択回路４，
５を経由して逐次書き込まれる。

【００１３】一方、レジスタ設定値の登録手段２，３に
は、レジスタ設定値信号の値が、レジスタ選択信号Ｓ₀
〜Ｓ₂及びレジスタ選択有効信号Ｅ並びに読み出し・書
き込み信号Ｒ_P に従って逐次書き込まれ、登録が行なわ
れる。登録されたレジスタ設定値は、レジスタ選択信号
Ｓ₀〜Ｓ₂及びレジスタ選択有効信号Ｅ並びに読み出し・
書き込み信号Ｒ_P に従って、レジスタ６，７に一括して
設定される。

【００１４】図２は、図１に示す内部制御信号発生回路
１の論理の一例を示す図である。図２において、選択有
効信号Ｅが”０”の場合には、登録手段２，３若しくは
レジスタ６，７において入出力操作は行なわない。一
方、選択有効信号Ｅが”１”の場合には、登録手段２，
３又はレジスタ６，７のいずれかにおいて入力又は出力
の操作を行なう。

【００１５】従来と同じく、回路動作を指定するための
レジスタ６，７に、レジスタ設定値を逐次設定する場合
には、選択有効信号Ｅを”１”とし、レジスタ選択信号
Ｓ₀〜Ｓ₂ を”０００”とし、その後レジスタ選択信号
Ｓ₀ 〜Ｓ₂ を”００１”とする。又は、選択有効信号Ｅ
を”１”とし、レジスタ選択信号Ｓ₀ 〜Ｓ₂ を”００
１”とし、その後レジスタ選択信号”Ｓ₀ 〜Ｓ₂ を”０
００”とする。

【００１６】また、レジスタ設定値を予め登録する場合
には、選択有効信号Ｅを”１”とし、レジスタ選択信号
Ｓ₀ 〜Ｓ₂ を”０１０”とし、その後レジスタ選択信号
Ｓ₀〜Ｓ₂ を”０１１”とする。又は、選択有効信号Ｅ
を”１”とし、レジスタ選択信号Ｓ₀ 〜Ｓ₂ を”０１
１”とし、その後レジスタ選択信号Ｓ₀ 〜Ｓ₂ を”０１
０”とする。

【００１７】また、レジスタ６，７への一括設定を行な
う場合には、選択有効信号Ｅを”１”とし、レジスタ選
択信号Ｓ₂を”１”とする。このとき、データ切り換え
信号Ｄ_Chが”１”となり、登録手段２に登録されたレジ
スタ設定値をレジスタ６へ、登録手段３に登録されたレ
ジスタ設定値をレジスタ７へ同時に書き込み、一括設定
を行なう。

【００１８】以上の機能を備えたハードウェアが提供さ
れた場合、上位の処理機構からの指示の内、比較的多用
される指示を表わすレジスタ設定値を予め登録するよう
にすれば、従来動作指示毎に行なっていたために多数回
となっていたレジスタ設定回数を、大きく減じることが
できる。

【００１９】

【実施例】図３は、本発明の一実施例を示す図である。
この図に示す装置は、ワークステーションと呼ばれるも
のである。ワークステーションは、装置上で動作するア
プリケーションプログラムと一体となって、ホスト計算
機の端末として動作したり、単独で文書作成装置として
動作したりするなどの機能を有している。ここでは、ホ
スト計算機の端末として動作する場合を例として、装置
内部の説明をすることとする。

【００２０】ホスト計算機とは、回線制御用論理回路１
２を介して接続されている。ホスト計算機からの指示
は、ＭＰＵ１０が、回線制御用論理回路１２に設置され
たレジスタを読むことにより認識される。ＭＰＵ１０
は、ホスト計算機からの指示を解析し、その機能を実現
するソフトウェアを起動する。そして、描画用論理回路
１４もしくは周辺入出力装置制御用論理回路１５などに
設置されたレジスタに所定の値を書き込む。

【００２１】このようにして、実体的な装置の機能の実
現を図ることができる。機能の例をあげると、システム
バス１３を経由して周辺入出力装置１９とシステムメモ
リ１１との間で行なわれるデータ転送機能や、指定され
た図形の表示機能などがある。ＣＲＴ装置１８への図形
の表示は、描画用論理回路１４がイメージバス１６を介
してビットマップメモリ１７に所定の描画データを書き
込むことによって実現される。

【００２２】図４は、描画用論理回路の構成例を示す図
である。この図に示す描画用論理回路３０は、与えられ
た二点を結ぶ直線の軌跡を計算し、これを表示するため
の描画データをビットマップメモリへ出力する機能を持
つ。レジスタ３４，３５，３６，３７，４３は、十六ビ
ット構成の書き込みレジスタであり、このうちレジスタ
３６，３７，４３は、そのレジスタ設定値を予め登録す
る手段を具備している。

【００２３】レジスタ３４は、十六ビット構成の書き込
みレジスタである。Start Position(X)(Y) Reg 及び En
d Position(X)(Y) Reg に二点の座標値を設定したの
ち、このレジスタ３４へ書き込みが行なわれると、描画
動作が開始する。この際、Pattern1/2/3/4 Reg，View P
ort(XL)(XR)(YB)(YT) Reg，及び Control Reg の内容が
参照される。

【００２４】Pattern1/2/3/4 Reg は、描画する線の模
様・ラインスタイル情報を格納している。View Port(X
L)(XR)(YB)(YT) Reg は、描画範囲を規定する情報を格
納している。また、Control Reg は、線描画を行なうの
に当たっての付帯的な事項を規定する情報、例えば、透
過／不透過描画・線幅・線端形状を示す情報を格納して
いる。

【００２５】レジスタ３４，３５については、実際の使
用状態において、その内容が同一となることがほとんど
ないため、レジスタ設定値を一括設定する手段は設け
ず、設定値は逐次設定することとしている。その際の動
作は、システムバス制御部４５が出力する内部制御用レ
ジスタへの制御信号に従って行なわれる。

【００２６】一方、レジスタ３６，３７，４３について
は、実際の使用状態において、その内容が繰り返して同
一となることが多いため、レジスタ設定値を逐次設定す
る手段と共に、レジスタ設定値を一括設定する手段を設
けている。その際の動作は、システムバス制御部４５が
出力する内部制御用レジスタへの制御信号並びに設定値
登録用レジスタへの制御信号に従って行なわれる。

【００２７】システムバス制御部４５は、外部から与え
られるレジスタ選択信号ＲＡ１〜ＲＡ５と、レジスタ選
択有効信号＊ＣＳと、読み出し・書き込み信号ＲＷとを
解析して、逐次設定や一括設定などを行なうための制御
信号を出力している。図５に、システムバス制御部の論
理の一例を示す。なお、＊ＣＳの”＊”は、レジスタ選
択有効信号が負論理であることを示している。

【００２８】図５において、レジスタ設定値をレジスタ
３４，３５，３６，３７，４３へ逐次設定する場合に
は、読み出し・書き込み信号ＲＷを”０”に、レジスタ
選択有効信号＊ＣＳを”１”に、レジスタ選択信号ＲＡ
１〜ＲＡ５を”００００１”〜”１１１１０”の内、適
当なものにする。

【００２９】レジスタ設定値Ｄ０〜Ｄ１５を、レジスタ
３４，３５に設定する場合には、直接書き込みが行なわ
れる。一方、レジスタ設定値Ｄ０〜Ｄ１５を、レジスタ
３６，３７，４３に設定する場合には、選択回路４０，
４２，４１を経由して書き込みが行なわれる。選択回路
４０，４２，４１の選択動作は、システムバス制御部４
５の出力によって決められている。

【００３０】図５において、レジスタ設定値をレジスタ
３６，３７，４３へ一括設定する場合には、読み出し・
書き込み信号ＲＷを”０”に、レジスタ選択有効信号＊
ＣＳを”１”に、レジスタ選択信号ＲＡ１〜ＲＡ５を”
１１１１１”にする。このとき、設定値登録用レジスタ
３１，３２，３３は、読み出し状態となり、レジスタ３
６，３７，４３は、書き込み状態となる。

【００３１】なお、設定値登録用レジスタ３１，３２，
３３に登録されている値は、逐次設定により、その装置
で多用される値になっていることを期待している。ま
た、選択回路４０，４１，４２は、レジスタ設定値Ｄ０
〜Ｄ１５と、設定値登録用レジスタ３１，３２，３３の
値との二つの値を入力し、このうち、設定値登録用レジ
スタ３１，３２，３３の値の方をそのまま出力してい
る。

【００３２】図４に示す本発明の構成を生かした駆動シ
ーケンスの一例を以下に記述する。装置立ち上げ時に、
逐次設定手段により設定値登録用レジスタ３１，３２，
３３にレジスタ設定値を登録する。上位からの描画指示
を受けた段階で、レジスタ３６，３７，４３へ一括設定
手段により一括設定を行なう。続けて、レジスタ３４，
３５へ逐次設定手段により逐次設定を行なう。

【００３３】以上の駆動シーケンスにより、論理回路は
描画動作を開始する。逐次設定の場合には、レジスタ３
６の設定に四回、レジスタ４３の設定に一回、レジスタ
３７の設定に四回の設定動作があるので、差し引き八回
もの設定動作を省くことができ、それだけ設定時間を短
縮することができる。

【００３４】なお、図４において、タイミング制御部４
６は、描画用論理回路３０にクロックを供給するもので
ある。また、イメージバス制御部４８は、アドレス制御
部３８と、描画パターン制御部４４と、シーケンス制御
部４７との出力を受けて、イメージバスへの出力を行な
っている。比較回路３９は、二つの入力の比較結果を出
力するものである。

【００３５】

【発明の効果】以上説明したように、本発明によれば、
複数個のレジスタにレジスタ設定値を一括して設定する
ことができるので、レジスタの設定に要する時間を大幅
に短縮することができる。従って、特に短ベクトル描画
時など、論理回路の動作時間がきわめて短いような場合
に、処理速度が顕著に向上するという利点がある。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】内部制御信号発生回路の論理の一例を示す図で
ある。

【図３】本発明の一実施例を示す図である。

【図４】描画用論理回路の構成例を示す図である。

【図５】システムバス制御部の論理の一例を示す図であ
る。

【符号の説明】

１内部制御信号発生回路２，３登録手段４，５，４０〜４２選択回路６，７，３１〜３７，４３レジスタ１０ＭＰＵ１１システムメモリ１２回線制御用論理回路１３システムバス１４，３０描画用論理回路１５周辺入出力装置制御用論理回路１６イメージバス１７ビットマップメモリ１８ＣＲＴ装置１９入出力装置３８アドレス制御部３９比較回路４４描画パターン制御部４５システムバス制御部４６タイミング制御部４７シーケンス制御部４８イメージバス制御部

Claims

【特許請求の範囲】

【請求項１】回路動作を指定するための複数個のレジス
タの中から特定のレジスタを選択するためのレジスタ選
択信号と、前記レジスタに設定する値を示すレジスタ設
定値信号と、前記レジスタから値を読み出すのか、ある
いは前記レジスタへ値を書き込むのかを示す読み出し・
書き込み信号とを与えられて、回路動作を指定する情報
を複数個のレジスタへ逐次設定し、出力するよう構成さ
れた回路において、各レジスタに設定する値を予め登録する手段と、回路外部からの指示を契機として、前述の登録する手段
に登録した各設定値を、複数個のレジスタへ一括して設
定する手段とを設けることを特徴とする回路動作を指定
するための回路。