JPH05264651A - 評価装置 - Google Patents
評価装置Info
- Publication number
- JPH05264651A JPH05264651A JP4094945A JP9494592A JPH05264651A JP H05264651 A JPH05264651 A JP H05264651A JP 4094945 A JP4094945 A JP 4094945A JP 9494592 A JP9494592 A JP 9494592A JP H05264651 A JPH05264651 A JP H05264651A
- Authority
- JP
- Japan
- Prior art keywords
- stress
- temperature
- pulse
- fet
- tank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 １００℃以上や−４０℃などの環境かでの半
導体装置の評価において、高い周波数のパルスストレス
を正確に印加できるようにすることを目的とする。 【構成】 高周波のパルスストレスを印加するために測
定ディバイスの近くに配置したい付加回路３は常温槽１
ｂに設置され、測定対象であるディバイス２は加速試験
槽１ａに設置される。
導体装置の評価において、高い周波数のパルスストレス
を正確に印加できるようにすることを目的とする。 【構成】 高周波のパルスストレスを印加するために測
定ディバイスの近くに配置したい付加回路３は常温槽１
ｂに設置され、測定対象であるディバイス２は加速試験
槽１ａに設置される。
Description
【０００１】
【産業上の利用分野】この発明は、室温と異なる温度環
境下における半導体装置の試験をする評価装置に関す
る。
境下における半導体装置の試験をする評価装置に関す
る。
【０００２】
【従来の技術】現在、ＤＲＡＭなどに代表される大規模
集積回路は、ますます高集積化が進み、これに伴い素子
構造も比例縮小により微細化されている。この素子構造
の微細化に伴い、素子内の電界強度が増大し、高エネル
ギーを得たホットキャリアに起因する特性劣化や、高密
度の電流が流れることにより起こるエレクトロマイグレ
ーションに起因する特性劣化が、大規模集積回路の信頼
性上の問題となっている。
集積回路は、ますます高集積化が進み、これに伴い素子
構造も比例縮小により微細化されている。この素子構造
の微細化に伴い、素子内の電界強度が増大し、高エネル
ギーを得たホットキャリアに起因する特性劣化や、高密
度の電流が流れることにより起こるエレクトロマイグレ
ーションに起因する特性劣化が、大規模集積回路の信頼
性上の問題となっている。
【０００３】これらの特性劣化の評価は、一般に実際の
使用条件よりもかなり厳しい環境下のもとで行われる。
たとえば、ホットキャリアによる素子の特性劣化の評価
は、−４０℃程度の低温環境下に被測定ディバイスをお
いて行われ、エレクトロマイグレーションによる金属配
線の断線などの素子の特性劣化は１００〜１５０℃程度
の高温環境下に被測定ディバイスをおいて行われる。
使用条件よりもかなり厳しい環境下のもとで行われる。
たとえば、ホットキャリアによる素子の特性劣化の評価
は、−４０℃程度の低温環境下に被測定ディバイスをお
いて行われ、エレクトロマイグレーションによる金属配
線の断線などの素子の特性劣化は１００〜１５０℃程度
の高温環境下に被測定ディバイスをおいて行われる。
【０００４】また、集積度が高い回路の評価ほど、正確
な評価を行うためには、１ＭＨｚ以上の高い周波数のパ
ルスストレスを被測定ディバイスに印加して、被測定デ
ィバイスのパルスストレスの印加による特性変化を計測
する必要がある。
な評価を行うためには、１ＭＨｚ以上の高い周波数のパ
ルスストレスを被測定ディバイスに印加して、被測定デ
ィバイスのパルスストレスの印加による特性変化を計測
する必要がある。
【０００５】これらの評価試験は、パルスストレスを被
測定ディバイスに印加することにより行われ、正確な評
価には、被測定ディバイスに正しくパルスストレスが印
加されることと、その結果の評価時に微弱信号を正しく
測定することが必要である。すなわち、評価装置から被
測定ディバイスの間で、印加するパルスストレスの伝送
特性が良好であることと高絶縁抵抗であることの双方が
要求される。
測定ディバイスに印加することにより行われ、正確な評
価には、被測定ディバイスに正しくパルスストレスが印
加されることと、その結果の評価時に微弱信号を正しく
測定することが必要である。すなわち、評価装置から被
測定ディバイスの間で、印加するパルスストレスの伝送
特性が良好であることと高絶縁抵抗であることの双方が
要求される。
【０００６】図４は、従来の評価装置の構成を示すブロ
ック図であり、２は測定対象のディバイス、４１はディ
バイス２に直流ストレス電圧を印加し、かつディバイス
２の特性の計測とをする計測部、４２は印加するパルス
ストレスをそれぞれのディバイス２に分配し、計測部４
１で評価するディバイス２を切り替えるリレーマトリッ
クスである。
ック図であり、２は測定対象のディバイス、４１はディ
バイス２に直流ストレス電圧を印加し、かつディバイス
２の特性の計測とをする計測部、４２は印加するパルス
ストレスをそれぞれのディバイス２に分配し、計測部４
１で評価するディバイス２を切り替えるリレーマトリッ
クスである。
【０００７】４３はディバイス２にパルスストレスを印
加するためのパルス発生器、４４はリレーマトリックス
４２からのパルスストレスをディバイス２に供給し、デ
ィバイス２からの信号をリレーマトリックス４２に伝え
る信号伝送路、４５はディバイス２を設置する恒温槽で
ある。
加するためのパルス発生器、４４はリレーマトリックス
４２からのパルスストレスをディバイス２に供給し、デ
ィバイス２からの信号をリレーマトリックス４２に伝え
る信号伝送路、４５はディバイス２を設置する恒温槽で
ある。
【０００８】従来は、高温状態や低温状態を作り出す恒
温槽４５の中にディバイス２を配置し、計測部４１とパ
ルス発生部４３とリレーマトリックス４２を恒温槽４５
の外に配置し、それらを信号伝送路５でつなぎ、ディバ
イス２の特性評価を実施していた。また、計測部４１，
パルス発生部４３，リレーマトリックス４２は、温度変
化により正確に動作をしなくなる部品が使用されている
ため、周囲の温度が槽内温度によって大きく変化する恒
温槽４５の近くには、配置することはできなかった。
温槽４５の中にディバイス２を配置し、計測部４１とパ
ルス発生部４３とリレーマトリックス４２を恒温槽４５
の外に配置し、それらを信号伝送路５でつなぎ、ディバ
イス２の特性評価を実施していた。また、計測部４１，
パルス発生部４３，リレーマトリックス４２は、温度変
化により正確に動作をしなくなる部品が使用されている
ため、周囲の温度が槽内温度によって大きく変化する恒
温槽４５の近くには、配置することはできなかった。
【０００９】
【発明が解決しようとする課題】従来の評価装置は、以
上のように構成されていたので、パルス発生部４３やリ
レーマトリックス４２などその動作が温度により制限を
受けるものは、恒温槽４５より離して設置しなければな
らず、信号伝送路４４が１ｍ以上と長くなり、その信号
伝送路４４の浮遊容量により容量負荷が増加して、パル
スストレスの伝送特性が悪化し、高い周波数のパルスス
トレスを伝送できないという問題があった。
上のように構成されていたので、パルス発生部４３やリ
レーマトリックス４２などその動作が温度により制限を
受けるものは、恒温槽４５より離して設置しなければな
らず、信号伝送路４４が１ｍ以上と長くなり、その信号
伝送路４４の浮遊容量により容量負荷が増加して、パル
スストレスの伝送特性が悪化し、高い周波数のパルスス
トレスを伝送できないという問題があった。
【００１０】例えば、パルス発生部４３と被測定用のデ
ィバイス２のストレス伝達経路が１ｍでは１００ｋＨｚ
程度までのパルスストレスしか印加できず、これ以上の
周波数のパルスストレスを印加しようとしても、その波
形が崩れたりノイズが発生したりして正常なストレス印
加ができなかった。
ィバイス２のストレス伝達経路が１ｍでは１００ｋＨｚ
程度までのパルスストレスしか印加できず、これ以上の
周波数のパルスストレスを印加しようとしても、その波
形が崩れたりノイズが発生したりして正常なストレス印
加ができなかった。
【００１１】
【課題を解決するための手段】この発明の評価装置は、
槽内の温度を高温状態や低温状態に維持する第１の恒温
槽と、第１の恒温槽に付設され第１の恒温槽の温度の影
響を受けず槽内の温度をほぼ常温に維持する第２の恒温
槽とを有し、第１の恒温槽の中に測定する半導体装置を
配置し、ストレス印加手段か計測手段のすくなくとも一
方を第２の恒温槽の中に配置する。
槽内の温度を高温状態や低温状態に維持する第１の恒温
槽と、第１の恒温槽に付設され第１の恒温槽の温度の影
響を受けず槽内の温度をほぼ常温に維持する第２の恒温
槽とを有し、第１の恒温槽の中に測定する半導体装置を
配置し、ストレス印加手段か計測手段のすくなくとも一
方を第２の恒温槽の中に配置する。
【００１２】
【作用】測定をする半導体装置と評価装置の信号伝送路
が短かくなる。
が短かくなる。
【００１３】
【実施例】以下、この発明の１実施例を図について説明
する。図１は、この発明の１実施例である評価装置の構
成を示す斜視図であり、１ａは設定により１００℃以上
の高温状態や−４０℃等の低温状態を維持する加速試験
槽、１ｂは窒素ガスがパージされ常温に保持される常温
槽、１ｃは加速試験槽１ａと常温槽１ｂを熱的に遮断す
る断熱隔壁、２は測定対象のディバイスである。
する。図１は、この発明の１実施例である評価装置の構
成を示す斜視図であり、１ａは設定により１００℃以上
の高温状態や−４０℃等の低温状態を維持する加速試験
槽、１ｂは窒素ガスがパージされ常温に保持される常温
槽、１ｃは加速試験槽１ａと常温槽１ｂを熱的に遮断す
る断熱隔壁、２は測定対象のディバイスである。
【００１４】３はディバイス２に安定してパルスストレ
スを印加するためにディバイス２になるべく近くに配置
したい回路などからなる付加回路、４は付加回路３と評
価装置の他の計測器部分などとを接続する端子部、５は
測定ディバイス２や付加回路３などを保持する治具、６
は治具５を断熱隔壁１ｃに固定し治具５のディバイス２
側と付加回路３側とを熱的に遮断する断熱材、４３ａは
付加回路３を分離したパルス発生部であり、他は図４と
同様である。
スを印加するためにディバイス２になるべく近くに配置
したい回路などからなる付加回路、４は付加回路３と評
価装置の他の計測器部分などとを接続する端子部、５は
測定ディバイス２や付加回路３などを保持する治具、６
は治具５を断熱隔壁１ｃに固定し治具５のディバイス２
側と付加回路３側とを熱的に遮断する断熱材、４３ａは
付加回路３を分離したパルス発生部であり、他は図４と
同様である。
【００１５】図２は、図１の付加回路３の１例を示す回
路図であり、２ａは測定対象であるディバイス２を構成
するＦＥＴ、２１は測定対象のＦＥＴ２ａに安定して正
確にパルスストレスを印加するためのパルスバッファア
ンプ、２２はＦＥＴ２ａのパルスバッファアンプ２１に
対する接続と計測部４１に対する接続とを切り替えるリ
ードリレーである。
路図であり、２ａは測定対象であるディバイス２を構成
するＦＥＴ、２１は測定対象のＦＥＴ２ａに安定して正
確にパルスストレスを印加するためのパルスバッファア
ンプ、２２はＦＥＴ２ａのパルスバッファアンプ２１に
対する接続と計測部４１に対する接続とを切り替えるリ
ードリレーである。
【００１６】パルスバッファアンプ２１とリードリレー
２２は常温下で正常な動作をするが、−４０℃などの低
温下や１００℃以上などの高温下では正常な動作をしな
い。このため、それらは常温槽１ｂ内に設置され、加速
試験槽１ａの温度の影響を受けずほぼ常温に保持される
ので、問題なく正常な動作をする。
２２は常温下で正常な動作をするが、−４０℃などの低
温下や１００℃以上などの高温下では正常な動作をしな
い。このため、それらは常温槽１ｂ内に設置され、加速
試験槽１ａの温度の影響を受けずほぼ常温に保持される
ので、問題なく正常な動作をする。
【００１７】また、付加回路３が測定対象であるディバ
イス２の近くに配置されているので、パルスバッファア
ンプ２１と測定対象であるＦＥＴ２ａとの距離は約１０
ｃｍと近くなり、周波数が１ＭＨｚの高周波のパルスス
トレスをＦＥＴ２ａに印加することができる。
イス２の近くに配置されているので、パルスバッファア
ンプ２１と測定対象であるＦＥＴ２ａとの距離は約１０
ｃｍと近くなり、周波数が１ＭＨｚの高周波のパルスス
トレスをＦＥＴ２ａに印加することができる。
【００１８】なお、上記実施例では、高い周波数のパル
スストレスを印加していたが、評価のために印加するス
トレスが直流の場合でもよい。
スストレスを印加していたが、評価のために印加するス
トレスが直流の場合でもよい。
【００１９】図３は、直流ストレスを印加して半導体装
置の評価をする評価装置の１例を示す回路図であり、２
ｂは測定対象のＦＥＴ、３１はＦＥＴ２ｂそれぞれのド
レインに１つずつ接続して直流のストレスを印加するプ
ログラム電源、３１ａ，３１ｂはＦＥＴ２ｂのゲートに
共通に接続して直流のストレスを印加するプログラム電
源、３２はＦＥＴ２ｂのゲートに印加する直流のストレ
スを切り替えるリードリレーである。
置の評価をする評価装置の１例を示す回路図であり、２
ｂは測定対象のＦＥＴ、３１はＦＥＴ２ｂそれぞれのド
レインに１つずつ接続して直流のストレスを印加するプ
ログラム電源、３１ａ，３１ｂはＦＥＴ２ｂのゲートに
共通に接続して直流のストレスを印加するプログラム電
源、３２はＦＥＴ２ｂのゲートに印加する直流のストレ
スを切り替えるリードリレーである。
【００２０】この評価装置において、ストレス印加状態
では、リードリレー３２全てを接続状態とするため、負
荷電流値が比較的大きいドレインへのストレス印加のた
めにプログラム電源３１はＦＥＴ２ｂに単独でそれぞれ
割り当てられる。この実施例でも、リードリレー３２は
常温槽１ｂに設置されているので、高温状態や低温状態
の影響を受けずに正常な動作を行うことができる。
では、リードリレー３２全てを接続状態とするため、負
荷電流値が比較的大きいドレインへのストレス印加のた
めにプログラム電源３１はＦＥＴ２ｂに単独でそれぞれ
割り当てられる。この実施例でも、リードリレー３２は
常温槽１ｂに設置されているので、高温状態や低温状態
の影響を受けずに正常な動作を行うことができる。
【００２１】
【発明の効果】以上のように、この発明によれば、大規
模集積回路などの半導体装置の評価において、印加する
パルスストレス等のストレス電界を正確に被測定半導体
装置に印加できるので、集積度の高い半導体装置でも精
度良く評価ができるという効果がある。
模集積回路などの半導体装置の評価において、印加する
パルスストレス等のストレス電界を正確に被測定半導体
装置に印加できるので、集積度の高い半導体装置でも精
度良く評価ができるという効果がある。
【図１】この発明の１実施例である評価装置の構成を示
す斜視図である。
す斜視図である。
【図２】図１の付加回路３の１例を示す回路図である。
【図３】この発明の他の実施例である評価装置の構成を
示す構成図である。
示す構成図である。
【図４】従来の評価装置の構成を示す構成図である。
１ａ 加速試験槽 １ｂ 常温槽 ２ ディバイス ３ 付加回路 ４ 端子部 ５ 治具 ４１ 計測部 ４３ａ パルス発生部
Claims (1)
- 【請求項１】 高温状態や低温状態で半導体装置にスト
レス電界を印加し、それにより前記半導体装置の評価試
験を行うために、前記半導体装置にストレス電界を印加
するストレス印加手段と、前記半導体装置の特性を計測
する計測手段とを備えた評価装置において、 槽内の温度を高温状態や低温状態に維持する第１の恒温
槽と、 前記第１の恒温槽に付設され前記第１の恒温槽の温度の
影響を受けず槽内の温度をほぼ常温に維持する第２の恒
温槽とを有し、 前記第１の恒温槽の中に測定する半導体装置を配置し、
前記ストレス印加手段と計測手段との少なくとも一方を
前記第２の恒温槽の中に配置することを特徴とする評価
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4094945A JPH05264651A (ja) | 1992-03-23 | 1992-03-23 | 評価装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4094945A JPH05264651A (ja) | 1992-03-23 | 1992-03-23 | 評価装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05264651A true JPH05264651A (ja) | 1993-10-12 |
Family
ID=14124088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4094945A Pending JPH05264651A (ja) | 1992-03-23 | 1992-03-23 | 評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05264651A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009121835A (ja) * | 2007-11-12 | 2009-06-04 | Keithley Instruments Inc | 多チャンネル・パルス試験方法 |
| JP2013101105A (ja) * | 2011-10-11 | 2013-05-23 | National Institute For Materials Science | 高温摩擦磨耗測定装置 |
| JP2018096755A (ja) * | 2016-12-09 | 2018-06-21 | 株式会社デンソー | 半導体素子の検査装置および検査方法 |
| JP2021026009A (ja) * | 2019-08-07 | 2021-02-22 | 株式会社クオルテック | 電気素子試験装置および電気素子の試験方法 |
-
1992
- 1992-03-23 JP JP4094945A patent/JPH05264651A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009121835A (ja) * | 2007-11-12 | 2009-06-04 | Keithley Instruments Inc | 多チャンネル・パルス試験方法 |
| JP2013101105A (ja) * | 2011-10-11 | 2013-05-23 | National Institute For Materials Science | 高温摩擦磨耗測定装置 |
| JP2018096755A (ja) * | 2016-12-09 | 2018-06-21 | 株式会社デンソー | 半導体素子の検査装置および検査方法 |
| JP2021026009A (ja) * | 2019-08-07 | 2021-02-22 | 株式会社クオルテック | 電気素子試験装置および電気素子の試験方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7068061B2 (en) | Semiconductor device characteristics measurement apparatus and connection apparatus | |
| US5473259A (en) | Semiconductor device tester capable of simultaneously testing a plurality of integrated circuits at the same temperature | |
| US6791344B2 (en) | System for and method of testing a microelectronic device using a dual probe technique | |
| US5572160A (en) | Architecture for RF signal automatic test equipment | |
| KR101293381B1 (ko) | 전자 장치를 테스트하기 위한 시스템의 동작 주파수를증가시키는 방법 및 장치 | |
| US6331783B1 (en) | Circuit and method for improved test and calibration in automated test equipment | |
| JP2010133954A (ja) | フリッカ雑音のテストシステム | |
| US5006809A (en) | Apparatus for measuring the electrical resistance of a test specimen | |
| US5144253A (en) | Method and apparatus for determining interactions due to direct currents on adjacent buried metal structures | |
| JPH05264651A (ja) | 評価装置 | |
| US5304925A (en) | Semiconductor device | |
| US7535243B2 (en) | Method and program for controlling an apparatus for measurement of characteristics of a semiconductor device under test | |
| JP3558425B2 (ja) | 信号切換装置およびスイッチ回路 | |
| US20070170947A1 (en) | Method and an apparatus for measuring FET properties | |
| JP3329279B2 (ja) | 電子部品の検査装置 | |
| JPH08101253A (ja) | 半導体試験装置 | |
| JPH05149996A (ja) | 半導体装置の熱抵抗測定方法 | |
| JPH1114708A (ja) | 電子部品の特性試験方法 | |
| JPH09329635A (ja) | 接続ルート探査方法及びシステム | |
| JP3147486B2 (ja) | 半導体素子測定回路 | |
| JPH01102375A (ja) | 電気的特性測定システム | |
| JP3174895B2 (ja) | 信号選択回路のテスト方法 | |
| US7141984B2 (en) | Switching circuit for current measurement range resistor and current measurement apparatus including switching circuit | |
| JPH0722479A (ja) | 半導体装置 | |
| Fischer et al. | EMI of active front ends applied in the automotive industry |