JPH05260509A

JPH05260509A - 画像信号処理装置

Info

Publication number: JPH05260509A
Application number: JP4051708A
Authority: JP
Inventors: Yuji Eiki; 裕二栄木; Eiji Ohara; 栄治大原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-03-10
Filing date: 1992-03-10
Publication date: 1993-10-08
Anticipated expiration: 2018-01-08
Also published as: US5508813A; JP3363473B2

Abstract

(57)【要約】【目的】従来の技術における課題を解消し、安価かつ
簡単な構成にて、各種信号処理を行う際に必要な画像信
号を遅延する為の専用の遅延素子を用いる事無く画像信
号を遅延し、各種信号処理を行う事ができる画像信号処
理装置を提供する事を目的とする。【構成】輝度信号及び色信号により構成される画像信
号を１フィールド分記憶可能なファーストイン・ファー
ストアウトメモリを有し、前記ファーストイン・ファー
ストアウトメモリに対して画像信号を書き込んだり、あ
るいは前記ファーストイン・ファーストアウトメモリに
記憶された画像信号を読み出したりする際に、前記ファ
ーストイン・ファーストアウトメモリに対する信号の書
き込み、あるいは読み出し動作を前記画像信号の水平走
査期間周期でリセットする様に構成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、輝度信号及び色信号に
より構成される画像信号を処理する画像信号処理装置に
関するものである。

【０００２】

【従来の技術】従来より、輝度信号及び色信号により構
成される画像信号を処理する装置として、電子スチルビ
デオシステムがある。

【０００３】上記電子スチルビデオシステムは、１フィ
ールドあるいは１フレーム分の静止画像信号をビデオフ
ロッピーと呼ばれる磁気ディスク上に同心円状に形成さ
れる１本のトラックに対して、１フィールド分毎に記録
し（すなわち、１フレーム分の画像信号はビデオフロッ
ピー上の２本のトラックに記録される）、該ビデオフロ
ッピーに記録された画像信号を再生し、テレビジョンモ
ニタ装置にて表示したり、プリンタ装置にてハードコピ
ーしたりするシステムである。

【０００４】上記電子スチルビデオシステムは、画像信
号の記録時には、該画像信号を構成する輝度信号につい
ては高域周波数帯域にＦＭ変調し、色信号については２
種類の色差信号（Ｒ−Ｙ、Ｂ−Ｙ）を線順次化した後、
低域周波数帯域にＦＭ変調し、更に、形成されたＦＭ変
調輝度信号とＦＭ変調線順次色差信号とを周波数多重
し、ビデオフロッピーに記録しており、画像信号の再生
時には、ビデオフロッピーから再生された信号よりＦＭ
変調輝度信号とＦＭ変調線順次色差信号とを抽出し、夫
々をＦＭ復調し、線順次色差信号については同時化処理
を施した後、直角二相変調する事により、クロマ信号を
形成し、ＦＭ復調された輝度信号と形成されたクロマ信
号を周波数多重する事により、例えば、ＮＴＳＣテレビ
ジョン方式に準拠したビデオ信号として、テレビジョン
モニタ装置やプリンタ装置等に供給している。

【０００５】尚、上述の電子スチルビデオシステムは、
ビデオフロッピー上の１本のトラックに記録されている
１フィールド分の画像信号を再生し、該１フレーム分の
画像信号から１フレーム分（すなわち、２フィールド
分）の画像信号を形成し、テレビジョンモニタ装置やプ
リンタ装置等に供給する所謂フィールド再生モードを有
しており、該フィールド再生モード時には、１フレーム
分（すなわち、２フィールド分）の画像信号の内の一方
のフィールドの画像信号に相当するビデオフロッピーよ
り再生された１フィールド分の画像信号から他方のフィ
ールドの画像信号（以下、補間フィールド画像信号と称
す）を形成する際に、前記ビデオフロッピーより再生さ
れた１フィールド分の画像信号をテレビジョンモニタ装
置に表示した場合に、該モニタ装置の表示画面上におい
て近設する複数の水平走査線に対応する画像信号の相加
平均を取る事により、前記補間フィールド画像信号を形
成する所謂フィールド補間処理を行なっており、更に、
該フィールド補間処理により形成された奇数番目のフィ
ールドの画像信号と偶数番目のフィールドの画像信号と
の１／２Ｈ（Ｈは水平走査期間）の時間ずれを補正する
所謂スキュー補正処理が行なわれている。

【０００６】また、上記電子スチルビデオシステムで
は、ビデオフロッピーに記録された画像信号を再生する
際に、ドロップアウトと呼ばれる信号の欠落が発生した
場合に、これを補償する所謂ドロップアウト補償処理が
行なわれている。

【０００７】以上の様に、電子スチルビデオシステムで
は、再生時における線順次色差信号の同時化処理及びド
ロップアウト補償処理、フィールド再生モード時におけ
るフィールド補間処理及びスキュー補間処理等を行なう
際に、画像信号を１水平走査期間遅延させる必要があ
り、従来の電子スチルビデオシステムにおいてはガラス
遅延線やＣＣＤ（ＣｈａｇｅＣｏｕｐｌｅｄＤｅｖ
ｉｃｅ）等の各種の遅延素子が用いられている。

【０００８】また、最近では、ディジタル化された１フ
ィールド分（あるいは、１フレーム分）の画像信号を記
憶する事ができ、更に、記憶されたディジタル画像信号
をアドレス指定する事により、任意のディジタル画像信
号をランダムにアクセスする事が可能なＤＲＡＭ（Ｄｙ
ｎａｍｉｃＲａｎｄａｍＡｃｃｅｓｓＭｅｍｏｒ
ｙ）を搭載し、再生時に、ビデオフロッピーをモータに
より回転駆動し、該ビデオフロッピーより再生された１
フィールド分（あるいは、１フレーム分）の画像信号を
ディジタル化し、前記ＤＲＡＭに記憶した後、前記モー
タの回転駆動を停止し、前記ＤＲＡＭに記憶されている
ディジタル画像信号を１フィールド期間（あるいは、１
フレーム期間）毎に繰り返し読み出し、読み出されたデ
ィジタル画像信号をアナログ化し、出力する事により、
再生時におけるシステムの消費電力を低減している電子
スチルビデオシステムも考えられている。

【０００９】そして、上記ＤＲＡＭを搭載した電子スチ
ルビデオシステムでは、再生時にビデオフロッピーより
再生された画像信号を該ＤＲＡＭに記憶した後には、ア
ドレス指定する事により任意の画像信号をアクセスする
事が可能であるため、前記ガラス遅延線やＣＣＤ等の各
種の遅延素子を用いずに、再生時における線順次色差信
号の同時化処理及びドロップアウト補償処理、フィール
ド再生モード時におけるフィールド補間処理及びスキュ
ー補間処理等を行なう事ができる。

【００１０】例えば、前記ドロップアウト補償処理につ
いては、前記ＤＲＡＭに記憶された画像信号を読み出す
際に、再生時にドロップアウトが発生している期間に対
応したアドレスについては、例えば、１水平走査期間前
や後のアドレスの画像信号を読み出す様にし、また、前
記線順次色差信号の同時化処理については、前記ＤＲＡ
Ｍに記憶された線順次色差信号を読み出す際に、互いに
１水平走査期間ずれているアドレスの２種類の信号を同
時に読み出す事により可能となる。

【００１１】

【発明が解決しようとする課題】しかしながら、上述の
様なディジタル化された１フィールド分（あるいは、１
フレーム分）の画像信号を記憶する事ができ、更に、記
憶されたディジタル画像信号をアドレス指定する事によ
り、任意のディジタル画像信号をランダムにアクセスす
る事が可能なＤＲＡＭは、信号の書き込みあるいは読み
出しを高速に行なわなければならないが、汎用のＤＲＡ
Ｍは、信号の書き込みあるいは読み出し速度が遅いた
め、高速で信号の書き込みあるいは読み出しを行なうた
めには、パラレル処理により信号を書き込み及び読み出
しを行なわなければならず、複数のＤＲＡＭ素子が必要
となるため、構成が複雑になり、システムの小型軽量化
が困難である。

【００１２】また、信号の書き込みあるいは読み出し速
度の速いデュアルポートＤＲＡＭ（ＤｕａｌＰｏｒｔ
ＤｙｎａｍｉｃＲａｎｄａｍＡｃｃｅｓｓＭｅ
ｍｏｒｙ）を用いる事もできるが、該デュアルポートＤ
ＲＡＭは非常に高価である為、コストが増大してしまう
という問題があった。

【００１３】本発明は、上記従来の技術における課題を
解消するために為されたもので、安価かつ簡単な構成に
て、各種信号処理を行う際に必要な画像信号を遅延する
為の専用の遅延素子を用いる事無く画像信号を遅延し、
各種信号処理を行う事ができる画像信号処理装置を提供
する事を目的とするものである。

【００１４】

【課題を解決するための手段】本発明の画像信号処理装
置は、輝度信号及び色信号により構成される画像信号を
１フィールド分記憶可能なファーストイン・ファースト
アウトメモリと、前記ファーストイン・ファーストアウ
トメモリに対して画像信号を書き込んだり、あるいは前
記ファーストイン・ファーストアウトメモリに記憶され
た画像信号を読み出したりする際に、前記ファーストイ
ン・ファーストアウトメモリに対する信号の書き込み、
あるいは読み出し動作を前記画像信号の水平走査期間周
期でリセットするメモリ制御手段とを備えたものであ
る。

【００１５】

【作用】上述の構成により、安価かつ簡単な構成にて、
各種信号処理を行う際に必要な画像信号を遅延する為の
専用の遅延素子を用いる事無く画像信号を遅延し、各種
信号処理を行う事ができる様になる。

【００１６】

【実施例】以下、本発明を本発明の実施例を用いて説明
する。

【００１７】図１は、本発明の一実施例として、本発明
を適用した電子スチルビデオシステムにおける再生装置
の概略構成を示したブロック図である。

【００１８】尚、ここではビデオフロッピー上に同心円
状に形成されている複数のトラックの内、燐設して形成
されている２本のトラックに対して、１フレーム分（２
フィールド分）の画像信号を、夫々１本のトラックに１
フィールド分づつ記録するフレーム記録モードに従って
記録された１フレーム分の画像信号を再生する場合につ
いて説明する。

【００１９】図１において、装置に装填されたビデオフ
ロッピー１はシステムコントローラ２６からの指示に従
って、モータ２をモータ駆動回路３により駆動する事に
より、回転させ、不図示の操作部を操作し、該ビデオフ
ロッピー１上に同心円状に形成されている複数のトラッ
クの内、１フレーム分の画像信号が記録されている任意
のトラックを指定する事により、１フレーム分の画像信
号が記録されている燐設した２本のトラックの内の外周
側のトラック上にヘッド移動機構５により磁気ヘッド４
を移動し、記録されている第１フィールドの画像信号を
再生する。

【００２０】そして、磁気ヘッド４によって再生された
信号はアンプ６により増幅された後、ＦＭ変調輝度信号
分離フィルタ７、ＦＭ変調線順次色差信号分離フィルタ
８によってＦＭ変調輝度信号とＦＭ変調線順次色差信号
とに分離され、夫々ＦＭ復調器９、１０においてＦＭ復
調され、ディエンファシス回路１１、１２において記録
時に施されたエンファシス処理とは逆の特性を有するデ
ィエンファシス処理が施され、ローパスフィルタ（ＬＰ
Ｆ）１３、１４において、不要な周波数成分の信号が除
去された後、Ａ／Ｄ変換器１５、１６によってディジタ
ル化される事により、ディジタル輝度データとディジタ
ル線順次色差データとしてディジタル信号処理部１７に
入力される。

【００２１】そして、ディジタル信号処理部１７では入
力されるディジタル輝度データとディジタル線順次色差
データをＦＩＦＯ（ＦｉｒｓｔＩｎＦｉｒｓｔＯ
ｕｔ）メモリ１８に書き込んだ後、ビデオフロッピー１
上の１フレーム分の画像信号が記録されている燐設した
２本のトラックの内の内周側のトラック上にヘッド移動
機構５により磁気ヘッド４を移動し、記録されている第
２フィールドの画像信号を再生し、前記第１フィールド
の画像信号の場合と同様にして第２フィールドの画像信
号のディジタル輝度データとディジタル線順次色差デー
タをＦＩＦＯメモリ１８に書き込み、該ＦＩＦＯメモリ
１８に書き込まれたデータを用いて後述するディジタル
信号処理を行ない、該ディジタル信号処理が施される事
により形成された第１フィールドの画像信号に対応した
ディジタル輝度データ、ディジタルクロマデータと第２
フィールドの画像信号に対応したディジタル輝度デー
タ、ディジタルクロマデータを１フィールド期間毎に交
互に順次出力する。

【００２２】そして、前記ディジタル信号処理部１７よ
り１フィールド期間毎に交互に順次出力されるディジタ
ル輝度データとディジタルクロマデータは、Ｄ／Ａ変換
器１９、２０においてアナログ化され、ＬＰＦ２１、バ
ンドパスフィルタ（ＢＰＦ）２２において不要な周波数
成分の信号が除去された後、加算器２３において周波数
多重され、バッファアンプ２４を介して、出力端子２５
より、例えばテレビジョンモニタ装置等の外部機器に出
力される。

【００２３】図２は前記図１に示した装置におけるディ
ジタル信号処理部１７とＦＩＦＯメモリ１８の詳細な構
成を示すブロック図である。

【００２４】図２に示す様にＦＩＦＯメモリ１８は、例
えば、ＴＥＸＡＳＩＮＳＴＲＵＭＥＮＴＳ社のＴＭＳ
４Ｃ１０５０等のファーストイン・ファーストアウトタ
イプの４個のメモリ素子により構成されており、図中の
メモリ素子Ａ、Ｂを第１バンクと称し、第１フィールド
画像信号記憶用として、メモリ素子Ｃ、Ｄを第２バンク
と称し、第２フィールド画像信号記憶用として用いる。

【００２５】尚、上記ＦＩＦＯメモリ１８における各メ
モリ素子は夫々１サンプル当たり４ビットのサンプルデ
ータを２６２×２６２サンプル分記憶可能な記憶容量を
有し、夫々データの入力端子（図中のＤＩ）と出力端子
（図中のＤＯ）とが独立して設けられており、メモリコ
ントローラ２８よりデータ書き込み制御端子（図中のＷ
Ｅ）あるいはデータ読み出し制御端子（図中のＲＥ）に
供給される信号がハイレベル期間中、データ書き込み状
態あるいはデータ読み出し状態となり、データ書き込み
状態の場合には、ＤＩ端子より入力されるデータをデー
タ書き込みクロック端子（図中のＳＷＣＫ）に供給され
るクロックパルスに同期して書き込み、データ読み出し
状態の場合には、記憶されているデータをデータ読み出
しクロック端子（図中のＳＲＣＫ）に供給されるクロッ
クパルスに同期して読み出し、ＤＯ端子より出力する。

【００２６】また、各メモリ素子のデータの書き込み／
読み出しサイクルは夫々３０ｎｓｅｃと非常に高速であ
り、更に、図中のリセットライト（ＲＳＴＷ）端子、リ
セットリード（ＲＳＴＲ）端子に対してリセットパルス
を後述するタイミングで印加する事により、入力される
データを１水平走査期間（以下、１Ｈと称す）遅延して
出力する１Ｈ遅延素子として動作させる事ができるもの
である。

【００２７】以下、図１及び図２を参照し、ビデオフロ
ッピー１より再生された１フレーム分の画像信号のＦＩ
ＦＯメモリ１８に対する書き込み／読み出し動作と、デ
ィジタル信号処理部１７におけるディジタル処理動作に
ついて説明する。

【００２８】Ａ／Ｄ変換器１５、１６においては、ＬＰ
Ｆ１３、１４より供給される輝度信号、線順次色差信号
を夫々色副搬送波周波数ｆｓｃ（＝３．５８ＭＨｚ）の
４倍（４ｆｓｃ＝１４．３ＭＨｚ）の周波数のサンプリ
ングレートにてサンプリングする事により、７０ｎｓｅ
ｃ毎に８ビットのディジタル輝度データと８ビットのデ
ィジタル線順次色差データを順次出力している。

【００２９】まず、ビデオフロッピー１から再生される
第１フィールドの画像信号に対応したディジタル輝度デ
ータＹ、ディジタル線順次色差データＲ−Ｙ／Ｂ−Ｙを
ＦＩＦＯメモリ１８に書き込む際には、メモリコントロ
ーラ２８の指示により、図３に示すタイミングチャート
に従って、図２のスイッチＳＷ１を図中の接点ａと接点
ｂに順次接続する事により、Ａ／Ｄ変換器１５より出力
される８ビットのディジタル輝度データＹはＦＩＦＯメ
モリ１８の第１バンクのメモリ素子Ａ、Ｂに夫々４ビッ
トづつ３５ｎｓｅｃの期間中に書き込まれ、Ａ／Ｄ変換
器１６より出力される８ビットのディジタル線順次色差
データＲ−Ｙ／Ｂ−ＹはＦＩＦＯメモリ１８の第１バン
クのメモリ素子Ａ、Ｂに夫々４ビットづつ３５ｎｓｅｃ
に期間中に書き込まれる。

【００３０】そして、ビデオフロッピー１から再生され
る第１フィールドの画像信号のＦＩＦＯメモリ１８の第
１バンクのメモリ素子Ａ、Ｂへの書き込みが完了した
ら、前述の様にシステムコントローラ２６からヘッド移
動機構５に指示を与え、磁気ヘッド４をビデオフロッピ
ー１の内周側に１トラック分移動し、該トラックに記録
されている第２フィールドの画像信号を再生し、ビデオ
フロッピー１から再生される第２フィールドの画像信号
に対応したディジタル輝度データＹ、ディジタル線順次
色差データＲ−Ｙ／Ｂ−ＹをＦＩＦＯメモリ１８に書き
込む際には、メモリコントローラ２７の指示により、図
３に示すタイミングチャートに従って、図２のスイッチ
ＳＷ２を図中の接点ａと接点ｂに順次接続する事によ
り、前述と同様にして、Ａ／Ｄ変換器１５、１６より出
力される第２フィールドのディジタル輝度データＹとデ
ィジタル線順次色差データＲ−Ｙ／Ｂ−Ｙを第２バンク
のメモリ素子Ｃ、Ｄに書き込む。

【００３１】以上の様にして、ＦＩＦＯメモリ１８に対
するビデオフロッピー１より再生される１フレーム分の
画像信号の書き込み動作が完了したら、システムコント
ローラ２６からモータ駆動回路３に指示を与え、モータ
２の駆動を中止する事により、フロッピーディスク１の
回転を停止する。

【００３２】尚、ＦＩＦＯメモリ１８に書き込まれるデ
ィジタル線順次色差データＲ−Ｙ／Ｂ−Ｙのサンプリン
グレートはディジタル輝度データＹのサンプリングレー
トの１／４（すなわち、３．５８ＭＨｚ）となる。

【００３３】また、本実施例の再生装置においては、図
１に示す様に、再生時にビデオフロッピー１から再生さ
れる信号にドロップアウトが発生しているか否かを検出
し、ドロップアウトが発生している事が検出されている
期間中には、ドロップアウト検出信号を発生するドロッ
プアウト検出回路２７が設けられており、図２に示すド
ロップアウト符号化回路２９は、前記ドロップアウト検
出回路２７よりドロップアウト検出信号が供給されてい
る期間中には、Ａ／Ｄ変換器１５より出力される８ビッ
トのディジタル輝度データＹの値を１６進数で”０ＦＦ
Ｈ”（すなわち、８ビットのデータがオール１の場合に
相当）に変更し、また、ドロップアウト検出信号が供給
されていない期間中に、Ａ／Ｄ変換器１５より出力され
る８ビットのディジタル輝度データＹの値が”０ＦＦ
Ｈ”を示している場合には”０ＦＥＨ”に変更し、”０
ＦＦＨ”以外の値を示している場合にはデータの値を変
更せずに、そのまま出力する回路で、該ドロップアウト
符号化回路２９から出力されるディジタル輝度データＹ
をＦＩＦＯメモリ１８に書き込む様に構成されている。

【００３４】そして、上述の様に、ＦＩＦＯメモリ１８
に対する１フレーム分の画像信号の書き込みが完了した
ら、ＦＩＦＯメモリ１８からの読み出し動作が開始さ
れ、更に後述するディジタル信号処理を施された後、ス
イッチＳＷ３からは１フレーム分のディジタル輝度デー
タＹが、ディジタル直交変調回路３０からは１フレーム
分のディジタルクロマデータＣが出力され、夫々Ｄ／Ａ
変換器１９、２０に供給される。

【００３５】以下、本実施例の再生装置におけるディジ
タル信号処理について詳細に説明する。

【００３６】本実施例の再生装置におけるディジタル信
号処理は、ＦＩＦＯメモリ１８に対する１フレーム分の
画像信号の書き込みが完了した後、該ＦＩＦＯメモリ１
８の一方のバンクのメモリ素子に書き込まれた１フィー
ルド分の画像信号を読み出す際に、他方のバンクのメモ
リ素子を１水平走査期間（以下、１Ｈと称す）遅延素子
として動作させ、該１Ｈ遅延素子を用いる事により、ド
ロップアウト補償処理、線順次色差信号の同時化処理、
１フィールド分の画像信号から１フレーム分の画像信号
を形成する補間処理をディジタル的に行うものである。

【００３７】図４は、上記実施例のＦＩＦＯメモリ１８
の一方のバンクのメモリ素子に書き込まれた１フィール
ド分の画像信号を読み出す際に、他方のバンクのメモリ
素子を１Ｈ遅延素子として使用する場合の動作状態を示
すタイミングチャートである。

【００３８】例えば、ＦＩＦＯメモリ１８の第１バンク
のメモリ素子Ａ、Ｂに記憶されている１フィールド分の
画像データを読み出し、スイッチＳＷ３の図中の接点ａ
に供給している１フィールド期間中、メモリコントロー
ラ２８はスイッチＳＷ２を図中の接点ｃに接続し、第１
バンクのメモリ素子Ａ、ＢのＤＯ端子から出力される画
像データを第２バンクのメモリ素子Ｃ、ＤのＤＩ端子に
供給している。

【００３９】この時、メモリコントローラ２８は第２バ
ンクのメモリ素子Ｃ、ＤのＷＥ端子にハイレベルの制御
信号を供給し、更にＲＳＴＷ端子に１Ｈ毎にリセットパ
ルスを供給する事により、該第２バンクのメモリ素子
Ｃ、Ｄには第１バンクのメモリ素子Ａ、Ｂより読み出さ
れている画像データが１水平走査線単位で書き込まれ
る。

【００４０】そして、第１バンクのメモリ素子Ａ、Ｂよ
り出力されるｎ番目の水平走査線に対応した画像データ
の第２バンクのメモリ素子Ｃ、Ｄへの書き込みが完了し
た後、第１バンクのメモリ素子Ａ、Ｂより出力される
（ｎ＋１）番目の水平走査線に対応した画像データの第
２バンクのメモリ素子Ｃ、Ｄへの書き込みが開始される
のと同時か、あるいは書き込みが開始されてから１１９
番目のサンプルデータが書き込まれるまでに、メモリコ
ントローラ２８から第２バンクのメモリ素子Ｃ、ＤのＲ
Ｅ端子にハイレベルの制御信号を供給し、更にＲＳＴＲ
端子に１Ｈ毎にリセットパルスを供給する事により、第
１バンクのメモリ素子Ａ、Ｂから第２バンクのメモリ素
子Ｃ、Ｄに書き込まれた画像データの読み出し動作を開
始させる事により、第２バンクのメモリ素子Ｃ、Ｄから
１Ｈ前に第１バンクのメモリ素子Ａ、Ｂより出力された
ｎ番目の水平走査線に対応した画像データを読み出す事
（すなわち、第１バンクのメモリ素子Ａ、Ｂより出力さ
れる画像データを第２バンクのメモリ素子Ｃ、Ｄにて１
Ｈ遅延された画像データを出力する事）ができる。

【００４１】尚、ＦＩＦＯメモリ１８を構成しているメ
モリ素子Ａ〜Ｄは上記条件を満足すれば、連続したデー
タの書き込み／読み出しが可能であり、また、書き込み
が完了したデータは、何度でも読み出す事ができるの
で、図４に示す様に、ＲＳＴＷ端子、ＲＳＴＲ端子に対
してリセットパルスを任意のタイミングで印加する事に
よって、入力されるデータを任意の時間（最大で２６２
×２６２クロックの時間）遅延する遅延素子として動作
させる事ができ、例えばＲＳＴＷ端子にリセットパルス
が印加されてから１垂直走査期間（すなわち、１フィー
ルド期間）後にＲＳＴＲ端子にリセットパルスを印加す
れば１フィールド遅延素子として動作させ、また、ＲＳ
ＴＷ端子にリセットパルスが印加されてから１Ｈ期間後
にＲＳＴＲ端子にリセットパルスを印加すれば１Ｈ遅延
素子として動作させる事ができる。

【００４２】すなわち、上述の動作により、図５のメモ
リマップに示す様に、各バンクのメモリ素子において最
初に１水平走査線分の画像データが記憶される記憶領域
が１Ｈ遅延素子として使用する事ができる様になる。

【００４３】次に、本実施例の再生装置における線順次
色差信号の同時化処理及びドロップアウト補償処理につ
いて説明する。

【００４４】図２において、ＦＩＦＯメモリ１８に対す
る１フレーム分の画像信号の書き込みが完了した後、ま
ず、メモリコントローラ２８の指示により、スイッチＳ
Ｗ３は図中の接点ａに接続され、ＦＩＦＯメモリ１８の
第１バンクのメモリ素子Ａ、Ｂに記憶されている１フィ
ールド分の画像データの読み出しが開始されると、該メ
モリ素子Ａ、Ｂより読み出された画像データは、スイッ
チＳＷ３の図中の接点ａ及びデータ抽出回路３２に供給
される。

【００４５】そして、該スイッチＳＷ３より出力される
画像データからはデータ抽出回路３１においてディジタ
ル輝度データＹのみが抽出され、Ｄ／Ａ変換器１７に供
給される。

【００４６】また、ＦＩＦＯメモリ１８の第１バンクの
メモリ素子Ａ、Ｂよりデータの読み出しが行われている
期間中は、メモリコントローラ２８の指示により、スイ
ッチＳＷ２を図中の接点ｃに接続し、第２バンクのメモ
リ素子Ｃ、Ｄを１Ｈ遅延素子として動作させる事によ
り、第１バンクのメモリ素子Ａ、Ｂより読み出されるデ
ータを１Ｈ遅延したデータが第２バンクのメモリ素子
Ｃ、Ｄより出力され、スイッチＳＷ３の図中の接点ｂ及
びデータ抽出回路３３に供給される。

【００４７】従って、第１バンクのメモリ素子Ａ、Ｂよ
りデータ抽出回路３２に供給される画像データと第２バ
ンクのメモリ素子Ｃ、Ｄよりデータ抽出回路３３に供給
される画像データとは時間軸が互いに１Ｈずれているの
で、該データ抽出回路３２、３３において画像データよ
りディジタル線順次色差データを抽出する事により、デ
ィジタル色差データＲ−Ｙ、Ｂ−Ｙに同時化される事に
なり、同時化処理により形成されたディジタル色差デー
タＲ−Ｙ、Ｂ−Ｙはディジタル直交変調回路３０にて直
交変調され、ディジタルクロマデータＣとしてＤ／Ａ変
換器２０に供給される。

【００４８】また、ＦＩＦＯメモリ１８の第１バンクの
メモリ素子Ａ、Ｂより読み出されるデータは、メモリコ
ントローラ２８にも供給されており、メモリコントロー
ラ２８はＦＩＦＯメモリ１８の第１バンクのメモリ素子
Ａ、Ｂより供給されるデータが前述の様にデータの書き
込み時にドロップアウト符号化回路２９においてエンコ
ードされたドロップアウトが発生している事を示すデー
タ（すなわち、値が”０ＦＦＨ”のデータ）である事を
検出している期間中、図中の接点ａに接続されているス
イッチＳＷ３を図中の接点ｂに切り換え、第１バンクの
メモリ素子Ａ、ＢからスイッチＳＷ３の図中の接点ａに
供給されるドロップアウトが発生している事を示してい
るデータを第２バンクのメモリ素子Ｃ、Ｄからスイッチ
ＳＷ３の図中の接点ｂに供給されている１Ｈ前のデータ
と置き換える事により、ドロップアウト補償を行ってい
る。

【００４９】尚、上述の様に、発生したドロップアウト
を補償している期間中は、スイッチスイッチＳＷ２を図
中の接点ｄに接続し、１Ｈ遅延素子として動作している
第２バンクのメモリ素子Ｃ、ＤのＤＯ端子をＤＩ端子に
接続し、該第２バンクのメモリ素子Ｃ、Ｄから１Ｈ前の
データとして読み出されたデータを再び第２バンクのメ
モリ素子Ｃ、Ｄに書き込む事により、サイクリックな遅
延素子として動作させ、第１バンクのメモリ素子Ａ、Ｂ
より読み出されるドロップアウトが発生している事を示
すデータを１Ｈ遅延素子として動作している第２バンク
のメモリ素子Ｃ、Ｄに供給しない様にしている。

【００５０】また、メモリコントローラ２８は第１バン
クのメモリ素子Ａ、Ｂからディジタル線順次色差データ
Ｒ−Ｙ／Ｂ−Ｙが読み出されている期間中は、スイッチ
ＳＷ２を図中の接点ｄに接続せず、図中の接点ｃに接続
する事により、ディジタル線順次色差データについて
は、１Ｈ遅延線として動作している第２バンクのメモリ
素子Ｃ、Ｄによるドロップアウト補償処理を行わず、そ
の代わりに前述した様な同時化処理を行う様に構成して
いる。

【００５１】上述の様にＦＩＦＯメモリ１８の第１バン
クのメモリ素子Ａ、Ｂに記憶されている１フィールド分
の画像データの読み出し動作が完了した後、次に、メモ
リコントローラ２８の指示により、スイッチＳＷ３は図
中の接点ｂに接続され、ＦＩＦＯメモリ１８の第２バン
クのメモリ素子Ｃ、Ｄに記憶されている１フィールド分
の画像データの読み出しが開始されると、該メモリ素子
Ｃ、Ｄより読み出された画像データは、スイッチＳＷ３
の図中の接点ｂ及びデータ抽出回路３３に供給される。

【００５２】そして、該スイッチＳＷ３より出力される
画像データからはデータ抽出回路３１においてディジタ
ル輝度データＹのみが抽出され、Ｄ／Ａ変換器１７に供
給される。

【００５３】また、ＦＩＦＯメモリ１８の第２バンクの
メモリ素子Ｃ、Ｄよりデータの読み出しが行われている
期間中は、メモリコントローラ２８の指示により、スイ
ッチＳＷ１を図中の接点ｃに接続し、第１バンクのメモ
リ素子Ａ、Ｂを１Ｈ遅延素子として動作させる事によ
り、第２バンクのメモリ素子Ｃ、Ｄより読み出されるデ
ータを１Ｈ遅延したデータが第１バンクのメモリ素子
Ａ、Ｂより出力され、スイッチＳＷ３の図中の接点ａ及
びデータ抽出回路３２に供給される。

【００５４】従って、第２バンクのメモリ素子Ｃ、Ｄよ
りデータ抽出回路３３に供給される画像データと第１バ
ンクのメモリ素子Ａ、Ｂよりデータ抽出回路３２に供給
される画像データとは時間軸が互いに１Ｈずれているの
で、該データ抽出回路３２、３３において画像データよ
りディジタル線順次色差データを抽出する事により、デ
ィジタル色差データＲ−Ｙ、Ｂ−Ｙに同時化される事に
なり、同時化処理により形成されたディジタル色差デー
タＲ−Ｙ、Ｂ−Ｙはディジタル直交変調回路３０にて直
交変調され、ディジタルクロマデータＣとしてＤ／Ａ変
換器２０に供給される。

【００５５】また、ＦＩＦＯメモリ１８の第２バンクの
メモリ素子Ｃ、Ｄより読み出されるデータは、メモリコ
ントローラ２８にも供給されており、メモリコントロー
ラ２８はＦＩＦＯメモリ１８の第２バンクのメモリ素子
Ｃ、Ｄより供給されるデータが前述の様にデータの書き
込み時にドロップアウト符号化回路２９においてエンコ
ードされたドロップアウトが発生している事を示すデー
タ（すなわち、値が”０ＦＦＨ”のデータ）である事を
検出している期間中、図中の接点ｂに接続されているス
イッチＳＷ３を図中の接点ａに切り換え、第２バンクの
メモリ素子Ｃ、ＤからスイッチＳＷ３の図中の接点ｂに
供給されるドロップアウトが発生している事を示してい
るデータを第１バンクのメモリ素子Ａ、Ｂからスイッチ
ＳＷ３の図中の接点ａに供給されている１Ｈ前のデータ
と置き換える事により、ドロップアウト補償を行ってい
る。

【００５６】尚、上述の様に、発生したドロップアウト
を補償している期間中は、スイッチスイッチＳＷ１を図
中の接点ｄに接続し、１Ｈ遅延素子として動作している
第１バンクのメモリ素子Ａ、ＢのＤＯ端子をＤＩ端子に
接続し、該第１バンクのメモリ素子Ａ、Ｂから１Ｈ前の
データとして読み出されたデータを再び第１バンクのメ
モリ素子Ａ、Ｂに書き込む事により、サイクリックな遅
延素子として動作させ、第２バンクのメモリ素子Ｃ、Ｄ
より読み出されるドロップアウトが発生している事を示
すデータを１Ｈ遅延素子として動作している第１バンク
のメモリ素子Ａ、Ｂに供給しない様にしている。

【００５７】また、メモリコントローラ２８は第２バン
クのメモリ素子Ｃ、Ｄからディジタル線順次色差データ
Ｒ−Ｙ／Ｂ−Ｙが読み出されている期間中は、スイッチ
ＳＷ１を図中の接点ｄに接続せず、図中の接点ｃに接続
する事により、ディジタル線順次色差データについて
は、１Ｈ遅延線として動作している第１バンクのメモリ
素子Ａ、Ｂによるドロップアウト補償処理を行わず、そ
の代わりに前述した様な同時化処理を行う様に構成して
いる。

【００５８】尚、上述の様に、本実施例の再生装置にお
いては、線順次色差信号に対するドロップアウト補償処
理を行わない様に構成しているが、線順次色差信号は輝
度信号に比べてビデオフロッピーの深層部に記録されて
いるため、ドロップアウトの発生による影響は、輝度信
号に比べ少なく、特にドロップアウト補償を行わなくて
も問題はない。

【００５９】尚、本実施例の再生装置はＦＩＦＯメモリ
１８の一方のバンクのメモリ素子に書き込まれた１フィ
ールド分の画像データから１フレーム分の画像データを
形成し、出力する事も可能で、この場合には、ＦＩＦＯ
メモリ１８の一方のバンクのメモリ素子に対する１フィ
ールド分の画像データの書き込みが完了した後、該メモ
リ素子に書き込まれた１フィールド分の画像信号を読み
出している期間中、他方のバンクのメモリ素子を１Ｈ遅
延素子として動作させ、該１Ｈ遅延素子を用いる事によ
り、一方のバンクのメモリ素子より読み出された１フィ
ールド分の画像データから１フレーム分の画像信号を形
成する補間処理が行われる。

【００６０】図２において、例えば、ＦＩＦＯメモリ１
８の第１バンクのメモリ素子Ａ、Ｂに書き込まれた１フ
ィールド分の画像データから１フレーム分の画像データ
を形成する補間処理を行う場合には、ＦＩＦＯメモリ１
８の第１バンクのメモリ素子Ａ、Ｂに対する１フィール
ド分の画像データの書き込みが完了した後、まず、メモ
リコントローラ２８の指示により、スイッチＳＷ３は図
中の接点ａに接続され、ＦＩＦＯメモリ１８の第１バン
クのメモリ素子Ａ、Ｂに記憶されている１フィールド分
の画像データの読み出しが開始されると、該メモリ素子
Ａ、Ｂより読み出された画像データは、スイッチＳＷ３
の図中の接点ａ、加算回路３４及びデータ抽出回路３２
に供給される。

【００６１】また、ＦＩＦＯメモリ１８の第１バンクの
メモリ素子Ａ、Ｂよりデータの読み出しが行われている
期間中は、メモリコントローラ２８の指示により、スイ
ッチＳＷ２を図中の接点ｃに接続し、第２バンクのメモ
リ素子Ｃ、Ｄを１Ｈ遅延素子として動作させる事によ
り、第１バンクのメモリ素子Ａ、Ｂより読み出されるデ
ータを１Ｈ遅延したデータが第２バンクのメモリ素子
Ｃ、Ｄより出力され、スイッチＳＷ３の図中の接点ｂ、
加算回路３４及びデータ抽出回路３３に供給される。

【００６２】従って、第１バンクのメモリ素子Ａ、Ｂよ
り加算回路３４に供給される画像データと第２バンクの
メモリ素子Ｃ、Ｄより加算回路３４に供給される画像デ
ータとは時間軸が互いに１Ｈずれているので、加算回路
３４において供給された両画像データの加算平均をとる
事により、補間処理が行われ、補間画像データが形成さ
れ、スイッチＳＷ３の図中の接点ｃに供給され事にな
る。

【００６３】そして、メモリコントローラ２８の指示に
より、スイッチＳＷ３を１フィールド期間毎に図中の接
点ａと接点ｃで切り換えて接続する事により、スイッチ
ＳＷ３からは、ＦＩＦＯメモリの第１バンクのメモリ素
子Ａ、Ｂより読み出される画像データと加算回路３４よ
り出力される補間画像データとが、１フィールド期間毎
に交互に出力され、該スイッチＳＷ３より出力される画
像データからデータ抽出回路３１においてディジタル輝
度データＹのみが抽出される事により、１フィールド分
のディジタル輝度データＹから補間処理により１フレー
ム分のディジタル輝度データＹが形成され、Ｄ／Ａ変換
器１７に供給される。

【００６４】一方、ＦＩＦＯメモリ１８の第２バンクの
メモリ素子Ｃ、Ｄに書き込まれた１フィールド分の画像
データから１フレーム分の画像データを形成する補間処
理を行う場合には、ＦＩＦＯメモリ１８の第２バンクの
メモリ素子Ｃ、Ｄに対する１フィールド分の画像データ
の書き込みが完了した後、まず、メモリコントローラ２
８の指示により、スイッチＳＷ３は図中の接点ｂに接続
され、ＦＩＦＯメモリ１８の第２バンクのメモリ素子
Ｃ、Ｄに記憶されている１フィールド分の画像データの
読み出しが開始されると、該メモリ素子Ｃ、Ｄより読み
出された画像データは、スイッチＳＷ３の図中の接点
ｂ、加算回路３４及びデータ抽出回路３３に供給され
る。

【００６５】また、ＦＩＦＯメモリ１８の第２バンクの
メモリ素子Ｃ、Ｄよりデータの読み出しが行われている
期間中は、メモリコントローラ２８の指示により、スイ
ッチＳＷ１を図中の接点ｃに接続し、第１バンクのメモ
リ素子Ａ、Ｂを１Ｈ遅延素子として動作させる事によ
り、第２バンクのメモリ素子Ｃ、Ｄより読み出されるデ
ータを１Ｈ遅延したデータが第１バンクのメモリ素子
Ａ、Ｂより出力され、スイッチＳＷ３の図中の接点ａ、
加算回路３４及びデータ抽出回路３２に供給される。

【００６６】従って、第２バンクのメモリ素子Ｃ、Ｄよ
り加算回路３４に供給される画像データと第１バンクの
メモリ素子Ａ、Ｂより加算回路３４に供給される画像デ
ータとは時間軸が互いに１Ｈずれているので、加算回路
３４において供給された両画像データの加算平均をとる
事により、補間処理が行われ、補間画像データが形成さ
れ、スイッチＳＷ３の図中の接点ｃに供給され事にな
る。

【００６７】そして、メモリコントローラ２８の指示に
より、スイッチＳＷ３を１フィールド期間毎に図中の接
点ｂと接点ｃで切り換えて接続する事により、スイッチ
ＳＷ３からは、ＦＩＦＯメモリの第２バンクのメモリ素
子Ｃ、Ｄより読み出される画像データと加算回路３４よ
り出力される補間画像データとが、１フィールド期間毎
に交互に出力され、該スイッチＳＷ３より出力される画
像データからデータ抽出回路３１においてディジタル輝
度データＹのみが抽出される事により、１フィールド分
のディジタル輝度データＹから補間処理により１フレー
ム分のディジタル輝度データＹが形成され、Ｄ／Ａ変換
器１７に供給される。

【００６８】尚、本実施例の再生装置における補間処理
は、画像データ中のディジタル輝度データに対してのみ
行われるもので、ディジタル線順次色差データに対して
は補間処理を行わず、データ抽出回路３２、３３におい
て、時間軸が互いに１Ｈずれている第１バンクのメモリ
素子Ａ、Ｂより供給される画像データと第２バンクのメ
モリ素子Ｃ、Ｄより供給される画像データよりディジタ
ル線順次色差データを抽出する事により、ディジタル線
順次色差データをディジタル色差データＲ−Ｙ、Ｂ−Ｙ
に同時化処理し、形成されたディジタル色差データＲ−
Ｙ、Ｂ−Ｙをディジタル直交変調回路３０にて直交変調
し、ディジタルクロマデータＣとしてＤ／Ａ変換器２０
に供給している。

【００６９】また、上述の補間処理を行っている際にも
ドロップアウト補償処理は行われるが該ドロップアウト
補償処理については前述と同様に行われるので、詳細な
説明は省略する。

【００７０】以上説明した様に、本実施例の再生装置に
おいては、２個のメモリ素子バンクにより構成されてい
るＦＩＦＯメモリを備えたディジタル信号処理部を用い
て、ビデオフロッピーより再生される１フレーム分の画
像信号を１フィールド分毎に前記２個のメモリ素子バン
クに対し切り換えて書き込み、１フレーム分の画像信号
を一旦記憶した後、該２個のメモリ素子バンクに書き込
まれた１フレーム分の画像信号を読み出す際に、一方の
メモリ素子バンクに書き込まれている１フィールド分の
画像信号を読み出している期間中、該一方のメモリ素子
バンクより読み出された画像信号を他方のメモリ素子バ
ンクに転送し、該他方のメモリ素子バンクにおける記憶
領域の一部を１水平走査期間遅延素子として使用する様
に動作させ、該１水平走査期間遅延素子を用いて、ドロ
ップアウト補償処理、線順次色差信号の同時化処理、１
フィールド分の画像信号から１フレーム分の画像信号を
形成する補間処理等を行う様に構成しているので、従
来、前記各種処理を行うに当たって必要としていた高価
な遅延素子を専用に備える事無く、再生装置の構成を簡
略化し、低コスト化を図る事ができるものである。

【００７１】尚、本実施例では、図１に示す様に磁気ヘ
ッド４がビデオフロッピー１上に形成されている１本の
トラックをトレースし、該トラックに記録されている信
号を再生するフィールドヘッドを磁気ヘッド４として備
えた再生装置について説明してきたが、本発明は、ビデ
オフロッピー１上に燐設して形成されている２本のトラ
ックを同時にトレースし、夫々のトラックに記録されて
いる信号を独立して再生する事ができる２個の磁気ヘッ
ドにより構成されているフレームヘッドを磁気ヘッドと
して備えた再生装置にも適用する事が可能で、この場合
には該フレームヘッドを構成している２個の磁気ヘッド
によりビデオフロッピー１上の２本の燐設するトラック
から再生される信号を１フィールド期間毎に切り換えて
図１のアンプ６に供給するヘッド切り換えスイッチを設
ける事により、ビデオフロッピー１上の２本の燐設する
トラックに記録されている１フレーム分の画像信号を再
生する際に、ヘッド移動機構５により磁気ヘッド４を移
動させる必要が無くなる。

【００７２】また、本実施例では、ビデオフロッピー上
に同心円状に形成されている複数のトラックの内、燐設
して形成されている２本のトラックに対して、１フレー
ム分（２フィールド分）の画像信号を、夫々１本のトラ
ックに１フィールド分づつ記録するフレーム記録モード
に従って記録された１フレーム分の画像信号を再生する
場合について説明したが、ビデオフロッピー上に形成さ
れている１本のトラックに対して、１フィールド分の画
像信号を記録するフィールド記録モードに従って記録さ
れた１フィールド分の画像信号を再生し、補間処理を行
う事により、１フレーム分の画像信号として出力する場
合には、前述した補間処理と同じ処理動作を行えば良
い。

【００７３】

【発明の効果】以上説明した様に、本発明によれば、従
来の技術における課題を解消し、安価かつ簡単な構成に
て、各種信号処理を行う際に必要な画像信号を遅延する
為の専用の遅延素子を用いる事無く画像信号を遅延し、
各種信号処理を行う事ができる画像信号処理装置を提供
する事ができるものである。

【図面の簡単な説明】

【図１】本発明の一実施例として、本発明を適用した電
子スチルビデオシステムにおける再生装置の概略構成を
示したブロック図である。

【図２】前記図１に示した装置におけるディジタル信号
処理部１７とＦＩＦＯメモリ１８の詳細な構成を示すブ
ロック図である。

【図３】前記図１に示したＦＩＦＯメモリ１８に対する
データの書き込み動作を説明する為のタイミングチャー
トである。

【図４】前記図１に示したＦＩＦＯメモリ１８の一方の
バンクのメモリ素子に書き込まれた１フィールド分の画
像信号を読み出す際に、他方のバンクのメモリ素子を１
Ｈ遅延素子として使用する場合の動作状態を示すタイミ
ングチャートである。

【図５】前記図１に示したＦＩＦＯメモリ１８における
メモリマップを示した図である。

【符号の説明】

１ビデオフロッピー４磁気ヘッド６アンプ４ＦＭ変調輝度信号分離フィルタ５ＦＭ変調線順次色差信号分離フィルタ１７ディジタル信号処理部１８ＦＩＦＯメモリ

Claims

【特許請求の範囲】

【請求項１】輝度信号及び色信号により構成される画
像信号を１フィールド分記憶可能なファーストイン・フ
ァーストアウトメモリと、前記ファーストイン・ファーストアウトメモリに対して
画像信号を書き込んだり、あるいは前記ファーストイン
・ファーストアウトメモリに記憶された画像信号を読み
出したりする際に、前記ファーストイン・ファーストア
ウトメモリに対する信号の書き込み、あるいは読み出し
動作を前記画像信号の水平走査期間周期でリセットする
メモリ制御手段とを備えた事を特徴とする画像信号処理
装置。