JPH05259523A - 超電導回路の製造方法 - Google Patents

超電導回路の製造方法

Info

Publication number
JPH05259523A
JPH05259523A JP4088033A JP8803392A JPH05259523A JP H05259523 A JPH05259523 A JP H05259523A JP 4088033 A JP4088033 A JP 4088033A JP 8803392 A JP8803392 A JP 8803392A JP H05259523 A JPH05259523 A JP H05259523A
Authority
JP
Japan
Prior art keywords
layer
circuit pattern
superconducting
circuit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4088033A
Other languages
English (en)
Inventor
Osamu Toyama
修 遠山
Yoshinori Takada
善典 高田
Hidekazu Uchida
英一 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Cable Industries Ltd
Original Assignee
Mitsubishi Cable Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Cable Industries Ltd filed Critical Mitsubishi Cable Industries Ltd
Priority to JP4088033A priority Critical patent/JPH05259523A/ja
Publication of JPH05259523A publication Critical patent/JPH05259523A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】 【目的】 優れた電気特性を有する超電導回路を、簡単
かつ精密に製造しうる方法を提供すること。 【構成】 基板表面に異なる材料からなる複数の層を形
成し、この最表層に回路パターンを転写し、上記複数の
層を上層から順次エッチングして基板表面に回路パター
ンを形成した後、この回路パターン部に超電導膜を形成
することを特徴とする。 【効果】 超電導回路に加工損傷が生じず、また、水分
等による超電導膜の劣化を防止できる超電導回路基板が
簡単かつ精密に製造できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、超電導回路の製造方法
に関する。
【0002】
【従来の技術】超電導現象とは、或る温度以下で電気抵
抗が全く無くなる現象をいうが、この超電導現象が発現
する温度(臨界温度)は材料によって異なる。臨界温度
が高い材料ほど冷却コストが低くて済むため、現在でき
るだけ高い臨界温度を有する材料の開発が進められてい
る。超電導現象を起こす材料としては、合金系、化合物
系が周知であるが、最近では臨界温度の高い酸化物超電
導材料の開発が進められている。
【0003】超電導材料を用いて電流回路を形成した基
板は、従来の回路基板にみられた発熱の問題なしに大電
流を流し得る優れた長所があるので、各種の電気装置あ
るいは電子装置のパワーモジュールの製造に適してい
る。
【0004】酸化物超電導体による超電導回路を製造す
る方法としては、例えば、ドライまたはウエットエッチ
ングによるパターン形成法が知られている。これは基板
上に超電導膜を形成した後、レジストなどで作られたパ
ターンを保護マスクとして用い、エッチングガスまたは
エッチング液により超電導膜にエッチングを行うもので
ある。ところが、この方法ではプロセスが複雑であって
手間がかかる上、エッチング剤による超電導膜の損傷が
生じやすく、このため超電導回路の電気特性が低下する
という欠点がある。
【0005】また、酸化物超電導体による超電導回路を
製造する別の方法として、超電導膜形成成分を含む有機
金属ガス雰囲気中、レーザー光で基板上を配線パターン
通りに走査することによって超電導膜を形成し、回路を
製造する方法も考えられるが、非常に微細なパターンで
あるため制御が困難であり、また時間もかかるという欠
点がある。
【0006】
【発明が解決しようとする課題】従って、本発明の目的
は、上記の如き欠点を解消し、優れた電気特性を有する
超電導回路を簡単な方法で製造しうる方法を提供するこ
とにある。
【0007】
【課題を解決するための手段】即ち、本発明の超電導回
路の製造方法は、基板表面に異なる材料からなる複数の
層を形成し、この最表層に回路パターンを転写し、上記
複数の層を上層から順次エッチングして基板表面に回路
パターン部を形成した後、この回路パターン部に超電導
膜を形成することを特徴とする。
【0008】上記方法によると、最表層に転写した回路
パターン通りに基材表面に回路パターン部が形成でき、
この回路パターン部に超電導膜を形成することで簡単か
つ精密に超電導回路が製造できる。
【0009】以下、本発明を図面に基づき詳細に説明す
る。図1は、本発明を説明するための模式図で、1は基
板、2は成長阻止層、3はマスキング層、4はレジスト
層、5a,5bは超電導膜、Pは回路パターンで、矢印
方向へ順次処理がなされて超電導回路が形成されること
を示す。
【0010】本発明方法を順に説明すると、まず図1
(a)で示すように、基板1の表面に成長阻止層2を形
成する。
【0011】本発明で用いられる基板としては、Mg
O,SrTiO3,Pt,Ag,Al23,LaGaO3,
LaAlO3,YSZ,Si等が例示され、中でもMg
O,SrTiO3,Al2 3,YSZ等が好ましく用いら
れる。
【0012】上記成長阻止層2は、本発明の超電導回路
を形成する際に、超電導膜を基板上の他の部分と分離さ
せて回路パターン部に形成する重要な役割を発揮するも
のである。この成長阻止層2は、SiO2 ,SiON,
Si3 4 ,Al2 3 等の材料を電子ビーム蒸着、ス
パッタリング、プラズマCVD、熱CVD等の方法で形
成される。
【0013】この成長阻止層2は、通常5〜20μm、
好ましくは8〜15μm、さらに好ましくは約10μm
の膜厚に形成される。この成長阻止層2の膜厚が、5μ
m未満であると、成長阻止層2をエッチングして形成し
た回路パターン部に超電導膜を形成する時に、超電導膜
が成長して、回路パターン部および成長阻止層表面に連
なって形成され易く、回路パターンを形成する意味がな
くなり、超電導回路の機能が発揮されない。一方、20
μmを越えると、成長阻止層2のエッチングに時間がか
かり、また回路パターン通りのシャープなパターニング
がなされ難い。
【0014】ついで、図1(b)に示すように、上記成
長阻止層2の表面に、上記と同様の方法でマスキング層
3を形成する。このマスキング層3は、上記成長阻止層
2をエッチングして回路パターンを形成する際、非パタ
ーン部をマスキングする役割を発揮するものである。
【0015】このマスキング層3を形成する材料として
は、アモルファスSi,TiO,TiO2 または高融点
金属等が使用できる。このマスキング層3は、通常1〜
10μm程度、好ましくは約2μmの膜厚に形成され、
後工程でSiO2 膜2をドライエッチングする時にマス
キングとして作用する。このマスキング層3の膜厚が、
1μm未満であるとマスキング作用が十分に発揮され
ず、20μmを越えるとこのマスキング層のエッチング
に時間がかかり、回路パターン通りのシャープなパター
ニングがなされ難い。
【0016】つぎに、図1(c)に示すように、上記マ
スキング層3の表面にレジスト層4を形成する。このレ
ジスト層4を形成する材料としては、たとえばポジ型も
しくはネガ型のフォトレジストや電子線レジストのよう
な被覆材が用いられる。本発明では、上記被覆材をスピ
ンコート等の方法で通常約0.5〜10μm程度、好ま
しくは約2〜3μmのレジスト膜4を形成する。このレ
ジスト層4の膜厚が5μm未満であると、マスキング作
用が十分に発揮されず、20μmを越えると、回路パタ
ーンの転写性能が悪くなり好ましくない。
【0017】上記レジスト層4の上方に回路パターンP
を形成したフォトマスクをセットし、マスクアライナ
ー,ステッパー,電子線描画装置等の手段で紫外線,電
子線,等を照射して、回路パターンP部以外のレジスト
層4を感光させる。この後、未感光レジスト層4を現像
液,純水等で除去して、図1(d)に示すように、レジ
スト層4に回路パターンPが転写される。
【0018】ついで、上記感光レジスト層4をマスキン
グとして、マスキング層3の回路パターンP部を選択的
にエッチングする。このエッチングには、RIE(リア
クティブイオンエッチング)法、RIBE(リアクティ
ブイオンビームエッチング)法、イオンミリング法等の
方法が使用できる。このとき使用されるエッチングガス
としては、C2 BrF3 が適当である。上記エッチング
によって、上記マスキング層3の回路パターンP部が選
択的にエッチングされ、図1(e)に示すように、マス
キング層3に回路パターンPが形成される。この後、さ
らにO2 プラズマ,剥離剤,有機溶剤等で感光レジスト
膜4をすべて除去する。
【0019】つぎに、残存するマスキング層3をマスキ
ングとして、上記と同様のエッチング法で成長阻止層2
をエッチングして、図1(f)に示すように、成長阻止
層2に回路パターンPを形成する。このときエッチング
ガスとしては、C2 6,C24 等が使用できる。
【0020】最後に、上記回路パターンP部に超電導物
質で超電導膜を形成する。本発明では、上記超電導膜の
形成に種々の酸化物超電導物質が使用できる。この酸化
物超電導物質としては、例えばYBa2Cu3Oy やYBa2Cu4Oy
の如きY系酸化物超電導体、Ba1-x K x BiO3の如きBa系
酸化物超電導体、Nd2-x Cex CuO y の如きNd系酸化物超
電導体、Bi2Sr2CaCu2Oy 、Bi2-x Pbx Sr2Ca2Cu3Oy の如
きBi系酸化物超電導体、その他La系酸化物超電導体、Tl
系酸化物超電導体、Pb系酸化物超電導体などが挙げられ
る。また、前記のY等の成分を他の希土類元素で置換し
たものやBa等の成分を他のアルカリ土類金属で置換した
ものなども挙げられる。
【0021】上記超電導膜の形成には、スパッタリン
グ、MOCVD法、真空蒸着法、レーザーアブレーショ
ン法、、レーザーアシストCVD法、イオンクラスター
ビーム蒸着法、熱プラズマフラッシュ蒸着法、プラズマ
アシストMOCVD法、ハライドCVD法等の公知の方
法が用いられる。このとき、超電導膜は高温で成長させ
ても良く、また低温で形成した後に熱処理を行っても良
い。
【0022】上記超電導膜は、通常102 〜104 nm
程度、好ましくは5×102 〜5×103 nmの膜厚で
形成される。この超電導膜の膜厚が、102 nm未満で
あると、膜の抵抗値が陽極に大きくなり、104 nmを
越えると、超電導膜と基板との界面での内部応力が増
し、超電導膜にクラック等が生じ易く好ましくない。こ
の結果、図1(g)に示すように、基板1上の回路パタ
ーンP部には超電導膜5aが、成長阻止層2上には超電
導膜5bが分離して形成され、基板1上への超電導回路
の形成が完了する。
【0023】この超電導回路は、その超電導膜5aより
電圧、電流リードを取り出すことによってデバイス化で
き、磁気センサー、赤外光センサー、高周波フィルタ
ー、遅延回路等の用途に使用される。
【0024】
【作用】本発明によれば、基板上の回路パターン部には
超電導膜が精密に形成される。また、基板上に超電導膜
を成膜した後、何ら加工する必要がない。したがって、
超電導回路に加工損傷が生じず、また、水分等による超
電導膜の劣化を防止できる。また、回路をパターニング
する工程に至るまで、水や溶剤等が使用できる。したが
って、種々のレジスト材料が使用でき、レジスト材料の
選択範囲を拡大できる。
【0025】
【実施例】以下、実施例を示し本発明をより具体的に説
明する。なお、本発明がこれに限定されるものでないこ
とは言うまでもない。図1は本発明の一実施例を示す模
式図であって、1はSrTiO3 製基板、2はSiO2
層、3はアモルファスSi層、4は紫外線感光型レジス
ト層、5は超電導膜で、矢印方向へ順次処理がなされて
超電導回路が製造される。
【0026】まず、大きさが10mm×10mmで厚さ0.
5mmのSrTiO3 製基板1上に高周波マグネトロンス
パッタリングにより、図1(a)で示すように、基板1
の表面に約10μm のSiO2 層2を形成した。つい
で、この基板1をSiO2 層2と同一バッチの高周波マ
グネトロンスパッタリングにより、図1(b)で示すよ
うに、SiO2 層2の表面に約2μm のアモルファスS
i層3を形成した。
【0027】つぎに、この基板1のアモルファスSi層
3表面にスピンコート法で約1μmのレジスト層4を形
成した。この後、この未感光レジスト層4上にガラス上
にCrで形成した回路パターン(図示せず)を載置し、
マスクアライナーを用いて上方から紫外線ランプによる
光を約7秒照射した。この結果、レジスト層4は、上記
回路パターン部以外の部分が感光した。ついで、これを
現像し、さらに純水でリンスして、回路パターン部の未
感光レジスト層4を除去した。このようにして、図1
(c)で示すように、基板1のレジスト層4上に回路パ
ターンPを転写した。
【0028】ついで、上記回路パターンPを転写した基
板1を、CBrF3 をエッチングガスとして0.03T
orrの圧力下、高周波電力100Wで1時間RIEし
たところ、図1(d)で示すように、アモルファスSi
層3が回路パターン通りにエッチングされた。このと
き、上記光感光させたレジスト層4はマスキングとして
作用し、しかる後、このレジスト層4をO2 アッシング
で除去した。
【0029】つぎに、基板1を、C2 6 ,C2 4
エッチングガスとして、0.024Torrの圧力下、
高周波電力300Wで2時間RIEしたところ、図1
(e)で示すように、アモルファスSi層3がマスキン
グとして作用し、SiO2 層2が回路パターンP通りに
エッチングされ、上記基板1上に回路パターンPが形成
された。
【0030】このようにして回路パターンPを形成した
基板1を、スパッタリング装置を用いて高周波2元マグ
ネトロンスパッタリングして、上記基板1の表面に超電
導膜を形成した。この結果、回路パターンP部および成
長阻止層上に超電導膜5a,5bが形成され、超電導回
路が製造された。
【0031】この超電導回路を形成した基板1の超電導
膜5aから電圧および電流リードを取り出しデバイス化
し、これを磁気センサー用として使用したところ、臨界
温度は87Kで、77Kの液体窒素中で1ガウスの印加
磁界に対して2Ωの抵抗変化を示す高感度のセンサーが
得られた。
【0032】
【発明の効果】本発明によれば、基板表面に積層した複
数の材料からなる積層の最表層に回路パターンを転写
し、積層を上層から順次エッチングしてこの回路パター
ンを基板に形成し、この回路パターン部に超電導膜を形
成するので、簡単かつ精密に超電導回路が製造できる。
また、基板上に超電導膜を成膜した後、何ら加工する必
要がないので、作製した超電導回路に加工損傷が生じ
ず、また、水分等による超電導膜の劣化を防止できる。
したがって、優れた電気特性を有する超電導回路が得ら
れる。
【図面の簡単な説明】
【図1】この発明の超電導回路の製造方法を説明する模
式図である。
【符号の説明】
1 基板 2 成長阻止層 3 マスキング層 4 レジスト層 5a,5b 超電導膜 P 回路パターン

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基板表面に異なる材料からなる複数の層
    を形成し、この最表層に回路パターンを転写し、上記複
    数の層を上層から順次エッチングして基板表面に回路パ
    ターン部を形成した後、この回路パターン部に超電導膜
    を形成することを特徴とする超電導回路の製造方法。
  2. 【請求項2】 複数の層が、超電導膜の成長阻止層と、
    この成長阻止層のエッチング時にマスキングとなるマス
    キング層と、回路パターンを転写するレジスト層とを順
    次積層したものである請求項1記載の超電導回路の製造
    方法。
  3. 【請求項3】 複数の層が、SiO2 層、アモルファス
    Si層および感光性レジスト層を順次積層したものであ
    る請求項1記載の超電導回路の製造方法。
JP4088033A 1992-03-11 1992-03-11 超電導回路の製造方法 Pending JPH05259523A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4088033A JPH05259523A (ja) 1992-03-11 1992-03-11 超電導回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4088033A JPH05259523A (ja) 1992-03-11 1992-03-11 超電導回路の製造方法

Publications (1)

Publication Number Publication Date
JPH05259523A true JPH05259523A (ja) 1993-10-08

Family

ID=13931516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4088033A Pending JPH05259523A (ja) 1992-03-11 1992-03-11 超電導回路の製造方法

Country Status (1)

Country Link
JP (1) JPH05259523A (ja)

Similar Documents

Publication Publication Date Title
US4933318A (en) Plasma etch of masked superconductor film
US5256636A (en) Microelectronic superconducting device with multi-layer contact
EP0095773B1 (en) Method of producing josephson tunnel barrier
US6541789B1 (en) High temperature superconductor Josephson junction element and manufacturing method for the same
KR970005156B1 (ko) 산화 초전도 물질 코팅방법
US4980338A (en) Method of producing superconducting ceramic patterns by etching
US20020074544A1 (en) Ramp-edge josephson junction devices and methods for fabricating the same
JPH0697522A (ja) 超伝導材料の薄膜の製造方法
JPH05304320A (ja) 超伝導薄膜トランジスタ及びその作製方法
EP0341501A2 (en) Methods of forming passivation films on superconductors
JPH05259523A (ja) 超電導回路の製造方法
JPH0217684A (ja) 超電導センサ及びその製造方法
Kingston et al. Photolithographically patterned thin-film multilayer devices of YBa/sub 2/Cu/sub 3/O/sub 7-x
JP2001244511A (ja) ランプエッジ構造を持つジョセフソン素子の製造方法および成膜装置
JPH0375204A (ja) 酸化物超伝導膜パターン作製法
JPH06132577A (ja) 酸化物超伝導ジョセフソン素子の作製方法
JPS6167975A (ja) ジヨセフソン接合素子の製造方法
JPH01168080A (ja) ジョセフソン接合素子の作製方法
JP2686190B2 (ja) 酸化物超電導薄膜上のフォトレジストを除去する方法
JPH02137277A (ja) ジョセフソン素子の製造方法
KR940001295B1 (ko) 고온초전도 박막의 미세패턴 형성방법
JPH02192174A (ja) 超伝導配線の形成方法
JPH01236663A (ja) 超電導配線の製造方法
JPS6143488A (ja) 超伝導コンタクトの製造方法
JPH0465398A (ja) 超伝導線路の製造方法