JPH05258460A - デジタル信号記録媒体再生装置 - Google Patents

Abstract

(57)【要約】 【目的】 アクセス動作中の電力消費を削減して消費電
力を軽減したデジタル信号記録媒体再生装置を提供す
る。 【構成】 アクセス動作を行う為に使用する位置指標デ
ータを取り扱う第１の回路７，８と位置指標データを取
り扱わない第２の回路９，１１，１２とで系統の異なる
供給路１３ａ，１４ａにより各々動作用クロックを供給
する様にし、あるいは、その様に成されている場合、ア
クセス動作中に前記第２の回路９，１１，１２への動作
用クロックの供給路１４ａを遮断する様にしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、記録媒体から読み出し
たデジタル信号をクロックを用いて信号処理することに
より再生するとともに、目標信号の検索を行うことが出
来るアクセス動作可能なデジタル信号記録媒体再生装置
に関する。

【０００２】

【従来の技術】記録媒体に音楽情報等のメインデータが
デジタル信号により記録され、記録媒体から読み出した
デジタル信号をクロックを用いて信号処理することによ
り再生するデジタル信号記録媒体再生装置が知られてい
る。前記デジタル信号記録媒体再生装置により再生され
る記録媒体としては、メインデータの他に経過時間等の
再生位置を示す位置指標データが記録されている場合が
多い。具体的にはＣＤの場合、周知の如く、リードイン
エリアにＴＯＣと呼ばれる索引情報（音楽用ＣＤの場
合、各曲の開始位置や総曲数や総演奏時間等）が記録さ
れていると共に、再生により１／７５秒の周期で１ブロ
ックが完成されるサブコード信号が記録されており、該
サブコード信号はＰ〜Ｗチャンネルの８チャンネルから
構成され、音楽用のＣＤにおいてはその中のＰチャンネ
ルに曲の頭を示す位置指標データがＱチャンネルに信号
トラックの始点からの絶対経過時間、各曲の経過時間、
曲番、インデックスを示す位置指標データが記録されて
いる。そして、デジタル信号記録媒体再生装置は、通
常、前記位置指標データを用いることにより入力操作等
により指定した曲の先頭等の目標信号を検索出来る様に
アクセス動作可能に成されている。

【０００３】

【発明が解決しようとする課題】ところで、前述の如き
デジタル信号記録媒体再生装置は、アクセス動作中にお
いて、通常、再生出力を遮断するので、アクセス動作中
において、デジタル信号を信号処理するデジタル信号処
理回路のうち、位置指標データを取り扱う回路部分は必
要あるが、メインデータを取り扱う回路部分は不必要と
なる。そして、デジタル信号記録媒体には、一般的にメ
インデータの他に該メインデータの誤り検出・訂正を行
う為の誤り検出・訂正用データ（パリティ）が一緒に記
録されており、メインデータの誤り検出・訂正が行える
様に成されているが、デジタル信号処理回路において、
メインデータの誤り検出・訂正の為の回路部分で多くの
電力が消費される。その為、従来は、アクセス動作中に
おいて、不必要なメインデータの誤り検出・訂正の為に
多くの電力を消費するという問題があった。

【０００４】特に、ＣＤプレーヤやデジタル・オーディ
オ・テープレコーダ（ＤＡＴ）等においては、ヘッドホ
ンステレオ型やポータブル型等の携帯可能な装置が存在
し、この種の装置は電源として乾電池や充電電池を用い
ているので、消費電力の無駄は大きな問題である。

【０００５】また、デジタル信号記録媒体再生装置とし
ては、例えば、特開平３−４０２６９号公報に示される
如く、定格の速度より高速でディスクに記録されたデジ
タル信号を読み取るとともに、読み取られたデジタル信
号中のメインデータをメモリに一旦記憶させた後に定格
の速度で読み出す様にし、同一部分を繰り返し読み直す
時間を作り出し、メインデータが何らかの理由より正し
く再生出来なかった場合にそのメインデータを含むデジ
タル信号を読み直すことが出来る様に成したものが知ら
れている。この様な高速読み取り可能なデジタル信号記
録媒体再生装置においては、同一部分を繰り返し読み直
す必要上、頻繁にアクセス動作が行われる。その為、こ
の種の再生装置においても、特に不必要に電力消費が行
われてしまう。

【０００６】また、ＣＤ−ＲＯＭやＣＤ−Ｉの再生装置
の如く、ディスクから間欠的に信号を読み出し、頻繁に
アクセス動作を行うものにおいても、特に不必要に電力
消費が行われてしまう。

【０００７】

【課題を解決するための手段】本発明は、前述の問題点
に鑑み、記録媒体から読み出されたデジタル信号の信号
処理を行うとともに、位置指標データを取り扱う第１の
回路と、記録媒体から読み出されたデジタル信号の信号
処理を行うとともに、前記位置指標データを取り扱わな
い第２の回路と、前記第１の回路に動作用のクロックを
供給する第１のクロック供給路と、前記第２の回路に動
作用のクロックを供給する第２のクロック供給路と、該
第２のクロック供給路を遮断する遮断回路とを備え、ア
クセス動作中に前記遮断回路を作動させ、前記第２の回
路に動作用のクロックが供給されない様にしている。

【０００８】

【作用】本発明は、メインデータの誤り検出・訂正を行
う等の位置指標データを取り扱わない回路がアクセス動
作中に不必要であること、及び記録媒体から読み取られ
たデジタル信号を信号処理するデジタル信号処理回路の
各回路において動作用クロックが供給されなくなると動
作が停止され、電力消費が行われなくなることに着目
し、位置指標データを取り扱う第１の回路と位置指標デ
ータを取り扱わない第２の回路とで系統の異なる供給路
により各々動作用クロックを供給する様にし、あるい
は、その様に成されている場合、アクセス動作中に前記
第２の回路への動作用クロックの供給路を遮断する様に
している。

【０００９】

【実施例】図１は本発明の一実施例を示し、携帯用ＣＤ
プレーヤの回路ブロック図であり、図示のＣＤプレーヤ
は、通常再生時において、ＣＤ方式のディスク１定格の
線速度より高速（例えば２倍速）でディスクが回転され
るべくスピンドルモータ２が高速回転するようにモータ
サーボ回路３が設定されており、通常のＣＤプレーヤよ
り高速でディスク１がピックアップ４によりトレースさ
れるように成されている。

【００１０】同図において、５はピックアップ４により
トレースされて得られるディスク１に記録されたデジタ
ル信号のＲＦ信号（高周波信号）を増幅し、波形整形す
るＲＦアンプ、６は該ＲＦアンプ５を介して得られるＲ
Ｆ信号により前記ピックアップ４を駆動し、ディスク１
をトレースする光ビームをディスク１の信号面に合焦さ
せるフォーカシング制御及び前記光ビームをディスク１
の信号トラックに追従させるトラッキング制御を行うと
ともに、前記ピックアップ４をディスク１の径方向に送
る制御を行うピックアップサーボ回路である。

【００１１】７はＲＦアンプ５により波形整形されてデ
ジタル信号として出力されるディスク１のＥＦＭ変調さ
れた記録信号からフレームの先頭を示すフレーム同期信
号を検出するとともに、ＥＦＭ復調を行う同期検出・Ｅ
ＦＭ復調回路、８は該同期検出・ＥＦＭ復調回路７によ
りＥＦＭ復調されたデジタル信号の中からサブコード信
号を分離し、該サブコード信号に含まれるＱコード（Ｑ
チャンネルデータ）を復調するサブコード分離・Ｑコー
ド復調回路、９はＥＦＭ復調後のデジタル信号から抽出
されるメインデータの誤り検出・訂正を行う誤り検出・
訂正回路、１０はデジタル信号の並び替えを行う為、及
びメインデータの誤り訂正用バッファとしてデジタル信
号データを一旦記憶する第１ＲＡＭ、１１は該第１ＲＡ
Ｍ１０にデジタル信号データを書き込むタイミング及び
デジタル信号データを読み出すタイミングをそれぞれ制
御する書き込みアドレス及び読み出しアドレスを発生す
る第１アドレス発生回路、１２は前記誤り検出・訂正回
路９により誤り訂正が不可能なメインデータをその前後
に得られたメインデータに応じて補間する補間回路であ
る。

【００１２】１３はＰＬＬ回路により構成され、ＲＦア
ンプ６から出力されるデジタル信号から該デジタル信号
が有するビットに同期したクロックを再生するクロック
再生回路、１４は水晶振動子１５により水晶発振精度の
基準クロックを発生する基準発振回路である。

【００１３】ここで、図中、一点鎖線により囲まれてい
る同期検出・ＥＦＭ復調回路７、サブコード分離・Ｑコ
ード復調回路８、誤り検出・訂正回路９、第１アドレス
発生回路１１及び補間回路１２は、ディスク１から読み
取られたデジタル信号をデジタル信号処理して各種デー
タを検出・復調するデジタル信号処理回路１６を構成し
ている。そして、前記デジタル信号処理回路１６のう
ち、前記同期検出・ＥＦＭ復調回路７及びサブコード分
離・Ｑコード復調回路８は、クロック再生回路１３によ
り再生された再生クロックにより動作が行われ、一方、
誤り検出・訂正回路９、第１アドレス発生回路１１及び
補間回路１２は、基準発振回路１４から得られる基準ク
ロックにより動作が行われる様に成されており、前記デ
ジタル信号処理回路１６は、動作用クロックの供給路が
２系統に分離されている。前記再生クロックは、第１の
クロック供給路１３ａを介して供給され、前記基準クロ
ックは、第２のクロック供給路１４ａを介して供給され
る。また、前記デジタル信号処理回路１６を構成する所
定の回路７，８は、再生クロックにより動作が行われる
関係上、ディスク１からの信号読み取り速度に合わせて
一般のＣＤプレーヤより高速に各信号処理が行われる。

【００１４】１７は基準発振回路１４からの基準クロッ
クをデジタル信号処理回路１６の所定の回路９，１１，
１２に供給する第２のクロック供給路１４ａを選択的に
遮断するスイッチ回路である。

【００１５】１９はディスクの再生方法、各種サーチ方
法及びピックアップ４のフォーカシング導入方法等、基
本的動作のプログラムが書き込まれており、種々の基本
的な動作制御を行うとともに、入力キー２０により入力
された命令を命令解読手段２１により解読し、それに応
じた動作制御を行うマイクロコンピュータで構成された
システム制御回路である。

【００１６】前記システム制御回路１９は、前記命令解
読手段２１により解読された命令に応じてアクセス動作
の必要性及びアクセス動作の仕方を判断するアクセス動
作判断手段２２と、サブコード分離・Ｑコード復調回路
８により復調されるとともに、前記アクセス動作判断手
段２２における判断の為の情報となるＱコードを記憶
し、監視するＱコード監視手段２３と、ピックアップ４
によるトレース位置をディスク１の径方向に変位させる
トラックジャンプ信号を前記アクセス動作判断手段２２
の判断に応じてピックアップサーボ回路６に供給するト
ラックジャンプ制御手段２４と、前記アクセス動作判断
手段２２によりアクセス動作を行うことが判断された際
にスイッチ回路１７を動作させ、第２のクロック供給路
１４ａを遮断するスイッチ切換制御手段２５とを備えて
いる。

【００１７】２６はデジタル信号処理回路１６により復
調されたシリアルデジタル信号のメインデータをパラレ
ルデジタル信号に変換するシリアル・パラレル変換回
路、２７は該シリアル・パラレル変換回路２６から出力
されるメインデータを一旦記憶させる第２ＲＡＭ、２８
は該第２ＲＡＭ２７へのメインデータの書き込みを制御
する書き込みアドレスを発生するとともに、前記第２Ｒ
ＡＭ２７からのメインデータの読み出しアドレスを発生
する第２アドレス発生回路である。

【００１８】前記第２アドレス発生回路２８は、書き込
みアドレスの発生タイミングをデジタル信号処理回路１
６からメインデータが出力されるタイミングに合わせて
おり、一方、読み出しアドレスの発生タイミングをディ
スク１にメインデータを記録する際のサンプリング周波
数に対応させており、書き込みアドレスの発生タイミン
グが読み出しアドレスの発生タイミングに比べて高速に
成されている。

【００１９】２９は第２アドレス発生回路２８の書き込
みアドレス及び読み出しアドレスを監視し、第２ＲＡＭ
２７のオーバーフローを監視するとともに、誤り検出・
訂正回路９からのメインデータの訂正不可を示す訂正不
可信号の発生状況を検出し、その発生状況で補間回路１
２の補間能力を超えることを判断することにより第２Ｒ
ＡＭ２７へのメインデータの書き込み中止及び再開を行
うタイミングを検出し、その検出出力に応じて第２アド
レス発生回路２８を制御して第２ＲＡＭ２７へのメイン
データの書き込みを制御するＲＡＭ制御回路である。ま
た、前記ＲＡＭ制御回路２９は、第２ＲＡＭ２７のオー
バーフローが検出されたときにその旨を示すオーバーフ
ロー信号を、補間回路１２の補間能力を超えたときにそ
の旨を示す補間不可信号をそれぞれアクセス動作判断手
段２２に出力し、Ｑコード監視手段２３により記憶され
たＱコードを目標にしてピックアップ４によるディスク
１の読み取り位置（トレース位置）を戻すトラックジャ
ンプ信号をトラックジャンプ制御手段２４から発生させ
る。

【００２０】３０はシステム制御回路１９内に備えら
れ、第２ＲＡＭ２７へのメインデータの書き込みが可能
であることを示す書き込み可能信号（ＷＯＫ信号）を発
生するＷＯＫ信号発生手段である。前記ＷＯＫ信号発生
手段３０は、ＲＡＭ制御回路２９からのオーバーフロー
信号及び補間不可信号の発生に応じて、かつＱコード監
視手段２３によるＱコード監視状況及びトラックジャン
プ制御手段２４の動作状況に応じてＷＯＫ信号を発生
し、具体的にはオーバーフロー信号、あるいは補間不可
信号が発生されると、ＷＯＫ信号が発生されなくなり、
また、トラックジャンプ制御手段２４からのトラックジ
ャンプ信号の発生と同時にＷＯＫ信号が発生されなくな
り、そして、トラックジャンプが終了し、ディスクの目
標とする範囲内（目標のフレームの前後３フレーム以
内）であることを示すＱコードが検出されるとＷＯＫ信
号を発生する。

【００２１】３１は第２ＲＡＭ２７へのメインデータの
書き込みタイミングと同期してシリアル・パラレル変換
回路２６から出力されるメインデータが書き込まれるシ
フトレジスタ（図示せず）と、第２ＲＡＭ２７のオーバ
ーフローが検出されたときに前記シフトレジスタに書き
込まれているメインデータをラッチするラッチ回路（図
示せず）とを備え、前記シフトレジスタに書き込まれて
いるメインデータと前記ラッチ回路にラッチされたメイ
ンデータとが一致しているか否かを判定し、第２ＲＡＭ
２７へのメインデータの書き込みを再開させるタイミン
グを設定するデータ一致判定回路である。

【００２２】３２は第２ＲＡＭ２７から読み出されるパ
ラレルデジタル信号のメインデータをシリアルデジタル
信号に変換するパラレル・シリアル変換回路、３３は該
パラレル・シリアル変換回路３２から出力されるメイン
データをアナログ信号に変換するＤ／Ａコンバータであ
る。

【００２３】図１の装置において、基準発振回路１４か
ら発生される基準クロックは、第２のクロック供給路１
４ａによりデジタル信号処理回路１６の所定の回路９，
１１，１２に、また、別系路の第３のクロック供給路１
４ｂによりモータサーボ回路３、第２アドレス発生回路
２８、シリアル・パラレル変換回路２６、パラレル・シ
リアル変換回路３２及びＤ／Ａコンバータ３３に供給さ
れる様に成されている。

【００２４】次に動作に付いて説明する。

【００２５】モータサーボ回路３には、ＲＦアンプ５を
介して得られるデジタル信号とクロック再生回路１３か
ら得られる再生クロック及び基準発振器１４から得られ
る基準クロックとが供給され、前記モータサーボ回路３
はデジタル信号中の最短パルスのパルス幅を検出して、
そのパルス幅が所定の長さになるようにスピンドルモー
タ２を速度制御し、その上で再生クロックと基準クロッ
クとを各々分周した信号を位相比較して前記スピンドル
モータ２に位相サーボをかける。このようにしてディス
ク１は、所定の高速線速度一定で回転駆動される。

【００２６】一方、ピックアップ４から投射される光ビ
ームによりディスク１がトレースされると、ディスク１
に記録された信号は、前記ピックアップ４により読み取
られ、ＲＦ信号（高周波信号）としてＲＦアンプ５に供
給される。前記ＲＦ信号は、前記ＲＦアンプ５により増
幅され、波形整形されてデジタル信号としてデジタル信
号処理回路１６に供給される。前記デジタル信号処理回
路１６は、前記デジタル信号を復調し、該デジタル信号
に含まれている種々のデータを抽出する。ここで、前記
デジタル信号処理回路１６によりデジタル信号を信号処
理する際に、第１ＲＡＭ１０を用いてデータの並び替え
が行われるが、図１において、ディスク１は通常のＣＤ
プレーヤにおける定格の線速度より高速で回転されてい
るので、前記デジタル信号処理回路１６には従来より単
位時間当りに入力されるデジタル信号の量が多く、その
為に第１ＲＡＭ１０の書き込み及び読み出しタイミング
は前記デジタル信号の入力速度に合わせて高速にしてあ
る。

【００２７】デジタル信号処理回路１６により抽出され
たメインデータ（オーディオデータ）は、誤り検出及び
誤り訂正処理が行われ、かつ欠落したメインデータの補
間が行われる。そして、前記デジタル信号処理回路１６
から出力されるメインデータは、シリアル・バラレル変
換回路２６によりシリアルのデジタル信号からパラレル
のデジタル信号に変換された後、第２アドレス発生回路
２８からの書き込みアドレスに応じて第２ＲＡＭ２７に
書き込まれる。また、前記第２ＲＡＭ２７に書き込まれ
たメインデータは、前記第２アドレス発生回路２８から
の読み出しアドレスに応じて読み出され、そのメインデ
ータは、パラレル・シリアル変換回路３２によりパラレ
ルのデジタル信号からシリアルのデジタル信号に変換さ
れる。そして、前記パラレル・シリアル変換回路３２か
ら出力されるメインデータは、Ｄ／Ａコンバータ３３に
よりアナログ信号に変換されるとともに、ステレオの左
及び右チャンネル成分に分離され、それぞれ後段のオー
ディオ回路（図示せず）に供給される。

【００２８】ところで、第２ＲＡＭ２７へのメインデー
タの書き込みタイミングは、デジタル信号処理回路１６
からのメインデータの出力タイミングに合わせて高速に
してあるが、前記第２ＲＡＭ２７からのメインデータの
読み出しタイミングは、ディスクにメインデータを記憶
する際のサンプリング周波数に合わせてあり、前記第２
ＲＡＭ２７への書き込みタイミングに比べて低速にして
ある。その為、再生が進むと、前記第２ＲＡＭ２７はや
がてオーバーフローになる。

【００２９】ここで、前記第２ＲＡＭ２７のオーバーフ
ローは、第２アドレス発生回路２８の書き込みアドレス
及び読み込みアドレスを監視することによりＲＡＭ制御
回路２９で検出され、該ＲＡＭ制御回路２９からはオー
バーフローを示すオーバーフロー信号がシステム制御回
路１９に供給される。すると、アクセス動作判断手段２
２によりＱコード監視手段２３に記憶されたＱコードを
目標としてアクセス動作させる判断が行われ、その旨の
判断信号がトラックジャンプ制御手段２４に供給され
る。その為、トラックジャンプ制御手段２４からピック
アップ４によるディスクの読み取り位置を１トラック分
戻させるトラックジャンプ信号が発生され、ピックアッ
プ４によるディスクのトレース位置が１トラック戻され
ることによりディスク上の同一部分が繰り返しトレース
されるようになる。この場合、第２ＲＡＭ２７からは今
まで書き込まれたメインデータが順次読み出されるの
で、メインデータはとぎれることなく、連続して再生さ
れる。

【００３０】また、第２ＲＡＭ２７のオーバーフローが
検出されると、その時点からＲＡＭ制御回路２９により
第２ＲＡＭ２７への書き込みを中止させる中止信号が出
力され、第２ＲＡＭ２７にメインデータが書き込まれる
のが中止されるので、メインデータの読み出しのみが行
われ、前記第２ＲＡＭ２７に書き込まれているメインデ
ータの量が減少していく。

【００３１】一方、アクセス動作が終了すると、再びデ
ィスク１の読み取りが行われ、シリアル・パラレル変換
回路２６からメインデータが出力される様になり、その
メインデータがデータ一致判定回路３１に取り込まれる
様になる。

【００３２】ここで、データ一致判定回路３１には、第
２ＲＡＭ２７のオーバーフローが生じるまでの所定サン
プル数のメインデータが記憶されており、シリアル・パ
ラレル変換回路２６から新たなメインデータが取り込ま
れるようになると、そのメインデータが前記データ一致
判定回路３１に記憶されているメインデータと比較され
る。そして、それらのメインデータの一致が検出される
と、その旨を示す一致信号がＲＡＭ制御回路２９に供給
され、第２ＲＡＭ２７にメインデータの書き込みを再開
させる指令信号が発生される。このとき、すでに、先の
アクセス動作中におけるメインデータの読み出しにより
第２ＲＡＭ２７にメインデータを新たに書き込む容量が
確保されているので、前記第２ＲＡＭ２７へのメインデ
ータの書き込みが再開される。

【００３３】第２ＲＡＭ２７へのメインデータの書き込
みが再開されると、その再開されたメインデータは、第
２ＲＡＭ２７内のオーバーフローにより書き込みが中止
された時点の最終のメインデータが格納されたアドレス
の次のアドレスから順次書き込まれ、前記最終のメイン
データに続けて書き込まれることになる。そして、第２
ＲＡＭ２７への書き込みが再開されたメインデータは、
前記最終のメインデータとディスク上において連続する
ものであるので、正しい再生が連続して行われることに
なる。

【００３４】一方、何らかの理由によりデータ一致判定
回路３１から一致信号が得られない場合、ＲＡＭ制御回
路２９は、第２アドレス発生回路２８からの書き込みア
ドレス及び読み出しアドレスの一致及びタイミングによ
り第２ＲＡＭ２７内のメインデータが空になることを検
出して第２ＲＡＭ２７への書き込みを再開する。この場
合、読み出されるメインデータが正しくつながらない
が、再生がとぎれないようにメインデータを第２ＲＡＭ
２７内の最終のメインデータに続けて書き込ませ、該最
終のメインデータに連続して新たに書き込まれたメイン
データが読み出されるようにしている。

【００３５】ところで、外部からの衝撃や揺動、あるい
はディスクの傷や汚れ等によりピックアップ４によるデ
ィスクの信号読み取りが正しく行われなくなると、誤り
検出・訂正回路９によりメインデータの誤り訂正が出来
ず、該誤り検出・訂正回路９から訂正不可信号が発生す
る。そして、ＲＡＭ制御回路２９により前記訂正不可信
号が補間回路１２の補間能力以上連続して発生したこと
が検出されると、前記ＲＡＭ制御回路２９から補間不可
信号が発生され、ＷＯＫ信号発生手段３０からＷＯＫ信
号の発生が停止される。その為、前記ＲＡＭ制御回路２
９を介して第２アドレス発生回路２８が制御され、第２
ＲＡＭ２７にメインデータが書き込まれるのが中止され
るとともに、アクセス動作判断手段２２による判断に応
じてトラックジャンプ制御手段２４によりディスクのト
レース位置を戻すようにピックアップ４をトラックジャ
ンプさせるトラックジャンプ信号が発生され、誤り訂正
が出来ないメインデータを含むデジタル信号ブロックの
読み取りが行われる直前に読み取られたデジタル信号ブ
ロックのＱコードを検索するべくピックアップ４による
ディスクのトレース位置が戻される。

【００３６】ここで、外部からの衝撃や揺動により誤っ
たメインデータが発生した場合は、ピックアップ４によ
りディスクの同一部分を再びトレースすることにより誤
ったメインデータを読み直すことが出来、正しいメイン
データを得ることが出来るので、データ一致判定回路３
１に、誤る直前のメインデータと同一のメインデータが
入力され、前記データ一致判定回路３１により一致信号
が発生される。

【００３７】前記データ一致判定回路３１により一致信
号が発生されると、ＲＡＭ制御回路２９からは開始信号
が発生され、誤ったメインデータの直前のメインデータ
に連続して読み直された正しいメインデータが書き込ま
れるようになる。

【００３８】したがって、この場合は、メインデータを
とぎれさせることなく、連続して再生することが出来
る。

【００３９】一方、ディスクの傷や汚れ等により誤った
メインデータが発生した場合は、ピックアップ４により
ディスクの同一部分を再びトレースしても誤ったメイン
データを読み直すことが出来ず、正しいメインデータを
得ることが出来ない。その為、データ一致判定回路３１
からは一致信号が得られず、第２ＲＡＭ２７内のメイン
データは消費されていくのみであり、ＲＡＭ制御回路２
９によりやがて第２ＲＡＭ２７内のメインデータが空に
なることが検出される。その検出が行われると、ディス
クの同一部分を再びトレースすることを中止し、次の部
分をトレースするべくトラックジャンプ制御手段２４を
作動させるとともに、前記ＲＡＭ制御回路２９から開始
信号が発生され、第２ＲＡＭ２７へのメインデータの書
き込みが再開される。

【００４０】したがって、この場合は、ディスク１上の
読み取れない箇所を飛ばして再生が継続される。

【００４１】ところで、前述した如く、第２ＲＡＭ２７
がオーバーフローしたとき及びディスクの信号読み取り
が正しく行われなくなったとき、あるいは、入力キー２
０の操作により所望の曲等の検索を指示したとき、アク
セス動作判断手段２２によりアクセス動作させる判断が
行われ、トラックジャンプ制御手段２４によりアクセス
動作が行われる。

【００４２】この様に、アクセス動作判断手段２２によ
りアクセス動作させる判断が行われ、該アクセス動作判
断手段２２がトラックジャンプ制御手段２４によりアク
セス動作を行わせる指令信号を発生したとき、前記アク
セス動作判断手段２２は同時にスイッチ切換制御手段２
５を作動させるトリガ信号を発生する。その為、前記ス
イッチ切換制御手段２５によりスイッチ回路１７が開放
状態になる様に作動し、基準発振回路１４からの基準ク
ロックが供給される第２のクロック供給路１４ａが遮断
される。

【００４３】前記第２のクロック供給路１４ａが遮断さ
れると、デジタル信号処理回路１６を構成する所定の回
路、すなわち誤り検出・訂正回路９、第１アドレス発生
回路１１及び補間回路１２に基準発振回路１４から各回
路を動作させるのに用いられる動作用クロックとなる基
準クロックが供給されなくなる。その為、前記誤り検出
・訂正回路９、前記第１アドレス発生回路１１及び前記
補間回路１２と該第１アドレス発生回路１１により作動
される第１ＲＡＭ１０は動作が停止され、これらの回路
による電力消費がなくなる。

【００４４】一方、デジタル信号処理回路１６を構成す
る回路のうち、同期検出・ＥＦＭ復調回路７及びサブコ
ード分離・Ｑコード復調回路８には、クロック再生回路
１３から第１のクロック供給路１３ａを介して動作用ク
ロックとなる再生クロックの供給が継続されている。そ
の為、前記同期検出・ＥＦＭ復調回路７及び前記サブコ
ード分離・Ｑコード復調回路８は動作が行われ、アクセ
ス動作に必要なサブコード信号の信号処理が継続され
る。

【００４５】したがって、アクセス動作に支障を来たす
ことなく、消費電力が削減される。特に、図１の装置に
おいては、前述した如く、再生を行う為にアクセス動作
が不可欠であり、頻繁に行われるので、また、第２アド
レス発生回路２８、パラレル・シリアル変換回路３２及
びＤ／Ａコンバータ３３には、第３のクロック供給路１
４ｂにより基準発振回路１４から基準クロックの供給が
継続され、アクセス動作中も第２ＲＡＭ２７から読み出
されるメインデータの再生が継続されるので、消費電力
の削減を効果的に行える。

【００４６】また、電力消費が大きい、メインデータの
誤り検出・訂正の為の回路部分の電力消費が削減される
ので、消費電力の削減が効果的である。

【００４７】図２は、本発明の別の実施例を示す回路ブ
ロック図で、高速読み取り可能に対応されていない通常
のＣＤプレーヤを示している。その為、図２において
は、高速読み取りの為に設けられた回路、すなわち、図
１におけるシリアル・パラレル変換回路２６、第２ＲＡ
Ｍ２７、第２アドレス発生回路２８、ＲＡＭ制御回路２
９、ＷＯＫ信号発生手段３０、データ一致判定回路３１
及びパラレル・シリアル変換回路３２が削除されている
とともに、モータサーボ回路３、クロック再生回路１
３、基準発振回路１４及びシステム制御回路１９がそれ
ぞれ定格速読み取り専用に対応されている。尚、図２に
おいて、図１と同一回路には同一の図番が付してある。

【００４８】また、基準発振回路１４から発生される基
準クロックは、スイッチ回路１７が挿入されたクロック
供給路３４ａによりデジタル信号処理回路１６の所定の
回路９，１１，１２の他にＤ／Ａコンバータ２７に、ま
た、前記クロック供給路３４ａとは別系路のクロック供
給路３４ｂによりモータサーボ回路３に供給される様に
成されている。その為、入力キー２０の操作により曲等
の検索を指示し、アクセス動作を行わせ、スイッチ切換
制御手段２５の作動によりスイッチ回路１７が開放され
ると、前記デジタル信号処理回路１６の所定の回路９，
１１，１２と前記Ｄ／Ａコンバータ２７に基準クロック
が供給されなくなる。このとき、図１と同様に、アクセ
ス動作に必要なサブコード信号を処理する同期検出・Ｅ
ＦＭ復調回路７及びサブコード分離・Ｑコード復調回路
８には、第１のクロック供給路１３ａを介してクロック
再生回路１３からの再生クロックの供給が継続されてい
る。

【００４９】したがって、前記デジタル信号処理回路１
６の所定の回路９，１１，１２及び第１ＲＡＭ１０と前
記Ｄ／Ａコンバータ２７の動作が停止され、アクセス動
作時の消費電力の削減が計れる。

【００５０】尚、ＣＤ−ＲＯＭやＣＤ−Ｉの再生装置の
如く、ディスクから間欠的に信号を読み出し、頻繁にア
クセス動作を行うものにおいても、高速読み取り可能な
ＣＤプレーヤと同様に消費電力の削減を効果的に行え
る。

【００５１】

【発明の効果】以上述べた如く、本発明に依れば、アク
セス動作中にアクセス動作に不必要なメインデータの再
生処理系の回路に動作用のクロックが供給されない様に
しているので、アクセス動作中の消費電力を削減するこ
とが出来、特に、記録媒体から間欠的に信号を読み出
し、頻繁にアクセス動作を行う高速読み取り可能なＣＤ
プレーヤやＣＤ−ＲＯＭ、ＣＤ−Ｉの再生装置において
は、効果的に消費電力の削減を計ることが出来る。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路ブロック図であ
る。

【図２】本発明の別の実施例を示す回路ブロック図であ
る。

【符号の説明】

７ 同期検出・ＥＦＭ復調回路 ８ サブコード分離・Ｑコード復調回路 ９ 誤り検出・訂正回路 １０ 第１ＲＡＭ １１ 第１アドレス発生回路 １２ 補間回路 １３ クロック再生回路 １４ 基準発振回路 １３ａ 第１のクロック供給路 １４ａ 第２のクロック供給路 １６ デジタル信号処理回路 １７ スイッチ回路 １９ システム制御回路 ２２ アクセス動作判断手段 ２３ Ｑコード監視手段 ２４ トラックジャンプ制御手段 ２５ スイッチ切換制御手段 ３３ Ｄ／Ａコンバータ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 記録媒体に音楽情報等のメインデータの
   他に経過時間等の再生位置を示す位置指標データを含む
   デジタル信号が記録され、記録媒体から読み出したデジ
   タル信号をクロックを用いて信号処理することにより再
   生するとともに、前記位置指標データを用いて目標信号
   の検索を行うことが出来るアクセス動作可能なデジタル
   信号記録媒体再生装置であって、記録媒体から読み出さ
   れたデジタル信号の信号処理を行うとともに、前記位置
   指標データを取り扱う第１の回路と、記録媒体から読み
   出されたデジタル信号の信号処理を行うとともに、前記
   位置指標データを取り扱わない第２の回路と、前記第１
   の回路に動作用のクロックを供給する第１のクロック供
   給路と、前記第２の回路に動作用のクロックを供給する
   第２のクロック供給路と、該第２のクロック供給路を遮
   断する遮断回路とを備え、アクセス動作中に前記遮断回
   路を作動させ、前記第２の回路に動作用のクロックが供
   給されない様にしたことを特徴とするデジタル信号記録
   媒体再生装置。