JPH05252657A - 電源制御システム - Google Patents
電源制御システムInfo
- Publication number
- JPH05252657A JPH05252657A JP4082712A JP8271292A JPH05252657A JP H05252657 A JPH05252657 A JP H05252657A JP 4082712 A JP4082712 A JP 4082712A JP 8271292 A JP8271292 A JP 8271292A JP H05252657 A JPH05252657 A JP H05252657A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- output
- voltage
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【目的】 複数のスイッチング電源を有するシステムに
おいて、負荷が小さいときでも効率が悪くならないよう
にする。 【構成】 共通負荷に供給される電圧の、基準電圧に対
する誤差に応じて、マスタ回路１内の増幅器３で誤差信
号を発生する。各スレーブ回路５、１５内のコンパレー
タ及びのこぎり波発生回路では、誤差信号等に応じてオ
ンパルスを発生し、共通負荷に電力供給する。オフ指令
に応答し、各スレーブ回路においてアンド回路でオンパ
ルスを抑止しスイッチング電源をインアクティブに制御
する。 【効果】 各スレーブ回路によるスイッチング電源を個
別に制御できるので、一方をインアクティブにすれば、
負荷が小さくても効率が悪くならない。
おいて、負荷が小さいときでも効率が悪くならないよう
にする。 【構成】 共通負荷に供給される電圧の、基準電圧に対
する誤差に応じて、マスタ回路１内の増幅器３で誤差信
号を発生する。各スレーブ回路５、１５内のコンパレー
タ及びのこぎり波発生回路では、誤差信号等に応じてオ
ンパルスを発生し、共通負荷に電力供給する。オフ指令
に応答し、各スレーブ回路においてアンド回路でオンパ
ルスを抑止しスイッチング電源をインアクティブに制御
する。 【効果】 各スレーブ回路によるスイッチング電源を個
別に制御できるので、一方をインアクティブにすれば、
負荷が小さくても効率が悪くならない。
Description
【０００１】
【技術分野】本発明は電源制御システムに関し、特に並
列接続され、かつ共通負荷に電力供給する複数のスイッ
チング電源回路を有する電源制御システムに関する。
列接続され、かつ共通負荷に電力供給する複数のスイッ
チング電源回路を有する電源制御システムに関する。
【０００２】
【従来技術】従来、この種の電源制御システムは、シス
テムの出力電圧の、所定基準電圧に対する誤差信号を送
出するマスタ回路と、このマスタ回路からの誤差信号及
び自回路の出力電流に応じたスイッチングパルスを送出
するスレーブ回路とを含んで構成されていた。そして、
各スレーブ回路からのスイッチングパルスは夫々対応す
るスイッチングトランジスタに印加されることにより、
安定化スイッチングレギュレータが構成されていたので
ある。
テムの出力電圧の、所定基準電圧に対する誤差信号を送
出するマスタ回路と、このマスタ回路からの誤差信号及
び自回路の出力電流に応じたスイッチングパルスを送出
するスレーブ回路とを含んで構成されていた。そして、
各スレーブ回路からのスイッチングパルスは夫々対応す
るスイッチングトランジスタに印加されることにより、
安定化スイッチングレギュレータが構成されていたので
ある。
【０００３】その従来のシステムについて図５を参照し
て説明する。図５は従来の電源制御システムの主要部の
構成を示すブロック図である。
て説明する。図５は従来の電源制御システムの主要部の
構成を示すブロック図である。
【０００４】図において、従来のシステムにおけるマス
タ回路101 は、基準電圧を発生する基準電圧回路104
と、この回路104 からの基準電圧に対するシステムの出
力電圧の誤差信号を送出する誤差増幅回路103 と、外部
からのオン／オフ指令に応答して誤差増幅回路103 の出
力を制御することによりシステムのオン／オフを行うオ
ンオフ回路126 とを含んで構成されている。
タ回路101 は、基準電圧を発生する基準電圧回路104
と、この回路104 からの基準電圧に対するシステムの出
力電圧の誤差信号を送出する誤差増幅回路103 と、外部
からのオン／オフ指令に応答して誤差増幅回路103 の出
力を制御することによりシステムのオン／オフを行うオ
ンオフ回路126 とを含んで構成されている。
【０００５】一方、従来のシステムにおけるスレーブ回
路105 は、自回路の出力電流を入力としてその電流値に
応じた電圧に変換する電流帰還回路106 と、所定ののこ
ぎり波信号を発生するのこぎり波発生回路107 と、マス
タ回路101 からの誤差信号と電流帰還回路106 の出力と
をワイヤードオアした信号を、のこぎり波発生回路107
からののこぎり波信号と比較するコンパレータ108 とを
含んで構成されている。
路105 は、自回路の出力電流を入力としてその電流値に
応じた電圧に変換する電流帰還回路106 と、所定ののこ
ぎり波信号を発生するのこぎり波発生回路107 と、マス
タ回路101 からの誤差信号と電流帰還回路106 の出力と
をワイヤードオアした信号を、のこぎり波発生回路107
からののこぎり波信号と比較するコンパレータ108 とを
含んで構成されている。
【０００６】また、スレーブ回路115 は、スレーブ回路
105 と同様の機能を有する電流帰還回路116 及びのこぎ
り波発生回路117 並びにコンパレータ118 を含んで構成
されている。
105 と同様の機能を有する電流帰還回路116 及びのこぎ
り波発生回路117 並びにコンパレータ118 を含んで構成
されている。
【０００７】なお、図示されているシステムでは２つの
スレーブ回路105 及び115 を有しているが、３台以上設
ける場合でも各スレーブ回路は同様の構成となる。
スレーブ回路105 及び115 を有しているが、３台以上設
ける場合でも各スレーブ回路は同様の構成となる。
【０００８】ここで、オンオフ回路126 は、オンオフ入
力端子125 への入力電圧に応じてオンオフ動作を行うス
イッチングトランジスタと、このトランジスタのオン動
作により充電され、オフ動作により放電されるコンデン
サとを含んで構成されており、このコンデンサの充電電
圧が出力電圧検出端子102 の電圧とワイアードオアされ
て誤差増幅回路103 の非反転入力端子に印加されるので
ある。
力端子125 への入力電圧に応じてオンオフ動作を行うス
イッチングトランジスタと、このトランジスタのオン動
作により充電され、オフ動作により放電されるコンデン
サとを含んで構成されており、このコンデンサの充電電
圧が出力電圧検出端子102 の電圧とワイアードオアされ
て誤差増幅回路103 の非反転入力端子に印加されるので
ある。
【０００９】かかる構成において、従来の電源制御シス
テムでは、マスタ回路101 内の出力電圧検出端子102 に
本システムによるスイッチングレギュレータの出力電圧
が入力されると、誤差増幅回路103 の非反転入力端子に
入力される。これと同時に、オンオフ端子125 からオン
オフ信号がオンオフ回路126 に入力され、このオンオフ
回路126 の出力が誤差増幅回路103 に入力される。
テムでは、マスタ回路101 内の出力電圧検出端子102 に
本システムによるスイッチングレギュレータの出力電圧
が入力されると、誤差増幅回路103 の非反転入力端子に
入力される。これと同時に、オンオフ端子125 からオン
オフ信号がオンオフ回路126 に入力され、このオンオフ
回路126 の出力が誤差増幅回路103 に入力される。
【００１０】基準電圧回路104 は、誤差増幅回路103 の
反転端子に基準電圧を印加する。
反転端子に基準電圧を印加する。
【００１１】誤差増幅回路103 の誤差信号は複数のスレ
ーブ回路105 ，115 に入力される。一方、各スレーブ回
路の出力電流は各々電流検出端子113 ，123 に入力さ
れ、電流帰還回路106 ，116 において電圧に変換され
る。
ーブ回路105 ，115 に入力される。一方、各スレーブ回
路の出力電流は各々電流検出端子113 ，123 に入力さ
れ、電流帰還回路106 ，116 において電圧に変換され
る。
【００１２】変換後の電圧は誤差増幅回路103 からの誤
差信号の電圧と合成され、各コンパレータ108 ，118 の
非反転入力端子に入力される。コンパレータ108 ，118
の反転入力端子へは各のこぎり波発生回路107 ，117 よ
りのこぎり波が入力され、コンパレータ108 ，118 の出
力はオンパルス出力端子114 ，124 より出力されてパル
ス幅変調方式のスイッチング電源回路を動作させる。つ
まり、各コンパレータの出力が図示せぬスイッチングト
ランジスタに印加されるのである。
差信号の電圧と合成され、各コンパレータ108 ，118 の
非反転入力端子に入力される。コンパレータ108 ，118
の反転入力端子へは各のこぎり波発生回路107 ，117 よ
りのこぎり波が入力され、コンパレータ108 ，118 の出
力はオンパルス出力端子114 ，124 より出力されてパル
ス幅変調方式のスイッチング電源回路を動作させる。つ
まり、各コンパレータの出力が図示せぬスイッチングト
ランジスタに印加されるのである。
【００１３】ここで、この従来のシステムをオフさせる
ためにはオンオフ入力端子125 にオフ信号を印加し、誤
差増幅回路103 においてあたかも出力電圧検出端子102
により検出された出力電圧が高くなったようにオンオフ
回路126 から高い電圧を印加する。この結果、誤差増幅
回路103 は、基準電圧回路104 により発生した基準電圧
より出力電圧が高いとし出力電圧を下げるために誤差信
号の電圧値を下げる。すると、スレーブ回路105 ，115
内の各コンパレータ108 ，118 の非反転入力端子電圧
は、反転入力端子ののこぎり波電圧より低くなる。その
結果、各コンパレータ108 ，118 の出力であるオンパル
ス出力端子114 ，124 からはパルスが出力されなくな
り、本システムによるスイッチングレギュレータの動作
は停止する。
ためにはオンオフ入力端子125 にオフ信号を印加し、誤
差増幅回路103 においてあたかも出力電圧検出端子102
により検出された出力電圧が高くなったようにオンオフ
回路126 から高い電圧を印加する。この結果、誤差増幅
回路103 は、基準電圧回路104 により発生した基準電圧
より出力電圧が高いとし出力電圧を下げるために誤差信
号の電圧値を下げる。すると、スレーブ回路105 ，115
内の各コンパレータ108 ，118 の非反転入力端子電圧
は、反転入力端子ののこぎり波電圧より低くなる。その
結果、各コンパレータ108 ，118 の出力であるオンパル
ス出力端子114 ，124 からはパルスが出力されなくな
り、本システムによるスイッチングレギュレータの動作
は停止する。
【００１４】また、本システムによるスイッチングレギ
ュレータを動作させるためには、オンオフ入力端子125
にオン信号を印加し、オンオフ回路126 から誤差増幅回
路103 に印加されている高電圧を徐々に低下させる。す
ると、誤差増幅回路103 の出力は基準電圧回路104 の電
圧に近づくに従って徐々に高くなり、コンパレータ108
，118 の非反転入力電圧も徐々に高くなって各のこぎ
り波発生回路107 ，117の出力電圧を徐々に上回って行
く。その結果、コンパレータ108 ，118 の出力であるオ
ンパルス出力端子114 ，124 の出力オンパルスのパルス
幅が徐々に広くなり、本システムによるスイッチングレ
ギュレータの出力電圧は徐々に上昇してくる。
ュレータを動作させるためには、オンオフ入力端子125
にオン信号を印加し、オンオフ回路126 から誤差増幅回
路103 に印加されている高電圧を徐々に低下させる。す
ると、誤差増幅回路103 の出力は基準電圧回路104 の電
圧に近づくに従って徐々に高くなり、コンパレータ108
，118 の非反転入力電圧も徐々に高くなって各のこぎ
り波発生回路107 ，117の出力電圧を徐々に上回って行
く。その結果、コンパレータ108 ，118 の出力であるオ
ンパルス出力端子114 ，124 の出力オンパルスのパルス
幅が徐々に広くなり、本システムによるスイッチングレ
ギュレータの出力電圧は徐々に上昇してくる。
【００１５】その後、出力電圧検出端子102 に入力され
た出力電圧が基準電圧回路104 からの基準電圧と等しく
なると、オンオフ回路126 の出力は無効となり出力電圧
が安定化する。
た出力電圧が基準電圧回路104 からの基準電圧と等しく
なると、オンオフ回路126 の出力は無効となり出力電圧
が安定化する。
【００１６】上述した従来のシステムでは、定格出力容
量に対して負荷が大きい場合はシステムの効率も十分良
いが、負荷が小さい場合は効率が非常に悪くなる。例え
ば、メモリ装置に電力を供給する場合を考えると、通常
時はシステムの入力電源が商用電源で、かつ負荷も大き
い。しかし、停電時には入力電源がバッテリに切替わ
り、かつメモリ装置もスタンバイ状態になって負荷が小
さくなった場合、効率が悪くなり、バッテリでの動作時
間が短くなるという欠点があった。
量に対して負荷が大きい場合はシステムの効率も十分良
いが、負荷が小さい場合は効率が非常に悪くなる。例え
ば、メモリ装置に電力を供給する場合を考えると、通常
時はシステムの入力電源が商用電源で、かつ負荷も大き
い。しかし、停電時には入力電源がバッテリに切替わ
り、かつメモリ装置もスタンバイ状態になって負荷が小
さくなった場合、効率が悪くなり、バッテリでの動作時
間が短くなるという欠点があった。
【００１７】
【発明の目的】本発明は上述した従来の欠点を解決する
ためになされたものであり、その目的は負荷が小さい場
合でも効率が悪くなることのない電源制御システムを提
供することである。
ためになされたものであり、その目的は負荷が小さい場
合でも効率が悪くなることのない電源制御システムを提
供することである。
【００１８】
【発明の構成】本発明による電源制御システムは、共通
負荷に電力供給する複数のスイッチング電源回路を有す
る電源制御システムであって、スイッチング電源回路の
各々は、外部指令に応答して自回路をアクティブ／イン
アクティブに制御する制御回路を含むことを特徴とす
る。
負荷に電力供給する複数のスイッチング電源回路を有す
る電源制御システムであって、スイッチング電源回路の
各々は、外部指令に応答して自回路をアクティブ／イン
アクティブに制御する制御回路を含むことを特徴とす
る。
【００１９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００２０】図１は本発明による電源制御システムの第
１の実施例の主要部の構成を示すブロック図である。本
実施例のシステムでは、並列接続されたスレーブ回路５
及び１５を一括してオン／オフ制御する機能のみなら
ず、各々個別にオン／オフ制御する機能をも有してい
る。すなわち、各スレーブ回路では、外部指令に応答し
て自回路をアクティブ／インアクティブに制御する機能
を有しているのである。
１の実施例の主要部の構成を示すブロック図である。本
実施例のシステムでは、並列接続されたスレーブ回路５
及び１５を一括してオン／オフ制御する機能のみなら
ず、各々個別にオン／オフ制御する機能をも有してい
る。すなわち、各スレーブ回路では、外部指令に応答し
て自回路をアクティブ／インアクティブに制御する機能
を有しているのである。
【００２１】図において、本実施例のシステムは、オン
オフ回路２６及び誤差増幅回路３並びに基準電圧回路４
を含むマスタ回路１を有している。このマスタ回路１の
構成及び動作は、従来のもの（図５）と同様であり、誤
差信号が各スレーブ回路へ共通に入力される。
オフ回路２６及び誤差増幅回路３並びに基準電圧回路４
を含むマスタ回路１を有している。このマスタ回路１の
構成及び動作は、従来のもの（図５）と同様であり、誤
差信号が各スレーブ回路へ共通に入力される。
【００２２】また、本実施例のシステムにおけるスレー
ブ回路５，１５は、電流帰還回路６，１６及びのこぎり
波発生回路７，１７並びにコンパレータ８，１８を有し
ている。各スレーブ回路内のこれらの回路の動作も従来
のもの（図５）と同様である。
ブ回路５，１５は、電流帰還回路６，１６及びのこぎり
波発生回路７，１７並びにコンパレータ８，１８を有し
ている。各スレーブ回路内のこれらの回路の動作も従来
のもの（図５）と同様である。
【００２３】ただし、本システムのスレーブ回路内に
は、オンオフ端子９（又は１９）、積分回路１０（又は
２０）、コンパレータ１１（又は２１）及びアンド回路
１２（又は２２）が新たに設けられている。これらの回
路等により、各スレーブ回路個別にオン／オフ制御する
のである。
は、オンオフ端子９（又は１９）、積分回路１０（又は
２０）、コンパレータ１１（又は２１）及びアンド回路
１２（又は２２）が新たに設けられている。これらの回
路等により、各スレーブ回路個別にオン／オフ制御する
のである。
【００２４】ここで、オンオフ端子９，１９は、外部か
らのオンオフ信号を入力する端子であり、その信号は積
分回路１０，２０に入力されて平滑される。この平滑後
の信号をコンパレータ１１，２１に入力せしめ、のこぎ
り波との比較を行うのである。そして、その比較結果は
アンド回路１２，２２においてコンパレータ８，１８の
出力と論理積されるのである。なお、積分回路で平滑す
るのは、オンオフ時の突入電流による回路の誤動作を防
止するためである。
らのオンオフ信号を入力する端子であり、その信号は積
分回路１０，２０に入力されて平滑される。この平滑後
の信号をコンパレータ１１，２１に入力せしめ、のこぎ
り波との比較を行うのである。そして、その比較結果は
アンド回路１２，２２においてコンパレータ８，１８の
出力と論理積されるのである。なお、積分回路で平滑す
るのは、オンオフ時の突入電流による回路の誤動作を防
止するためである。
【００２５】各アンド回路１２，２２の出力は、オンパ
ルス出力端子１４，２４を介して図示せぬスイッチング
トランジスタに印加される。そのスイッチングトランジ
スタは、図示せぬトランスの１次側の直流入力を交流に
変換し、２次側に伝える。トランスの２次側では整流ダ
イオード及び平滑コンデンサで直流にするのである。つ
まり、スレーブ回路と、これら図示せぬトランジスタ、
トランス、ダイオード、コンデンサ等とで周知のスイッ
チング電源回路が構成されるのである。
ルス出力端子１４，２４を介して図示せぬスイッチング
トランジスタに印加される。そのスイッチングトランジ
スタは、図示せぬトランスの１次側の直流入力を交流に
変換し、２次側に伝える。トランスの２次側では整流ダ
イオード及び平滑コンデンサで直流にするのである。つ
まり、スレーブ回路と、これら図示せぬトランジスタ、
トランス、ダイオード、コンデンサ等とで周知のスイッ
チング電源回路が構成されるのである。
【００２６】さらに、上述のように、各スレーブ回路は
並列接続されており、共通の負荷へ電力供給する。よっ
て、２つのスレーブ回路による出力電圧がマスタ回路に
おいて所定基準電圧と比較され、その誤差を打消すよう
に制御されるばかりでなく、各スレーブ回路によるスイ
ッチング電源回路においても、その出力電流が電流検出
端子にフィードバックされて負荷分担されるのである。
並列接続されており、共通の負荷へ電力供給する。よっ
て、２つのスレーブ回路による出力電圧がマスタ回路に
おいて所定基準電圧と比較され、その誤差を打消すよう
に制御されるばかりでなく、各スレーブ回路によるスイ
ッチング電源回路においても、その出力電流が電流検出
端子にフィードバックされて負荷分担されるのである。
【００２７】かかる構成において、マスタ回路１内の出
力電圧検出端子２に本システムによるスイッチングレギ
ュレータの出力電圧が入力されると、誤差増幅回路３の
非反転入力端子に入力される。また、誤差増幅回路３の
反転入力端子には基準電圧回路４の基準電圧出力が入力
される。誤差増幅回路３は、本システムの出力電圧が基
準電圧より下ったらその出力電圧を上昇させ、また上っ
たらその出力電圧を下降させるように動作する。
力電圧検出端子２に本システムによるスイッチングレギ
ュレータの出力電圧が入力されると、誤差増幅回路３の
非反転入力端子に入力される。また、誤差増幅回路３の
反転入力端子には基準電圧回路４の基準電圧出力が入力
される。誤差増幅回路３は、本システムの出力電圧が基
準電圧より下ったらその出力電圧を上昇させ、また上っ
たらその出力電圧を下降させるように動作する。
【００２８】本システムによるスイッチングレギュレー
タ全体のオンオフはオンオフ入力端子２５にオンオフ信
号を加えることによりなされる。すなわち、オフの時は
オンオフ回路２６により誤差増幅回路３の非反転入力端
子に誤差増幅回路３の非反転入力端子に印加された電圧
より高い電圧を印加し、あたかもスイッチングレギュレ
ータの電圧が高くなり過ぎたようにする。これにより、
従来と同様に誤差増幅回路３の出力電圧をオフとする。
タ全体のオンオフはオンオフ入力端子２５にオンオフ信
号を加えることによりなされる。すなわち、オフの時は
オンオフ回路２６により誤差増幅回路３の非反転入力端
子に誤差増幅回路３の非反転入力端子に印加された電圧
より高い電圧を印加し、あたかもスイッチングレギュレ
ータの電圧が高くなり過ぎたようにする。これにより、
従来と同様に誤差増幅回路３の出力電圧をオフとする。
【００２９】また、オンの時はオンオフ回路２６の電圧
を徐々に低下させスイッチングレギュレータの出力を徐
々に上昇させる。そして、基準電圧と等しくなるとオン
オフ回路２６の電圧は無効となり、誤差増幅回路３の出
力は一定の電圧となる。
を徐々に低下させスイッチングレギュレータの出力を徐
々に上昇させる。そして、基準電圧と等しくなるとオン
オフ回路２６の電圧は無効となり、誤差増幅回路３の出
力は一定の電圧となる。
【００３０】誤差増幅器３の出力は複数のスイッチング
電源回路の夫々の制御部であるスレーブ回路５，１５に
夫々入力され、また各スイッチング電源回路の出力電流
が各電流検出端子１３，２３に入力される。
電源回路の夫々の制御部であるスレーブ回路５，１５に
夫々入力され、また各スイッチング電源回路の出力電流
が各電流検出端子１３，２３に入力される。
【００３１】電流帰還回路６，１６においては、出力電
流が多い時は電圧値が低下し、出力電流が少ない時は電
圧値が上昇して定格電流で一定となるような電圧に変換
される。電流帰還回路の出力電圧は誤差増幅回路３の出
力の電圧と合成され、制御電圧としてコンパレータ８，
１８の非反転端子に夫々入力される。
流が多い時は電圧値が低下し、出力電流が少ない時は電
圧値が上昇して定格電流で一定となるような電圧に変換
される。電流帰還回路の出力電圧は誤差増幅回路３の出
力の電圧と合成され、制御電圧としてコンパレータ８，
１８の非反転端子に夫々入力される。
【００３２】コンパレータ８，１８の反転端子にはのこ
ぎり波発生回路７，１７からののこぎり波が入力され、
図２に示されているようにコンパレータ８，１８は制御
電圧がのこぎり波の電圧値を上回った時にのみパルスを
出力する。したがって、コンパレータ８，１８の出力の
パルス幅は、出力電圧が基準電圧より高い時は狭くな
り、出力電圧が少ない時は広くなる。
ぎり波発生回路７，１７からののこぎり波が入力され、
図２に示されているようにコンパレータ８，１８は制御
電圧がのこぎり波の電圧値を上回った時にのみパルスを
出力する。したがって、コンパレータ８，１８の出力の
パルス幅は、出力電圧が基準電圧より高い時は狭くな
り、出力電圧が少ない時は広くなる。
【００３３】ここで、本実施例においては、各々のスイ
ッチング電源回路の制御部であるスレーブ回路５，１５
にオンオフ端子９，１９を設けている。この端子に入力
されたオンオフ信号は積分回路１０，２０により積分さ
れて平滑される。すなわち、オフの時は図２に示されて
いるように積分回路１０，２０の出力は（コンパレータ
１１，２１の非反転入力）は徐々に低下し、コンパレー
タ１１，２１の出力はパルス幅が徐々に狭くなる。そし
て、コンパレータ１１，２１の反転入力端子に入力され
ているのこぎり波より電圧が低くなると、コンパレータ
１１，２１の出力は“Ｌ”となる。これにより、オンパ
ルスは出力されなくなる。
ッチング電源回路の制御部であるスレーブ回路５，１５
にオンオフ端子９，１９を設けている。この端子に入力
されたオンオフ信号は積分回路１０，２０により積分さ
れて平滑される。すなわち、オフの時は図２に示されて
いるように積分回路１０，２０の出力は（コンパレータ
１１，２１の非反転入力）は徐々に低下し、コンパレー
タ１１，２１の出力はパルス幅が徐々に狭くなる。そし
て、コンパレータ１１，２１の反転入力端子に入力され
ているのこぎり波より電圧が低くなると、コンパレータ
１１，２１の出力は“Ｌ”となる。これにより、オンパ
ルスは出力されなくなる。
【００３４】また、オンの時は図２に示されているよう
に積分回路１０，２０の出力（コンパレータ１１，２１
の非反転入力）は徐々に上昇し、コンパレータ１１，２
１の出力はパルス幅が徐々に広くなる。そして、コンパ
レータ１１，２１の反転入力端子に入力されているのこ
ぎり波より電圧が高くなるとコンパレータ１１，２１の
出力は“Ｈ”となる。これにより、オンパルスが出力さ
れる。
に積分回路１０，２０の出力（コンパレータ１１，２１
の非反転入力）は徐々に上昇し、コンパレータ１１，２
１の出力はパルス幅が徐々に広くなる。そして、コンパ
レータ１１，２１の反転入力端子に入力されているのこ
ぎり波より電圧が高くなるとコンパレータ１１，２１の
出力は“Ｈ”となる。これにより、オンパルスが出力さ
れる。
【００３５】コンパレータ８及び１１の両出力はアンド
回路１２により論理積がとられ、コンパレータ１８及び
２１の両出力はアンド回路２２により論理積がとられ、
夫々オンパルス出力端子１４，２４にスイッチング電源
回路の図示せぬトランジスタのオンパルスとして出力さ
れる。
回路１２により論理積がとられ、コンパレータ１８及び
２１の両出力はアンド回路２２により論理積がとられ、
夫々オンパルス出力端子１４，２４にスイッチング電源
回路の図示せぬトランジスタのオンパルスとして出力さ
れる。
【００３６】よって、オンオフ端子９，１９が共にオン
状態の時は全てのスイッチング電源回路は動作している
ことになる。ところが、例えばオンオフ端子９をオフ状
態にした時は、スレーブ回路５からのオンパルスのパル
ス幅は徐々に狭くなって停止することによりスレーブ回
路５によるスイッチング電源回路も徐々にその出力電流
が低下して停止する。これにより、スレーブ回路１５に
よるスイッチング電源回路のみが動作し、スレーブ回路
５の停止分をおぎないつつ図示せぬ負荷に対して一定の
電圧及び電流を供給し続ける。
状態の時は全てのスイッチング電源回路は動作している
ことになる。ところが、例えばオンオフ端子９をオフ状
態にした時は、スレーブ回路５からのオンパルスのパル
ス幅は徐々に狭くなって停止することによりスレーブ回
路５によるスイッチング電源回路も徐々にその出力電流
が低下して停止する。これにより、スレーブ回路１５に
よるスイッチング電源回路のみが動作し、スレーブ回路
５の停止分をおぎないつつ図示せぬ負荷に対して一定の
電圧及び電流を供給し続ける。
【００３７】また、その状態からオンオフ端子９をオン
状態にした時は、スレーブ回路５のオンパルスは停止状
態から徐々にパルス幅が広くなって一定のパルス幅にな
る。これにより、スレーブ回路５によるスイッチング電
源回路も停止状態から徐々に出力電流を供給し、スレー
ブ回路１５によるスイッチング電源回路の出力電流は徐
々に減少する。そして、両スレーブ回路によるスイッチ
ング電源は、夫々同じ出力電流を供給することになる。
状態にした時は、スレーブ回路５のオンパルスは停止状
態から徐々にパルス幅が広くなって一定のパルス幅にな
る。これにより、スレーブ回路５によるスイッチング電
源回路も停止状態から徐々に出力電流を供給し、スレー
ブ回路１５によるスイッチング電源回路の出力電流は徐
々に減少する。そして、両スレーブ回路によるスイッチ
ング電源は、夫々同じ出力電流を供給することになる。
【００３８】一方、図３は本発明による電源制御システ
ムの第２の実施例の主要部の構成を示すブロック図であ
り、図１と同等部分は同一符号により示されている。本
実施例のシステムでも、図１のシステムと同様に並列接
続されたスレーブ回路５及び１５を一括してオン／オフ
する機能のみならず、各々個別にオン／オフ制御する機
能をも有している。
ムの第２の実施例の主要部の構成を示すブロック図であ
り、図１と同等部分は同一符号により示されている。本
実施例のシステムでも、図１のシステムと同様に並列接
続されたスレーブ回路５及び１５を一括してオン／オフ
する機能のみならず、各々個別にオン／オフ制御する機
能をも有している。
【００３９】図において、本実施例のシステムは、図１
の構成における各スレーブ回路からコンパレータの片方
と、アンド回路とを省いた構成となっている。
の構成における各スレーブ回路からコンパレータの片方
と、アンド回路とを省いた構成となっている。
【００４０】すなわち、本実施例においては、誤差増幅
回路からの誤差信号と、電流帰還回路の出力と、積分回
路の出力とがワイアードオアされて各スレーブ回路内の
コンパレータに入力されているのである。
回路からの誤差信号と、電流帰還回路の出力と、積分回
路の出力とがワイアードオアされて各スレーブ回路内の
コンパレータに入力されているのである。
【００４１】また、本実施例においても、各々のスイッ
チング電源回路の夫々の制御部であるスレーブ回路５，
１５にオンオフ端子９，１９を設けている。この端子に
入力されたオンオフ信号は積分回路１０，２０により積
分されて平滑される。すなわち、オフの時は図４に示さ
れているように積分回路１０，２０の出力電圧は徐々に
低下し、コンパレータ８，１８の反転入力端子に入力さ
れているのこぎり波より電圧が低くなっていく。これに
より、コンパレータ８，１８の出力パルス幅は徐々に狭
くなり、ついには“Ｌ”となり、オンパルス出力端子１
４，２４からはスイッチング電源回路のオンパルスが出
力されなくなる。これにより、一方のスレーブ回路によ
るスイッチング電源回路のみから図示せぬ負荷へ電力供
給される。
チング電源回路の夫々の制御部であるスレーブ回路５，
１５にオンオフ端子９，１９を設けている。この端子に
入力されたオンオフ信号は積分回路１０，２０により積
分されて平滑される。すなわち、オフの時は図４に示さ
れているように積分回路１０，２０の出力電圧は徐々に
低下し、コンパレータ８，１８の反転入力端子に入力さ
れているのこぎり波より電圧が低くなっていく。これに
より、コンパレータ８，１８の出力パルス幅は徐々に狭
くなり、ついには“Ｌ”となり、オンパルス出力端子１
４，２４からはスイッチング電源回路のオンパルスが出
力されなくなる。これにより、一方のスレーブ回路によ
るスイッチング電源回路のみから図示せぬ負荷へ電力供
給される。
【００４２】また、オンの時は図４に示されているよう
に積分回路１０，２０の出力電圧は徐々に上昇し、コン
パレータ８，１８の反転入力端子に入力されているのこ
ぎり波より電圧が高くなると、コンパレータ８，１８の
出力は“Ｌ”より徐々にパルス幅が広くなって一定のパ
ルス幅となる。これにより、両スレーブ回路によるスイ
ッチング電源回路から図示せぬ負荷へ電力供給される。
に積分回路１０，２０の出力電圧は徐々に上昇し、コン
パレータ８，１８の反転入力端子に入力されているのこ
ぎり波より電圧が高くなると、コンパレータ８，１８の
出力は“Ｌ”より徐々にパルス幅が広くなって一定のパ
ルス幅となる。これにより、両スレーブ回路によるスイ
ッチング電源回路から図示せぬ負荷へ電力供給される。
【００４３】なお、図４において、制御電圧とは誤差増
幅回路３からの誤差信号と、電流帰還回路の出力とをワ
イアードオアした電圧である。
幅回路３からの誤差信号と、電流帰還回路の出力とをワ
イアードオアした電圧である。
【００４４】上述した第１及び第２の実施例において
は、２つのスレーブ回路を有する場合について説明した
が、３以上のスレーブ回路を有する場合についても同様
に本発明が適用できることは明白である。その場合、各
スレーブ回路は同様の構成でなければならない。
は、２つのスレーブ回路を有する場合について説明した
が、３以上のスレーブ回路を有する場合についても同様
に本発明が適用できることは明白である。その場合、各
スレーブ回路は同様の構成でなければならない。
【００４５】オンオフ端子へのオン信号又はオフ信号の
入力方式については、オペレータのマニュアル操作にて
入力する方式の他、停電等の発生に応答してオフ信号を
入力する方式等、いずれかの入力方式でも良い。
入力方式については、オペレータのマニュアル操作にて
入力する方式の他、停電等の発生に応答してオフ信号を
入力する方式等、いずれかの入力方式でも良い。
【００４６】
【発明の効果】以上説明したように本発明は、並列に接
続されたスイッチング電源回路のオンオフを一括して行
うのみでなく、スイッチング電源回路に対して個別にオ
ンオフを行うことができるように構成したことにより、
共通の負荷が定格出力容量に対して小さい場合でも個別
にオフ状態にすれば効率が悪くならないという効果があ
る。
続されたスイッチング電源回路のオンオフを一括して行
うのみでなく、スイッチング電源回路に対して個別にオ
ンオフを行うことができるように構成したことにより、
共通の負荷が定格出力容量に対して小さい場合でも個別
にオフ状態にすれば効率が悪くならないという効果があ
る。
【図１】本発明の第１の実施例による電源制御システム
の主要部の構成を示すブロック図である。
の主要部の構成を示すブロック図である。
【図２】図１のシステムの動作を示すタイムチャートで
ある。
ある。
【図３】本発明の第２の実施例による電源制御システム
の主要部の構成を示すブロック図である。
の主要部の構成を示すブロック図である。
【図４】図３のシステムの動作を示すタイムチャートで
ある。
ある。
【図５】従来の電源制御システムの主要部の構成を示す
ブロック図である。
ブロック図である。
１ マスタ回路 ２ 出力電圧検出端子 ３ 誤差増幅回路 ４ 基準電圧回路 ５，１５ スレーブ回路 ６，１６ 電流帰還回路 ７，１７ のこぎり波発生回路 ８，１１，１８，２１ コンパレータ ９，１９ オンオフ端子 １０，２０ 積分回路 １２，２２ アンド回路 １３，２３ 電流検出端子 １４，２４ オンパルス出力端子
Claims (4)
- 【請求項１】 共通負荷に電力供給する複数のスイッチ
ング電源回路を有する電源制御システムであって、スイ
ッチング電源回路の各々は、外部指令に応答して自回路
をアクティブ／インアクティブに制御する制御回路を含
むことを特徴とする電源制御システム。 - 【請求項２】 前記制御回路は、前記外部指令に応答し
てトランジスタへのスイッチングパルスのオンオフを制
御することを特徴とする請求項１記載の電源制御システ
ム。 - 【請求項３】 共通負荷に供給される電圧の、所定基準
電圧に対する誤差に応じて共通誤差信号を発生する誤差
信号発生回路と、 自回路の出力電流及び前記共通誤差信号に応じて前記共
通負荷に電力供給するスイッチング回路及び外部指令に
応答して自回路をアクティブ／インアクティブに制御す
る制御回路を含む複数のスイッチング電源回路とを有す
ることを特徴とする電源制御システム。 - 【請求項４】 前記制御回路は、前記外部指令に応答し
てトランジスタへのスイッチングパルスのオンオフを制
御することを特徴とする請求項３記載の電源制御システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4082712A JP2859022B2 (ja) | 1992-03-04 | 1992-03-04 | 電源制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4082712A JP2859022B2 (ja) | 1992-03-04 | 1992-03-04 | 電源制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05252657A true JPH05252657A (ja) | 1993-09-28 |
| JP2859022B2 JP2859022B2 (ja) | 1999-02-17 |
Family
ID=13782024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4082712A Expired - Fee Related JP2859022B2 (ja) | 1992-03-04 | 1992-03-04 | 電源制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2859022B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002503936A (ja) * | 1998-02-13 | 2002-02-05 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 直流電圧変換器、例えば車両のマルチ電圧電源における直流電圧変換器の制御された並列動作を行う装置および方法 |
| JP2011030340A (ja) * | 2009-07-24 | 2011-02-10 | Shindengen Electric Mfg Co Ltd | システム電源装置 |
| KR20180102996A (ko) * | 2017-03-08 | 2018-09-18 | (주)에너캠프 | 휴대용 에너지 저장장치용 에너지 레벨 변환회로 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5627710U (ja) * | 1979-08-09 | 1981-03-14 | ||
| JPS61112534A (ja) * | 1984-11-05 | 1986-05-30 | 富士通株式会社 | 電源制御方式 |
| JPH0223031A (ja) * | 1988-07-07 | 1990-01-25 | Yuasa Battery Co Ltd | 並列運転制御方式 |
| JPH0417520A (ja) * | 1990-05-10 | 1992-01-22 | Koufu Nippon Denki Kk | 並列運転電源制御装置 |
-
1992
- 1992-03-04 JP JP4082712A patent/JP2859022B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5627710U (ja) * | 1979-08-09 | 1981-03-14 | ||
| JPS61112534A (ja) * | 1984-11-05 | 1986-05-30 | 富士通株式会社 | 電源制御方式 |
| JPH0223031A (ja) * | 1988-07-07 | 1990-01-25 | Yuasa Battery Co Ltd | 並列運転制御方式 |
| JPH0417520A (ja) * | 1990-05-10 | 1992-01-22 | Koufu Nippon Denki Kk | 並列運転電源制御装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002503936A (ja) * | 1998-02-13 | 2002-02-05 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 直流電圧変換器、例えば車両のマルチ電圧電源における直流電圧変換器の制御された並列動作を行う装置および方法 |
| JP2011030340A (ja) * | 2009-07-24 | 2011-02-10 | Shindengen Electric Mfg Co Ltd | システム電源装置 |
| KR20180102996A (ko) * | 2017-03-08 | 2018-09-18 | (주)에너캠프 | 휴대용 에너지 저장장치용 에너지 레벨 변환회로 |
| WO2019151634A1 (ko) * | 2017-03-08 | 2019-08-08 | (주)에너캠프 | 휴대용 에너지 저장장치용 에너지 레벨 변환회로 |
| US11152801B2 (en) | 2017-03-08 | 2021-10-19 | Enercamp Co., Ltd. | Energy level conversion circuit for portable energy storage apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2859022B2 (ja) | 1999-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0549179A (ja) | 電源切替え回路 | |
| KR20040054483A (ko) | 자동 버스트모드 동작을 갖는 스위칭 파워서플라이의제어모듈회로 | |
| JP3210561B2 (ja) | 放電灯点灯回路 | |
| JPH07123609A (ja) | 燃料電池給電システム | |
| JP2859022B2 (ja) | 電源制御システム | |
| JPH05221590A (ja) | エレベータの制御装置 | |
| JPS61244271A (ja) | スイツチングレギユレ−タ | |
| JPH07170677A (ja) | 無停電電源装置の蓄電池充電回路 | |
| JP3564950B2 (ja) | 半導体集積回路 | |
| JPH11164476A (ja) | 電源装置 | |
| JPH06233530A (ja) | 負荷電流の検出を利用したｄｃ／ｄｃコンバータの可変ゲイン電圧制御系 | |
| JPH0974748A (ja) | スイッチング電源装置 | |
| JPS605779A (ja) | インバ−タ装置の制御電源回路 | |
| JPH0851774A (ja) | スイッチング電源回路 | |
| JP2660172B2 (ja) | 二重化電源装置のソフトスタート回路 | |
| JP2716721B2 (ja) | 太陽光発電システム | |
| JP2708246B2 (ja) | 自励式電力変換装置の制御装置 | |
| JPH079594Y2 (ja) | インバータ装置 | |
| JP3058928B2 (ja) | インバータ装置 | |
| JPH08182320A (ja) | 電源回路 | |
| JPH0231588B2 (ja) | Anteikadengenkaironoshutsuryokutantanrakuhogokairo | |
| JPH0715891A (ja) | 無停電電源装置 | |
| JPH1052041A (ja) | 電源回路 | |
| JPH10304662A (ja) | スイッチング電源装置 | |
| JPH07111742A (ja) | Ｃａｔｖ無停電電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980630 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981110 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101204 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |