JPH05251856A - ワイヤボンディング用電極構造 - Google Patents

ワイヤボンディング用電極構造

Info

Publication number
JPH05251856A
JPH05251856A JP4084846A JP8484692A JPH05251856A JP H05251856 A JPH05251856 A JP H05251856A JP 4084846 A JP4084846 A JP 4084846A JP 8484692 A JP8484692 A JP 8484692A JP H05251856 A JPH05251856 A JP H05251856A
Authority
JP
Japan
Prior art keywords
electrode
wire
bonding
grooves
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4084846A
Other languages
English (en)
Inventor
Toyotaka Kobayashi
豊隆 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP4084846A priority Critical patent/JPH05251856A/ja
Publication of JPH05251856A publication Critical patent/JPH05251856A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ワイヤボンディングにより電気的な接続を行
う配線基板等において、ワイヤボンディング結合部の強
度を損なうことなく電極のピッチを小さくし、線基板を
小型化できる電極構造を提供する。 【構成】 基板３上に形成した電極８のワイヤボンディ
ング部に凹部または凸部の少なくともいずれかを形成す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、配線基板上の電極どう
しあるいは電極とＩＣ等との間をワイヤボンディングに
より電気的に接続する場合において、特にワイヤボンデ
ィング接合部の電極構造に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】基板
上に搭載されたＩＣと電極（導体）、あるいは異なる基
板間の電極どうしを接続する場合、ワイヤボンディング
を用いることが多い。図２（Ａ）、（Ｂ）はワイヤボン
ディングの一例を示すサーマルヘッドの平面図、および
側面図である。
【０００３】図２（Ａ）、（Ｂ）に示すように、該サ−
マルヘッド１は、発熱体列６を表面に設けたアルミナ基
板３と発熱体駆動用ＩＣ２を表面に設けた配線基板４と
をアルミニウム板等でなるヒートシンク５の上に固着し
ている。該発熱体駆動用ＩＣ２は、その出力端子を、基
板３上に形成した導体パタ−ンである電極８に金線等の
ワイヤ７でワイヤボンディングし、発熱体列６と電気的
に接続している。
【０００４】図３（Ａ）はワイヤボンディング接合部を
拡大した平面図であり、ボンディングワイヤ７が該電極
８の上面に幅寸法Ｘで潰された状態で結合している。従
来の金線ボールボンディングの場合、機械的強度とル−
プの整列性を考慮し、安定実装できるワイヤの直径は、
２３μｍ〜２５μｍ程度の太さが必要であり、この場合
のステッチボンド９の幅Ｘは、ツールによるバラツキも
あるが、おおよそ５５μｍ〜７０μｍ程度となる。図３
（Ａ）のようなレイアウトでボンディングを行なった場
合、実装ピッチＰとしては１００μｍ程度が安定領域で
あり、圧着幅寸法やマシン精度を考慮しても、７５μｍ
程度が下限である。
【０００５】しかし、図２に示したサ−マルヘッドにお
いては、発熱体駆動用ＩＣ２の出力端子の数量がドット
印字の線密度になるため、電極８のピッチＰが１００μ
ｍの場合、ドット印字の線密度は８ドット／ｍｍが上限
で、高密度化できないという問題点があった。また基板
３の小型化の阻害要因ともなっていた。
【０００６】高密度化を図るため、図３（Ｂ）に示すよ
うに、電極８のワイヤボンディング接合部８ｘを千鳥状
に配列することが一般的になっている。しかしこのよう
に千鳥状に配列すると、基板３の幅Ｙ（図３（Ａ）参
照）を大型化しなければならず、デバイスの小型化に対
して不利となり、基板３上に真空成膜する際、真空チャ
ンバ内収容可能基板数が減少して生産性が悪くなる。
【０００７】本発明は、上記の問題点に鑑み、ワイヤボ
ンディング接合部の結合強度を損なうことなく電極の幅
およびピッチを小さくでき、高密度実装ないしはデバイ
スの小型化が達成できるワイヤボンディング用電極構造
を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するため、ワイヤボンディングにより電気的な接続を
行う配線基板において、該配線基板上の電極のワイヤボ
ンディング部に凹部または凸部の少なくともいずれかを
形成したことを特徴とする。好ましい凹凸構造は、両側
に土手を形成した溝構造である。
【０００９】
【作用】本発明は、上記構造を有するので、電極の幅を
小さくしても強度上必要な圧着面積を確保できる。
【００１０】
【実施例】図１（Ａ）は本発明によるワイヤボンディン
グ用電極の一実施例の平面図、同（Ｂ）は図１（Ａ）の
Ｅ−Ｅ断面図である。本実施例においては、基板３上に
形成した電極８は表面の平坦部８ｃに溝８ａを複数本
（図示は２本の場合を示す）を形成すると共に、両端に
溝８ａに平行に土手８ｂを形成してなる。図１（Ｂ）の
Ａで示す部分、すなわち土手８ｂ、８ｂの間の部分がボ
ンディングワイヤ７との接合部となり、Ｂの土手８ｂの
部分がボンディングワイヤの圧着寸法を強制する部分で
ある。このような凹凸は、例えばダイヤモンドカッタ等
で切削成形できる。本実施例の具体的な寸法例を図１
（Ｃ）の断面図で説明すると、溝８ａの幅は８μｍ、深
さは０．３μｍ〜０．５μｍ、溝の両側の８平坦部８ｃ
の幅も８μｍ、土手８ｂの幅は７μｍ、土手８ｂの平坦
部８ｃからの高さも０．３μｍ〜０．５μｍである。こ
こで電極８の幅は溝８ａ、平坦部８ｃ、土手８ｂの合計
寸法の５４μｍになり、各電極８間の距離を１０μｍと
ると、電極８のピッチは６４μｍとなる。このように、
電極８のピッチを６４μｍにすれば、サ−マルヘッドに
これを適用した場合、結合部に千鳥状の配置を採用しな
いにもかかわらず、線密度を１６ドット／ｍｍに高密度
化できる。
【００１１】この電極８をワイヤボンディングした場
合、図１（Ｂ）の２点鎖線で示すように、ボンディング
ワイヤ７は溝８ａの中に食い込んだ形で電極８に圧着結
合される。ステッチボンド９は両側の土手８ｂにより強
制されて、土手８ｂからはみ出ることなく電極８の幅以
内に納まる。
【００１２】このように電極８の表面に溝８ａを設ける
ことにより、ボンディングワイヤ７との圧着面積が多く
なり、また溝８ａにボンディングワイヤ７が食い込むた
め、ステッチボンド９の結合強度を高めることができ
る。また電極８の両端に土手８ｂを設けたので、ステッ
チボンド９の電極８からのはみ出しを防止できる。
【００１３】本実施例においては、溝８ａの形状が矩形
をなし、溝８ａを２本設けた例を示したが、図１（Ｄ）
の電極８の断面図に示すように、電極８の両側に土手８
ｂを設けない構造のものでも接合面接の増大が可能であ
り、また、図１（Ｅ）に示すように、断面形状がＶ字形
の溝８ｄ等、溝の断面形状は任意に選択できる。また、
凹凸形状としては、溝でなく、点状に凹凸が形成された
ものであってもよい。
【００１４】
【発明の効果】請求項１よれば、配線基板上に形成した
ワイヤボンディング用電極の表面に凹部または凸部の少
なくともいずれかを形成して、ボンディングワイヤの圧
着面積を大きくしたので、圧着部の結合強度を確保して
電極の幅およびピッチを小さくできる。その結果、電極
の高密度実装が可能となり、換言すれば、デバイスの小
型化が可能となる。例えばサ−マルヘッドの基板に本発
明の電極構造を採用すると、ドット印字の線密度を基板
を大きくすることなく高くすることができる。
【００１５】請求項２によれば、電極の両端に土手を設
けステッチボンドのはみ出しを防止したので、電極のピ
ッチをさらに小さくできる。
【図面の簡単な説明】
【図１】（Ａ）は本発明によるワイヤボンディング用電
極の一実施例を示す平面図、（Ｂ）、（Ａ）のＥ−Ｅ断
面図、（Ｃ）はその各部寸法図、（Ｅ）、（Ｆ）は本発
明による電極の他の実施例を示す断面図であり、（Ｄ）
は電極部の両側に土手を設けない構造のもの、（Ｅ）は
電極部に断面形状がＶ字形をなす溝を設けたものであ
る。
【図２】（Ａ）は従来のサーマルヘッドを示す平面図、
（Ｂ）はその側面図である。
【図３】（Ａ）、（Ｂ）は従来の電極部の例をそれぞれ
示す平面図である。
【符号の説明】
３ 基板 ７ ボンディングワイヤ ８ 電極 ８ａ 溝 ８ｂ 土手 ８ｃ 平坦部 ９ ステッチボンド

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】ワイヤボンディングにより電気的な接続を
    行う配線基板において、該配線基板上の電極のワイヤボ
    ンディング部に凹部または凸部の少なくともいずれかを
    形成したことを特徴とするワイヤボンディング用電極構
    造。
  2. 【請求項２】請求項１において、前記凹部または凸部が
    電極の長手方向に形成された溝でなり、かつ該溝形成部
    分の両側に土手を形成したことを特徴とするワイヤ−ボ
    ンディング用電極構造。
JP4084846A 1992-03-06 1992-03-06 ワイヤボンディング用電極構造 Withdrawn JPH05251856A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4084846A JPH05251856A (ja) 1992-03-06 1992-03-06 ワイヤボンディング用電極構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4084846A JPH05251856A (ja) 1992-03-06 1992-03-06 ワイヤボンディング用電極構造

Publications (1)

Publication Number Publication Date
JPH05251856A true JPH05251856A (ja) 1993-09-28

Family

ID=13842170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4084846A Withdrawn JPH05251856A (ja) 1992-03-06 1992-03-06 ワイヤボンディング用電極構造

Country Status (1)

Country Link
JP (1) JPH05251856A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7324126B2 (en) 2005-02-07 2008-01-29 Alps Electric Co., Ltd. Thermal head including bonding pads having irregular surfaces formed by forming irregularities on underlayer
CN105793044A (zh) * 2013-11-27 2016-07-20 惠普发展公司，有限责任合伙企业 具有由坝状物围绕的接合焊盘的打印头

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7324126B2 (en) 2005-02-07 2008-01-29 Alps Electric Co., Ltd. Thermal head including bonding pads having irregular surfaces formed by forming irregularities on underlayer
CN100406265C (zh) * 2005-02-07 2008-07-30 阿尔卑斯电气株式会社 具有通过使基底层凹凸来使表面凹凸的结合区的热敏头
CN105793044A (zh) * 2013-11-27 2016-07-20 惠普发展公司，有限责任合伙企业 具有由坝状物围绕的接合焊盘的打印头
CN105793044B (zh) * 2013-11-27 2017-10-10 惠普发展公司，有限责任合伙企业 具有由坝状物围绕的接合焊盘的打印头
US9919524B2 (en) 2013-11-27 2018-03-20 Hewlett-Packard Development Company, L.P. Printhead with bond pad surrounded by dam
US10232619B2 (en) 2013-11-27 2019-03-19 Hewlett-Packard Development Company, L.P. Printhead with bond pad surrounded by dam

Similar Documents

Publication Publication Date Title
JP3982080B2 (ja) 熱電モジュールの製造法と熱電モジュール
JP2953424B2 (ja) フェイスダウンボンディング用リードフレーム
US5786639A (en) Wiring member and lead frame having the same
US6288445B1 (en) Semiconductor device
JP3195720B2 (ja) 多色ｌｅｄ素子およびその多色ｌｅｄ素子を用いたｌｅｄ表示装置、並びに多色ｌｅｄ素子の製造方法
JPH02174274A (ja) 発光ダイオードアレイヘッドの製造方法
KR100382863B1 (ko) 반도체장치 및 이를 이용하는 반도체모듈
US6497477B1 (en) Ink-jet head mounted with a driver IC, method for manufacturing thereof and ink-jet printer having the same
WO2000049691A1 (en) Emitter array with individually addressable laser diodes
JPS6342853B2 (ja)
JPH05251856A (ja) ワイヤボンディング用電極構造
JP3185204B2 (ja) 発光素子アセンブリ
JP2010521804A (ja) 光デバイスアレイのコンタクトパッド
JP2001024027A (ja) 半導体素子、半導体素子の製造方法、半導体装置、半導体装置の製造方法
JPH06310617A (ja) 半導体レーザ素子用サブマウント
JPH11186670A (ja) 面型光デバイスおよびその製造方法
US20030071267A1 (en) Light-emitting thyristor matrix array
US4899185A (en) High density tape-automated bonding (TAB) of electronic components
JPH07131075A (ja) 画像装置
WO2000009340A1 (fr) Tete thermique et ensemble tete thermique
JP3578236B2 (ja) チップ型半導体装置の製造方法
JP2001267351A (ja) ワイヤボンディング構造
JP2691173B2 (ja) マルチビーム半導体発光装置
JP3320492B2 (ja) サーマルヘッド
JPH0242737A (ja) ワイヤボンディングパッド装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990518