JPH05251838A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPH05251838A JPH05251838A JP8457792A JP8457792A JPH05251838A JP H05251838 A JPH05251838 A JP H05251838A JP 8457792 A JP8457792 A JP 8457792A JP 8457792 A JP8457792 A JP 8457792A JP H05251838 A JPH05251838 A JP H05251838A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive
- circuit
- undercoat
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4685—Manufacturing of cross-over conductors
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【構成】導電ペーストによる導電回路４下のアンダーコ
ート７が、同回路７の段切れが生じないように接続ラン
ド２から十分な間隔ｄ（望ましくは 150μｍ以上）を置
いて形成されているプリント配線板。 【効果】導電ペーストによる導電回路のペーストは、上
記間隔内に完全に入り込み、十分な厚みで均一に形成さ
れる。従って、回路４は断線を生じず、しかも下層の接
続ランド２とは十分な面積で強力に接続される。
ート７が、同回路７の段切れが生じないように接続ラン
ド２から十分な間隔ｄ（望ましくは 150μｍ以上）を置
いて形成されているプリント配線板。 【効果】導電ペーストによる導電回路のペーストは、上
記間隔内に完全に入り込み、十分な厚みで均一に形成さ
れる。従って、回路４は断線を生じず、しかも下層の接
続ランド２とは十分な面積で強力に接続される。
Description
【０００１】
【産業上の利用分野】本発明はプリント配線板、特に導
電ペーストによる導電回路を上層として有する印刷回路
基板に関するものである。
電ペーストによる導電回路を上層として有する印刷回路
基板に関するものである。
【０００２】
【従来技術】導電ペーストによる導電回路を有する回路
基板としては、例えば図10及び図11に示す構造が知られ
ている。
基板としては、例えば図10及び図11に示す構造が知られ
ている。
【０００３】この構造によれば、基板１（これは実際に
は、複数の回路基板を積層した多層印刷配線板であって
よいが、図面では簡略に示した。）上に、まず第１層
（下層）の銅からなる導電回路２が所定パターンに形成
されている。ここでは、同導電回路の接続ランドとして
示している。また、基板１上の他の箇所には、導電回路
２と同時に形成可能な配線３が設けられている。
は、複数の回路基板を積層した多層印刷配線板であって
よいが、図面では簡略に示した。）上に、まず第１層
（下層）の銅からなる導電回路２が所定パターンに形成
されている。ここでは、同導電回路の接続ランドとして
示している。また、基板１上の他の箇所には、導電回路
２と同時に形成可能な配線３が設けられている。
【０００４】そして、導電回路２は、上層のCu導電ペー
スト回路４との接続領域（コンタクトエリア）５を残し
て全面に例えば10〜15μｍの厚みに塗布されたはんだレ
ジスト層（ソルダーレジスト）６によって完全に被覆さ
れている。即ち、レジスト層６は導電回路２に対しコン
タクトエリア５の周辺部分２ａ上に及び、かつ上記配線
３をも覆うように設けられる。なお、レジスト層６は、
抵抗、コンデンサ、ＩＣ等の電子部品のはんだ付け領域
（部品ランド：図示せず）以外に塗布されるものである
が、上記したコンタクトエリア５以外の全面にも塗布さ
れる。
スト回路４との接続領域（コンタクトエリア）５を残し
て全面に例えば10〜15μｍの厚みに塗布されたはんだレ
ジスト層（ソルダーレジスト）６によって完全に被覆さ
れている。即ち、レジスト層６は導電回路２に対しコン
タクトエリア５の周辺部分２ａ上に及び、かつ上記配線
３をも覆うように設けられる。なお、レジスト層６は、
抵抗、コンデンサ、ＩＣ等の電子部品のはんだ付け領域
（部品ランド：図示せず）以外に塗布されるものである
が、上記したコンタクトエリア５以外の全面にも塗布さ
れる。
【０００５】上層の導電ペースト回路４は配線３上をこ
れに交差して設けられるものであるが、下層の配線３と
の電気的絶縁を十分にしなければならない。この場合、
レジスト層６だけでは絶縁不良となるので、更にアンダ
ーコートと称される絶縁層７が導電ペースト回路４下に
これとほぼ同一パターンに局部的に形成される。
れに交差して設けられるものであるが、下層の配線３と
の電気的絶縁を十分にしなければならない。この場合、
レジスト層６だけでは絶縁不良となるので、更にアンダ
ーコートと称される絶縁層７が導電ペースト回路４下に
これとほぼ同一パターンに局部的に形成される。
【０００６】しかしながら、アンダーコート７は、下層
の導電回路２の周辺部分２ａ上のレジスト層６の上面
（接続ランド２の周縁と重なるか或いはその内側の位
置）にまで印刷法で塗布され、しかも25〜30μｍと比較
的厚めに塗布されるために、次のような欠点が生じてし
まう。
の導電回路２の周辺部分２ａ上のレジスト層６の上面
（接続ランド２の周縁と重なるか或いはその内側の位
置）にまで印刷法で塗布され、しかも25〜30μｍと比較
的厚めに塗布されるために、次のような欠点が生じてし
まう。
【０００７】即ち、アンダーコート７の端部７ａの上面
から接続ランド５までの高さ（段差）が大きくて比較的
厚めに塗布されるので、図示の如く塗布時に絶縁材料７
ｂがにじみを生じてコンタクトエリア５内に入り込み、
接続ランド５を覆ってしまうことがある。この結果、下
層の導電回路２と上層の導電ペースト回路４との接触抵
抗が増大し、両者間に電流が流れないこともある。或い
は上記のにじみが少ない場合でも、下層２と上層４との
直接の接触面積が減るため、接触抵抗が増え、相互の接
着強度が低下してしまう。
から接続ランド５までの高さ（段差）が大きくて比較的
厚めに塗布されるので、図示の如く塗布時に絶縁材料７
ｂがにじみを生じてコンタクトエリア５内に入り込み、
接続ランド５を覆ってしまうことがある。この結果、下
層の導電回路２と上層の導電ペースト回路４との接触抵
抗が増大し、両者間に電流が流れないこともある。或い
は上記のにじみが少ない場合でも、下層２と上層４との
直接の接触面積が減るため、接触抵抗が増え、相互の接
着強度が低下してしまう。
【０００８】他方、図12及び13で示すように、上記した
絶縁材料のにじみを避けるためにアンダーコート７を接
続ランド２から例えば 100μｍの間隔ｄ’だけ離し、そ
の端部７ａを接続ランド２周囲にあるはんだレジスト６
の段差８の近傍に位置させることが考えられる。
絶縁材料のにじみを避けるためにアンダーコート７を接
続ランド２から例えば 100μｍの間隔ｄ’だけ離し、そ
の端部７ａを接続ランド２周囲にあるはんだレジスト６
の段差８の近傍に位置させることが考えられる。
【０００９】しかしこの場合には、上記の間隔ｄ’内
（具体的には、段差８でのレジスト６とアンダーコート
端部７ａとの間隙９）に導電ペースト４が入り込み難
く、結果的に導電ペーストが段切れを生じ、導電ペース
ト回路が４ａと４ｂに分断されて断線を起こしてしまう
ことがある。
（具体的には、段差８でのレジスト６とアンダーコート
端部７ａとの間隙９）に導電ペースト４が入り込み難
く、結果的に導電ペーストが段切れを生じ、導電ペース
ト回路が４ａと４ｂに分断されて断線を起こしてしまう
ことがある。
【００１０】
【発明の目的】本発明の目的は、上層の回路と下層回路
とを十分かつ強力に接続でき、かつ断線も生じない接続
構造を有するプリント配線板を提供することにある。
とを十分かつ強力に接続でき、かつ断線も生じない接続
構造を有するプリント配線板を提供することにある。
【００１１】
【発明の構成】即ち、本発明は、下層の導電層（例えば
銅の導電回路）と上層の導電層（例えば銅若しくは銀の
ペースト回路）とを接続する構造を有し、前記下層の導
電層の周辺部分上に及ぶようにはんだレジスト層が形成
されることによって前記下層の導電層と前記上層の導電
層との接続領域（コンタクトエリア）が形成されてお
り、かつ、前記はんだレジスト層と前記上層の導電層と
の間にはこの上層の導電層に対応した領域のみに絶縁層
（アンダーコート）が設けられているプリント配線板に
おいて、前記上層の導電層が前記接続領域の周囲にて段
切れを生じないように、前記絶縁層が前記下層の導電層
から十分な間隔（特に 140μｍ以上、更には150μｍ以
上の間隔）を置いて形成されていることを特徴とするプ
リント配線板に係るものである。
銅の導電回路）と上層の導電層（例えば銅若しくは銀の
ペースト回路）とを接続する構造を有し、前記下層の導
電層の周辺部分上に及ぶようにはんだレジスト層が形成
されることによって前記下層の導電層と前記上層の導電
層との接続領域（コンタクトエリア）が形成されてお
り、かつ、前記はんだレジスト層と前記上層の導電層と
の間にはこの上層の導電層に対応した領域のみに絶縁層
（アンダーコート）が設けられているプリント配線板に
おいて、前記上層の導電層が前記接続領域の周囲にて段
切れを生じないように、前記絶縁層が前記下層の導電層
から十分な間隔（特に 140μｍ以上、更には150μｍ以
上の間隔）を置いて形成されていることを特徴とするプ
リント配線板に係るものである。
【００１２】
【実施例】以下、本発明の実施例を説明する。
【００１３】図１〜図９は、本発明を銅ペーストによる
導電回路を有するプリント配線板に適用した実施例を示
すものである。この実施例においては、図10〜図13に示
した従来例と共通する部分には共通符号を付し、その説
明を省略することがある。
導電回路を有するプリント配線板に適用した実施例を示
すものである。この実施例においては、図10〜図13に示
した従来例と共通する部分には共通符号を付し、その説
明を省略することがある。
【００１４】本実施例によれば、図１及び図２に示すよ
うに、銅ペーストによる導電回路４の下に設けるアンダ
ーコート７の端部７ａと下層の導電回路の接続ランド２
との間には、十分な間隔ｄが存在していることが極めて
重要である（なお、図中の10はオーバーコートであ
る）。
うに、銅ペーストによる導電回路４の下に設けるアンダ
ーコート７の端部７ａと下層の導電回路の接続ランド２
との間には、十分な間隔ｄが存在していることが極めて
重要である（なお、図中の10はオーバーコートであ
る）。
【００１５】即ち、この間隔ｄによって、アンダーコー
ト７の端部７ａは図12で述べた如きはんだレジスト層６
の段差８若しくはその近傍には存在せず、段差８の影響
のない位置に存在するこになる。従って、レジスト層６
の段差８とアンダーコート７の端部７ａとの間隙９は十
分大きくなるから、この間隙９内に銅ペースト４が完全
に入り込むようにして十分な厚みでほぼ均一に塗布され
ることになる。
ト７の端部７ａは図12で述べた如きはんだレジスト層６
の段差８若しくはその近傍には存在せず、段差８の影響
のない位置に存在するこになる。従って、レジスト層６
の段差８とアンダーコート７の端部７ａとの間隙９は十
分大きくなるから、この間隙９内に銅ペースト４が完全
に入り込むようにして十分な厚みでほぼ均一に塗布され
ることになる。
【００１６】こうして、アンダーコート７上に銅ペース
ト４を塗布したときに断線が生じることがなくなる。ま
た、アンダーコート７は接続ランド２から十分に離れて
印刷されるので、接続ランド２のコンタクトエリア５へ
のにじみも生じず、良好な接触抵抗と強度で以って上下
の回路４−２間が接続可能となる。
ト４を塗布したときに断線が生じることがなくなる。ま
た、アンダーコート７は接続ランド２から十分に離れて
印刷されるので、接続ランド２のコンタクトエリア５へ
のにじみも生じず、良好な接触抵抗と強度で以って上下
の回路４−２間が接続可能となる。
【００１７】このように、高信頼性の接続構造の導電ペ
ーストによる導電回路が得られるが、上記の顕著な作用
効果を得るには、上記の間隔ｄは、レジスト層６の厚み
を10〜15μｍ及びアンダーコート７の厚みを25〜30μｍ
としたときに、 140μｍ以上とするのがよく、 150μｍ
とするのが一層望ましい。
ーストによる導電回路が得られるが、上記の顕著な作用
効果を得るには、上記の間隔ｄは、レジスト層６の厚み
を10〜15μｍ及びアンダーコート７の厚みを25〜30μｍ
としたときに、 140μｍ以上とするのがよく、 150μｍ
とするのが一層望ましい。
【００１８】実際に、間隔ｄを種々変更して、各 100個
の銅ペーストによる導電回路を作成したところ、次の表
−１に示すような結果が得られた。ここで、◎は、Cuペ
ースト回路の断線が全くなく、極めて良好。○は、Cuペ
ースト回路の断線が僅かに（２〜３個のサンプルで）み
られたが、実用的に問題なし。△は、Cuペースト回路の
断線が一部（10〜20個のサンプル）にみられ、実用上問
題となる可能性あり。×は、Cuペースト回路の断線、若
しくはコンタクトエリア上へのにじみが50〜100 個のサ
ンプルにみられ、不良。
の銅ペーストによる導電回路を作成したところ、次の表
−１に示すような結果が得られた。ここで、◎は、Cuペ
ースト回路の断線が全くなく、極めて良好。○は、Cuペ
ースト回路の断線が僅かに（２〜３個のサンプルで）み
られたが、実用的に問題なし。△は、Cuペースト回路の
断線が一部（10〜20個のサンプル）にみられ、実用上問
題となる可能性あり。×は、Cuペースト回路の断線、若
しくはコンタクトエリア上へのにじみが50〜100 個のサ
ンプルにみられ、不良。
【００１９】
【００２０】上記間隔ｄを 140μｍ以上（更には 150μ
ｍ以上）とすることは、アンダーコート７の端部７ａが
段差８の影響のないレジスト層６の平坦面上に位置する
ことを意味する。つまり、この平坦面上に端部７ａが存
在することによって、銅ペーストによる導電回路４が形
成され易くなる（間隙９内に入り込み易くなる）。
ｍ以上）とすることは、アンダーコート７の端部７ａが
段差８の影響のないレジスト層６の平坦面上に位置する
ことを意味する。つまり、この平坦面上に端部７ａが存
在することによって、銅ペーストによる導電回路４が形
成され易くなる（間隙９内に入り込み易くなる）。
【００２１】なお、上記の間隔ｄの望ましい上限値は、
下層の回路２に隣接する配線３が間隔ｄに比べてかなり
離れた位置に設けられている場合には可能な限り大きく
とれる。但し、仮に配線３が近距離に隣接している場合
は、間隔ｄがあまりに大きいと、今度は配線３による段
差の影響を端部７ａが受けることになるから、そうした
影響が出ないように間隔ｄの上限値を設定する必要があ
る。
下層の回路２に隣接する配線３が間隔ｄに比べてかなり
離れた位置に設けられている場合には可能な限り大きく
とれる。但し、仮に配線３が近距離に隣接している場合
は、間隔ｄがあまりに大きいと、今度は配線３による段
差の影響を端部７ａが受けることになるから、そうした
影響が出ないように間隔ｄの上限値を設定する必要があ
る。
【００２２】次に、本実施例のプリント配線板の製造プ
ロセスを図３〜図９について説明する。但し、以下の説
明では、上記の接続ランドと共に、電気部品の部品ラン
ドも併せて説明する。
ロセスを図３〜図９について説明する。但し、以下の説
明では、上記の接続ランドと共に、電気部品の部品ラン
ドも併せて説明する。
【００２３】まず、図３のように、基板（具体的には多
層印刷配線基板）１上に、第１層としての銅導電回路２
（接続ランド）及び銅配線３をパターニングし、かつ、
部品ランドにおいては銅導電層11、12をパターニングす
る。接続ランド２の径は 1.0mmφ以上あればよい。
層印刷配線基板）１上に、第１層としての銅導電回路２
（接続ランド）及び銅配線３をパターニングし、かつ、
部品ランドにおいては銅導電層11、12をパターニングす
る。接続ランド２の径は 1.0mmφ以上あればよい。
【００２４】次に図４のように、エポキシ系のはんだレ
ジスト層（ソルダーレジスト）６を例えば10〜15μｍ厚
に印刷法で所定パターンに塗布する。このはんだレジス
ト層６は、接続ランド２に対し、コンタクトエリア５を
0.6mmφ以上の径で残し、その周辺部を被覆する。
ジスト層（ソルダーレジスト）６を例えば10〜15μｍ厚
に印刷法で所定パターンに塗布する。このはんだレジス
ト層６は、接続ランド２に対し、コンタクトエリア５を
0.6mmφ以上の径で残し、その周辺部を被覆する。
【００２５】このはんだレジストとして、熱硬化タイプ
の例えばＳ−222(太陽インキ社製）を使用するときは塗
布後に 150℃で10〜30分間加熱処理し、また紫外線硬化
タイプの例えばＵＳＲ−２Ｇ（タムラ化研）を使用する
ときは、塗布後に80Ｗの紫外線ランプを３灯、６ｍ／Ｍ
のコンベアスピード下で照射することができる。
の例えばＳ−222(太陽インキ社製）を使用するときは塗
布後に 150℃で10〜30分間加熱処理し、また紫外線硬化
タイプの例えばＵＳＲ−２Ｇ（タムラ化研）を使用する
ときは、塗布後に80Ｗの紫外線ランプを３灯、６ｍ／Ｍ
のコンベアスピード下で照射することができる。
【００２６】次に図５のように、導電ペーストによる導
電回路の形成領域下にアンダーコート７を印刷法で例え
ば25〜30μｍ厚でかつ 1.0mm以上の幅で形成する。この
アンダーコート７は、その端部７ａが接続ランド２から
間隔ｄ（望ましくは 150μｍ以上）の距離を置いて位置
するように形成される。なお、部品ランド側はアンダー
コート７がかからないようにしておく。
電回路の形成領域下にアンダーコート７を印刷法で例え
ば25〜30μｍ厚でかつ 1.0mm以上の幅で形成する。この
アンダーコート７は、その端部７ａが接続ランド２から
間隔ｄ（望ましくは 150μｍ以上）の距離を置いて位置
するように形成される。なお、部品ランド側はアンダー
コート７がかからないようにしておく。
【００２７】アンダーコート７の材質としてはエポキシ
系が使用可能であり、熱硬化タイプであれば塗布後に 1
50℃で10〜30分間加熱処理し、また紫外線硬化タイプで
あれば塗布後に80Ｗの紫外線ランプを３灯、６ｍ／Ｍの
コンベアスピード下で照射することができる。
系が使用可能であり、熱硬化タイプであれば塗布後に 1
50℃で10〜30分間加熱処理し、また紫外線硬化タイプで
あれば塗布後に80Ｗの紫外線ランプを３灯、６ｍ／Ｍの
コンベアスピード下で照射することができる。
【００２８】次に図６のように、接続ランド２のコンタ
クトエリア５に接触して、アンダーコート７上に導電ペ
ースト回路４を印刷法で例えば25〜30μｍ厚でかつ 0.4
mm以上の幅で（従って、例えばアンダーコート７の側縁
からは夫々 0.3mmの距離を置いて）形成する。この導電
ペースト回路４の接続部は接続ランド２上にこれとほぼ
同径に形成する。
クトエリア５に接触して、アンダーコート７上に導電ペ
ースト回路４を印刷法で例えば25〜30μｍ厚でかつ 0.4
mm以上の幅で（従って、例えばアンダーコート７の側縁
からは夫々 0.3mmの距離を置いて）形成する。この導電
ペースト回路４の接続部は接続ランド２上にこれとほぼ
同径に形成する。
【００２９】この導電ペーストとしては、銅ペースト
や、銀ペースト（ＬＳ−500 、アサヒ化研製）が使用可
能であり、塗布後に 150〜160 ℃で30〜60分間で熱硬化
させることができる。
や、銀ペースト（ＬＳ−500 、アサヒ化研製）が使用可
能であり、塗布後に 150〜160 ℃で30〜60分間で熱硬化
させることができる。
【００３０】なお、導電ペーストによる導電回路４は、
ジャンパーとして下層の配線３上を横切り、他の箇所に
設けた接続ランド（図示せず）にまで延設され、ここに
上記したと同様に接続される。従って、図示しない接続
ランドに対しても、アンダーコート７は間隔ｄ（望まし
くは 150μｍ以上）を置いて形成されるのがよい。
ジャンパーとして下層の配線３上を横切り、他の箇所に
設けた接続ランド（図示せず）にまで延設され、ここに
上記したと同様に接続される。従って、図示しない接続
ランドに対しても、アンダーコート７は間隔ｄ（望まし
くは 150μｍ以上）を置いて形成されるのがよい。
【００３１】次に図７のように、アンダーコート７と同
じ材料を印刷法で塗布し、同じ硬化条件でオーバーコー
ト10を例えば10〜15μｍ厚に形成する。このオーバーコ
ート10は、部品ランドにおけるはんだ付けに対して導電
ペーストによる導電回路等を保護するために設けられる
ものであって、接続ランド２の位置では 1.4mmφ以上の
径で、導電ペーストによる導電回路４上では 0.8mm以上
の幅に被着されてよい。
じ材料を印刷法で塗布し、同じ硬化条件でオーバーコー
ト10を例えば10〜15μｍ厚に形成する。このオーバーコ
ート10は、部品ランドにおけるはんだ付けに対して導電
ペーストによる導電回路等を保護するために設けられる
ものであって、接続ランド２の位置では 1.4mmφ以上の
径で、導電ペーストによる導電回路４上では 0.8mm以上
の幅に被着されてよい。
【００３２】次に図８のように、導電層（部品ランド）
11−12間において、部品の実装状態のチェック及びはん
だブリッジの防止のためのシルクと称される認識マーク
13を形成する。このシルクは、図示しない他の箇所では
部品の種類等の参照ナンバーとしても形成される。
11−12間において、部品の実装状態のチェック及びはん
だブリッジの防止のためのシルクと称される認識マーク
13を形成する。このシルクは、図示しない他の箇所では
部品の種類等の参照ナンバーとしても形成される。
【００３３】次に図９のように、部品ランド11−12間に
所定の電気部品（例えば抵抗等）14をマウントし、更に
はんだ15によって電気的及び機械的に部品ランドに接続
する。
所定の電気部品（例えば抵抗等）14をマウントし、更に
はんだ15によって電気的及び機械的に部品ランドに接続
する。
【００３４】以上に説明した製造プロセスから、図６の
導電ペーストによる導電回路４の形成時に、下地のアン
ダーコート７が接続ランド２から十分な間隔ｄがあるた
めに、導電ペーストによる導電回路４は印刷性よく（段
切れなしに）形成されることになり、かつ、接続ランド
２に対しても十分な面積で形成されるために、接触抵抗
が小で、接続強度が大の接続が可能となることが明らか
である。
導電ペーストによる導電回路４の形成時に、下地のアン
ダーコート７が接続ランド２から十分な間隔ｄがあるた
めに、導電ペーストによる導電回路４は印刷性よく（段
切れなしに）形成されることになり、かつ、接続ランド
２に対しても十分な面積で形成されるために、接触抵抗
が小で、接続強度が大の接続が可能となることが明らか
である。
【００３５】以上、本発明を例示したが、上述の実施例
は本発明の技術的思想に基いて更に変形が可能である。
は本発明の技術的思想に基いて更に変形が可能である。
【００３６】例えば、上述のアンダーコート７のパター
ンをはじめ、その材質等は種々変更してよいし、また各
導電層２や３、11、12等の材質、形成方法も公知の技術
を適用できる。
ンをはじめ、その材質等は種々変更してよいし、また各
導電層２や３、11、12等の材質、形成方法も公知の技術
を適用できる。
【００３７】なお、本発明は上述した導電ペーストによ
る導電回路以外にも適用可能であるし、使用可能なプリ
ント配線板も様々に選択してよい。
る導電回路以外にも適用可能であるし、使用可能なプリ
ント配線板も様々に選択してよい。
【００３８】
【発明の作用効果】本発明は上述したように、上層の導
電層下に設ける絶縁層が、導電層の段切れが生じないよ
うに下層の導電層から十分な間隔を置いて形成されてい
るので、上層の導電層は上記間隔（具体的には、下層の
導電層の周辺部上にあるはんだレジスト層と絶縁層との
間隔）内に完全に入り込み、十分な厚みで均一に形成さ
れる。従って、上層の導電層は断線を生じず、しかも下
層の導電層とは十分な面積で強力に接続されることにな
る。
電層下に設ける絶縁層が、導電層の段切れが生じないよ
うに下層の導電層から十分な間隔を置いて形成されてい
るので、上層の導電層は上記間隔（具体的には、下層の
導電層の周辺部上にあるはんだレジスト層と絶縁層との
間隔）内に完全に入り込み、十分な厚みで均一に形成さ
れる。従って、上層の導電層は断線を生じず、しかも下
層の導電層とは十分な面積で強力に接続されることにな
る。
【図１】本発明の実施例によるジャンパー構造を有する
プリント配線板の要部断面図（図２のＩ−Ｉ線断面図）
である。
プリント配線板の要部断面図（図２のＩ−Ｉ線断面図）
である。
【図２】同プリント配線板の要部平面図である。
【図３】同プリント配線板の製造プロセスの一工程を示
す要部断面図である。
す要部断面図である。
【図４】同プリント配線板の製造プロセスの一工程を示
す要部断面図である。
す要部断面図である。
【図５】同プリント配線板の製造プロセスの一工程を示
す要部断面図である。
す要部断面図である。
【図６】同プリント配線板の製造プロセスの一工程を示
す要部断面図である。
す要部断面図である。
【図７】同プリント配線板の製造プロセスの一工程を示
す要部断面図である。
す要部断面図である。
【図８】同プリント配線板の製造プロセスの一工程を示
す要部断面図である。
す要部断面図である。
【図９】同プリント配線板の製造プロセスの一工程を示
す要部断面図である。
す要部断面図である。
【図10】従来例において導電ペーストによる導電回路構
造においてアンダーコート（絶縁材料）のにじみが生じ
た状態を示すプリント配線板の要部断面図（図２のＸ−
Ｘ線断面図）である。
造においてアンダーコート（絶縁材料）のにじみが生じ
た状態を示すプリント配線板の要部断面図（図２のＸ−
Ｘ線断面図）である。
【図11】同プリント配線板の要部平面図である。
【図12】従来例において他の導電ペーストによる導電回
路構造において導電回路の断線が生じた状態を示すプリ
ント配線板の要部断面図（図２の XII−XII 線断面図）
である。
路構造において導電回路の断線が生じた状態を示すプリ
ント配線板の要部断面図（図２の XII−XII 線断面図）
である。
【図13】同プリント配線板の要部平面図である。
１・・・基板 ２・・・接続ランド（下層の導電回路） ２ａ・・・周辺部 ３・・・配線 ４・・・導電ペースト回路又はジャンパー（上層の導電
回路） ５・・・コンタクトエリア ６・・・はんだレジスト層 ７・・・アンダーコート ７ａ・・・端部 ８・・・段差 ９・・・間隙 10・・・オーバーコート 11、12・・・部品ランド 13・・・シルク（認識マーク） 14・・・電気部品 15・・・はんだ ｄ・・・間隔
回路） ５・・・コンタクトエリア ６・・・はんだレジスト層 ７・・・アンダーコート ７ａ・・・端部 ８・・・段差 ９・・・間隙 10・・・オーバーコート 11、12・・・部品ランド 13・・・シルク（認識マーク） 14・・・電気部品 15・・・はんだ ｄ・・・間隔
Claims (1)
- 【請求項１】下層の導電層と上層の導電層とを接続する
構造を有し、前記下層の導電層の周辺部分上に及ぶよう
にはんだレジスト層が形成されることによって前記下層
の導電層と前記上層の導電層との接続領域が形成されて
おり、かつ、前記はんだレジスト層と前記上層の導電層
との間にはこの上層の導電層に対応した領域のみに絶縁
層が設けられているプリント配線板において、前記上層
の導電層が前記接続領域の周囲にて段切れを生じないよ
うに、前記絶縁層が前記下層の導電層から十分な間隔を
置いて形成されていることを特徴とするプリント配線
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8457792A JP3114825B2 (ja) | 1992-03-06 | 1992-03-06 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8457792A JP3114825B2 (ja) | 1992-03-06 | 1992-03-06 | プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05251838A true JPH05251838A (ja) | 1993-09-28 |
| JP3114825B2 JP3114825B2 (ja) | 2000-12-04 |
Family
ID=13834533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8457792A Expired - Fee Related JP3114825B2 (ja) | 1992-03-06 | 1992-03-06 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3114825B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148791A (ja) * | 1994-11-18 | 1996-06-07 | Japan Aviation Electron Ind Ltd | 回路基板 |
| JP2011159667A (ja) * | 2010-01-29 | 2011-08-18 | Fujikura Ltd | プリント配線基板の製造方法及びプリント配線基板 |
-
1992
- 1992-03-06 JP JP8457792A patent/JP3114825B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148791A (ja) * | 1994-11-18 | 1996-06-07 | Japan Aviation Electron Ind Ltd | 回路基板 |
| JP2011159667A (ja) * | 2010-01-29 | 2011-08-18 | Fujikura Ltd | プリント配線基板の製造方法及びプリント配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3114825B2 (ja) | 2000-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6288906B1 (en) | Multiple layer printed circuit board having power planes on outer layers | |
| US10798827B2 (en) | Printed circuit board and method of fabricating the same | |
| JPH0423485A (ja) | プリント配線板とその製造法 | |
| US6548766B2 (en) | Printed wiring board for attachment to a socket connector, having recesses and conductive tabs | |
| US8110752B2 (en) | Wiring substrate and method for manufacturing the same | |
| US6651324B1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
| JPH11233531A (ja) | 電子部品の実装構造および実装方法 | |
| JP3114825B2 (ja) | プリント配線板 | |
| US5250757A (en) | Printed wiring board having a connecting terminal | |
| US5024734A (en) | Solder pad/circuit trace interface and a method for generating the same | |
| US5291653A (en) | Manufacturing printed wiring boards having electromagnetic wave shielding | |
| JP2003218542A (ja) | 多層配線基板多面付け体およびその製造方法 | |
| WO2023209902A1 (ja) | 部品実装基板 | |
| JPH0695591B2 (ja) | Ｉｃ搭載用可撓性回路基板及びその製造法 | |
| KR101154588B1 (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| JPH06334067A (ja) | 多層プリント配線板とその製造方法 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JPH06152114A (ja) | 電気回路配線基板及びその製造方法並びに電気回路装置 | |
| JP4306155B2 (ja) | 電子部品構成体 | |
| JP3048723B2 (ja) | プリント配線板の製造方法 | |
| KR101073066B1 (ko) | 단층인쇄회로기판 및 그 제조방법 | |
| JPH066028A (ja) | プリント配線板の製造方法 | |
| JPH03255691A (ja) | プリント配線板 | |
| JP2002246734A (ja) | 基板及び基板を有する電子機器 | |
| JPH09232753A (ja) | プリント配線基板の製造方法及びプリント配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |