JPH05251683A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH05251683A JPH05251683A JP4084584A JP8458492A JPH05251683A JP H05251683 A JPH05251683 A JP H05251683A JP 4084584 A JP4084584 A JP 4084584A JP 8458492 A JP8458492 A JP 8458492A JP H05251683 A JPH05251683 A JP H05251683A
- Authority
- JP
- Japan
- Prior art keywords
- guard ring
- type
- mos transistor
- ccd
- state image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 ＣＣＤにおいて、受光部のプリチャージ電圧
のばらつきを抑制し、固定パターンノイズを減少し、画
質を向上する。 【構成】 固体撮像装置の単位画素は、Ｐ型シリコン基
板１の上に受光部８と、前記受光部８に接するＮ型のガ
ードリング７と、電荷を転送するＣＣＤ部のＮ-層４
と、前記ＣＣＤ部４に接するＭＯＳトランジスタを有
し、前記ＭＯＳトランジスタのＰ型層を有するチャネル
領域５と前記Ｎ型ガードリング７との間に、前記ガード
リング７と同タイプで、低濃度のＮ型の拡散層６が設け
られている。
のばらつきを抑制し、固定パターンノイズを減少し、画
質を向上する。 【構成】 固体撮像装置の単位画素は、Ｐ型シリコン基
板１の上に受光部８と、前記受光部８に接するＮ型のガ
ードリング７と、電荷を転送するＣＣＤ部のＮ-層４
と、前記ＣＣＤ部４に接するＭＯＳトランジスタを有
し、前記ＭＯＳトランジスタのＰ型層を有するチャネル
領域５と前記Ｎ型ガードリング７との間に、前記ガード
リング７と同タイプで、低濃度のＮ型の拡散層６が設け
られている。
Description
【０００１】
【産業上の利用分野】本発明は、信号電荷の転送にＣＣ
Ｄを用い、受光部の周囲にガードリングを持つ固体撮像
装置に関するものである。
Ｄを用い、受光部の周囲にガードリングを持つ固体撮像
装置に関するものである。
【０００２】
【従来の技術】従来のＭＯＳトランジスタを利用する固
体撮像装置は、図３に示されるように、Ｐ型シリコン基
板１上に光電変換する受光部８と、前記受光部８を取り
囲むＮ型のガードリング７と、電荷を転送するＣＣＤの
Ｎ-層４と、前記Ｎ-層４と前記ガードリング７の間のＭ
ＯＳトランジスタのスイッチを形成するポリシリコンゲ
ート３と、そのＭＯＳトランジスタのスレッシュホール
ド電圧Ｖ+hを制御するためのＰ型層から成るチャネル領
域５が形成されて一画素が構成されていた。
体撮像装置は、図３に示されるように、Ｐ型シリコン基
板１上に光電変換する受光部８と、前記受光部８を取り
囲むＮ型のガードリング７と、電荷を転送するＣＣＤの
Ｎ-層４と、前記Ｎ-層４と前記ガードリング７の間のＭ
ＯＳトランジスタのスイッチを形成するポリシリコンゲ
ート３と、そのＭＯＳトランジスタのスレッシュホール
ド電圧Ｖ+hを制御するためのＰ型層から成るチャネル領
域５が形成されて一画素が構成されていた。
【０００３】上記の、従来の構造を有する固体撮像装置
の画素のＭＯＳトランジスタスイッチ部分の構造および
ポテンシャル図を図４に示す。図４（ａ）はＭＯＳトラ
ンジスタスイッチ部分の断面図であり、図４（ｂ）はポ
リシリコンゲート３の電位が高電位のときのポテンシャ
ルを示す図であり、図４（ｃ）は低電位のときのポテン
シャルを示す図である。図４（ｂ）は、信号電荷を受光
部８側の拡散ガードリング７からＣＣＤのＮ-層４に転
送した後の状態を示している。ガードリング７の濃度が
高く、そのポテンシャルＶ3はゲート３の下のポテンシ
ャルＶ1より高いので、このときのポテンシャルＶ1が受
光部８のプリチャージ電圧となる。
の画素のＭＯＳトランジスタスイッチ部分の構造および
ポテンシャル図を図４に示す。図４（ａ）はＭＯＳトラ
ンジスタスイッチ部分の断面図であり、図４（ｂ）はポ
リシリコンゲート３の電位が高電位のときのポテンシャ
ルを示す図であり、図４（ｃ）は低電位のときのポテン
シャルを示す図である。図４（ｂ）は、信号電荷を受光
部８側の拡散ガードリング７からＣＣＤのＮ-層４に転
送した後の状態を示している。ガードリング７の濃度が
高く、そのポテンシャルＶ3はゲート３の下のポテンシ
ャルＶ1より高いので、このときのポテンシャルＶ1が受
光部８のプリチャージ電圧となる。
【０００４】このポテンシャルＶ1は式（１）で表わさ
れる。 Ｖ1＝ＶG−ＶFB＋ＱSS／ＣOX ………（１） 但し、ＶGはゲート電圧、ＶFBはＱSS＝Ｏのときのフラ
ットバンド電圧、ＱSSは表面電荷密度、ＣOXはゲート容
量である。
れる。 Ｖ1＝ＶG−ＶFB＋ＱSS／ＣOX ………（１） 但し、ＶGはゲート電圧、ＶFBはＱSS＝Ｏのときのフラ
ットバンド電圧、ＱSSは表面電荷密度、ＣOXはゲート容
量である。
【０００５】
【発明が解決しようとする課題】一般に、ＶFBやＣOXは
イメージセンサの各画素間であまりばらつくことはな
い。一方、ＱSSは各画素間でのばらつきが大きい。この
ＱSSのばらつきがＶ1のばらつきの大きな原因となり、
各画素のプリチャージ電圧をばらつかせるという問題点
があった。その結果、この撮像装置を使用すると、像に
固定パターンノイズが現れ、画質を低下させるという問
題点が生じた。
イメージセンサの各画素間であまりばらつくことはな
い。一方、ＱSSは各画素間でのばらつきが大きい。この
ＱSSのばらつきがＶ1のばらつきの大きな原因となり、
各画素のプリチャージ電圧をばらつかせるという問題点
があった。その結果、この撮像装置を使用すると、像に
固定パターンノイズが現れ、画質を低下させるという問
題点が生じた。
【０００６】本発明は上記の問題点に鑑みてなされたも
のであり、固定パターンノイズを減少させ、画質を向上
させることができる固体撮像装置を提供することを目的
とする。
のであり、固定パターンノイズを減少させ、画質を向上
させることができる固体撮像装置を提供することを目的
とする。
【０００７】
【課題を解決するための手段】上記の目的は、ガードリ
ングとＭＯＳトランジスタのチャネル領域の間に、ガー
ドリングと同タイプの低濃度の不純物拡散層を設けるこ
とにより解決することができる。
ングとＭＯＳトランジスタのチャネル領域の間に、ガー
ドリングと同タイプの低濃度の不純物拡散層を設けるこ
とにより解決することができる。
【０００８】すなわち本発明の固体撮像装置は、半導体
基板としてのＰ型シリコン基板１上に形成された光電変
換する受光部８と、受光部８に接するＮ型のガードリン
グ７と、受光部８で発生した電荷を転送するＣＣＤ部４
のＮ-層と、ＣＣＤ部４に接するＭＯＳトランジスタと
を有する固体撮像装置において、ＭＯＳトランジスタの
Ｐ型層を有するチャネル領域５とＮ型ガードリング７と
の間に、ガードリング７と同タイプで、低濃度のＮ型の
拡散層６が形成されてなることを特徴とする。
基板としてのＰ型シリコン基板１上に形成された光電変
換する受光部８と、受光部８に接するＮ型のガードリン
グ７と、受光部８で発生した電荷を転送するＣＣＤ部４
のＮ-層と、ＣＣＤ部４に接するＭＯＳトランジスタと
を有する固体撮像装置において、ＭＯＳトランジスタの
Ｐ型層を有するチャネル領域５とＮ型ガードリング７と
の間に、ガードリング７と同タイプで、低濃度のＮ型の
拡散層６が形成されてなることを特徴とする。
【０００９】
【作用】上記構成の固体撮像装置においては、ガードリ
ング７とＭＯＳトランジスタのチャネル領域５との間
に、ガードリング７と同タイプで、低濃度の拡散層が形
成される。従って、表面電荷密度のばらつきを抑制し、
固定パターンノイズを少なくすることができる。
ング７とＭＯＳトランジスタのチャネル領域５との間
に、ガードリング７と同タイプで、低濃度の拡散層が形
成される。従って、表面電荷密度のばらつきを抑制し、
固定パターンノイズを少なくすることができる。
【００１０】
【実施例】以下、実施例により本発明を詳述する。図１
は、白金シリサイドを受光部にした本発明の赤外線固体
撮像装置の一実施例を説明する断面図である。図中、従
来の固体撮像装置と同様の機能を示す部分には、従来例
と同じ符号を付けて説明する。８×１０14cm-3程度の濃
度のＰ型シリコン基板１にＬＯＣＯＳ２を素子分離のた
めに作製する。
は、白金シリサイドを受光部にした本発明の赤外線固体
撮像装置の一実施例を説明する断面図である。図中、従
来の固体撮像装置と同様の機能を示す部分には、従来例
と同じ符号を付けて説明する。８×１０14cm-3程度の濃
度のＰ型シリコン基板１にＬＯＣＯＳ２を素子分離のた
めに作製する。
【００１１】次にＣＣＤ部（拡散層）４を２×１０12cm
-2程度のリンのイオン注入で作り、続いてＭＯＳトラン
ジスタのスレッシュホールド電圧Ｖ+hを１ｖ程度にする
ために、ボロンを２×１０11〜４×１０11cm-2ほど注入
し、チャネル領域５を形成する。
-2程度のリンのイオン注入で作り、続いてＭＯＳトラン
ジスタのスレッシュホールド電圧Ｖ+hを１ｖ程度にする
ために、ボロンを２×１０11〜４×１０11cm-2ほど注入
し、チャネル領域５を形成する。
【００１２】次に、ポリシリコンでＣＣＤの転送ゲート
やＭＯＳゲート３などを作る。続いて２×１０11〜８×
１０11cm-2ほどのリンをイオン注入して領域（低濃度拡
散層）６を形成し、次に３×１０12〜５×１０12cm-2程
度のリンをイオン注入してガードリング７を作製する。
最後に受光部８を白金シリサイドで形成する。受光部８
の白金は、赤外線の感度を増加させるために５０Å程度
の厚さにする。この結果、白金シリサイドの受光部８と
基板１の間の逆方向耐圧が低下してしまうので、前記の
ガードリング７としては高濃度のＮ+のガードリング７
が必要となる。
やＭＯＳゲート３などを作る。続いて２×１０11〜８×
１０11cm-2ほどのリンをイオン注入して領域（低濃度拡
散層）６を形成し、次に３×１０12〜５×１０12cm-2程
度のリンをイオン注入してガードリング７を作製する。
最後に受光部８を白金シリサイドで形成する。受光部８
の白金は、赤外線の感度を増加させるために５０Å程度
の厚さにする。この結果、白金シリサイドの受光部８と
基板１の間の逆方向耐圧が低下してしまうので、前記の
ガードリング７としては高濃度のＮ+のガードリング７
が必要となる。
【００１３】図２は、固体撮像装置の画素のＭＯＳトラ
ンジスタスイッチ部分の構造およびポテンシャル図であ
る。図２（ａ）はＭＯＳトランジスタスイッチ部分の断
面図であり、図２（ｂ）はＭＯＳのゲート電圧ＶGが高
いときのポテンシャル図であり、図２（ｃ）は低いとき
のポテンシャル図である。図２（ｂ）は、信号電荷を受
光部８側の拡散ガードリング７からＣＣＤ部のＮ-層４
に転送した後の状態を示している。このときのＭＯＳト
ランジスタのチャネル領域５のポテンシャルはＶ1とな
る。
ンジスタスイッチ部分の構造およびポテンシャル図であ
る。図２（ａ）はＭＯＳトランジスタスイッチ部分の断
面図であり、図２（ｂ）はＭＯＳのゲート電圧ＶGが高
いときのポテンシャル図であり、図２（ｃ）は低いとき
のポテンシャル図である。図２（ｂ）は、信号電荷を受
光部８側の拡散ガードリング７からＣＣＤ部のＮ-層４
に転送した後の状態を示している。このときのＭＯＳト
ランジスタのチャネル領域５のポテンシャルはＶ1とな
る。
【００１４】図２（ｃ）の状態ではＭＯＳトランジスタ
スイッチをＯＦＦし、受光部８に信号電荷を蓄積してい
る。この時のＭＯＳトランジスタのチャネル領域５のポ
テンシャルをＶ'1とする。ここで、図２（ｃ）に示す様
に、拡散層６の表面ポテンシャルＶ0 がＶ1＞Ｖ0＞Ｖ'1
となる様に拡散の濃度を調節する。すると、受光部８の
プリチャージ電圧はＶ0となる。Ｖ0は拡散層６の不純物
濃度によってのみ定まるので、ＱSSのようなばらつきの
原因がなく、従って、均一性の高いプリチャージが可能
となる。
スイッチをＯＦＦし、受光部８に信号電荷を蓄積してい
る。この時のＭＯＳトランジスタのチャネル領域５のポ
テンシャルをＶ'1とする。ここで、図２（ｃ）に示す様
に、拡散層６の表面ポテンシャルＶ0 がＶ1＞Ｖ0＞Ｖ'1
となる様に拡散の濃度を調節する。すると、受光部８の
プリチャージ電圧はＶ0となる。Ｖ0は拡散層６の不純物
濃度によってのみ定まるので、ＱSSのようなばらつきの
原因がなく、従って、均一性の高いプリチャージが可能
となる。
【００１５】次に、図２を参照して、この装置の動作を
順に説明する。まず、図２（ｂ）に示す様にＭＯＳゲー
ト３の電圧Ｖ2を１０〜１５ｖ程度にし、ＭＯＳトラン
ジスタスイッチを導通状態にする。このとき、ガードリ
ング７と受光部８は、Ｎ拡散領域６のポテンシャルＶ0
にプリチャージされる。
順に説明する。まず、図２（ｂ）に示す様にＭＯＳゲー
ト３の電圧Ｖ2を１０〜１５ｖ程度にし、ＭＯＳトラン
ジスタスイッチを導通状態にする。このとき、ガードリ
ング７と受光部８は、Ｎ拡散領域６のポテンシャルＶ0
にプリチャージされる。
【００１６】次に、図２（ｃ）に示す様に、ＭＯＳゲー
ト３の電圧をＶ'2（０ｖ）程度にし、ＭＯＳトランジス
タスイッチをＯＦＦする。この状態で受光部８側とＣＣ
Ｄ４側は、ＭＯＳのチャネル領域５のポテンシャルＶ'1
で分離される。
ト３の電圧をＶ'2（０ｖ）程度にし、ＭＯＳトランジス
タスイッチをＯＦＦする。この状態で受光部８側とＣＣ
Ｄ４側は、ＭＯＳのチャネル領域５のポテンシャルＶ'1
で分離される。
【００１７】この図２（ｃ）の状態を一定時間、例えば
３３msecほど続ける。この間に、赤外線の入射によって
発生した電荷がガードリング７に蓄積される。ガードリ
ング７と受光部８の合計の容量をＣとし、発生電荷量を
Ｑとすれば、ガードリング７の電位はΔＶ＝Ｑ／Ｃだけ
低下する。
３３msecほど続ける。この間に、赤外線の入射によって
発生した電荷がガードリング７に蓄積される。ガードリ
ング７と受光部８の合計の容量をＣとし、発生電荷量を
Ｑとすれば、ガードリング７の電位はΔＶ＝Ｑ／Ｃだけ
低下する。
【００１８】続いて、再度ＭＯＳゲート３の電圧を図２
（ｂ）の様にＶ2（１０〜１５ｖ）にすると、ガードリ
ング７に蓄積された電荷がＣＣＤ部４に転送される。Ｃ
ＣＤ部４に転送された電荷は、図示していない垂直ＣＣ
Ｄと水平ＣＣＤを順に転送されて出力され、赤外線画像
の一画素分の信号となる。
（ｂ）の様にＶ2（１０〜１５ｖ）にすると、ガードリ
ング７に蓄積された電荷がＣＣＤ部４に転送される。Ｃ
ＣＤ部４に転送された電荷は、図示していない垂直ＣＣ
Ｄと水平ＣＣＤを順に転送されて出力され、赤外線画像
の一画素分の信号となる。
【００１９】尚、図１のＰ型とＮ型は全て逆の場合もあ
り、その時は、低濃度のＰ型の拡散層６をＰ型のガード
リング７とＭＯＳトランジスタのチャネル領域５との間
に入れる。また、ＭＯＳトランジスタのＶ+h制御用の拡
散層は、図ではＰ型であるが、場合によってはＮ型でも
よい。
り、その時は、低濃度のＰ型の拡散層６をＰ型のガード
リング７とＭＯＳトランジスタのチャネル領域５との間
に入れる。また、ＭＯＳトランジスタのＶ+h制御用の拡
散層は、図ではＰ型であるが、場合によってはＮ型でも
よい。
【００２０】以上、本発明を赤外線撮像装置に応用した
場合を例としたが、本発明はこの他、アバランシュフォ
トダイオードを受光部とする撮像装置にも適用できる。
場合を例としたが、本発明はこの他、アバランシュフォ
トダイオードを受光部とする撮像装置にも適用できる。
【００２１】
【発明の効果】以上の様に本発明の固体撮像装置によれ
ば、ガードリングとＭＯＳトランジスタのチャネル領域
との間に、ガードリングと同タイプで、低濃度の拡散層
を形成するようにしたので、受光部のプリチャージ電圧
のばらつきを軽減することができる。例えば、赤外線撮
像装置においては、プリチャージ電圧がばらつくと、暗
電流や赤外線の感度にばらつきが発生し、赤外線像に固
定パターンノイズとなって現れ、画質を劣化させる。し
かし、本発明の固体撮像装置によれば、こういった固定
パターンノイズが減少し、画質が向上する。
ば、ガードリングとＭＯＳトランジスタのチャネル領域
との間に、ガードリングと同タイプで、低濃度の拡散層
を形成するようにしたので、受光部のプリチャージ電圧
のばらつきを軽減することができる。例えば、赤外線撮
像装置においては、プリチャージ電圧がばらつくと、暗
電流や赤外線の感度にばらつきが発生し、赤外線像に固
定パターンノイズとなって現れ、画質を劣化させる。し
かし、本発明の固体撮像装置によれば、こういった固定
パターンノイズが減少し、画質が向上する。
【図１】本発明の固体撮像装置の一実施例の構成を示す
断面図である。
断面図である。
【図２】図２（ａ）は本発明の固体撮像装置の一実施例
のＭＯＳトランジスタスイッチ部分の構成を示す断面
図、図２（ｂ）および２（ｃ）はポテンシャル図であ
る。
のＭＯＳトランジスタスイッチ部分の構成を示す断面
図、図２（ｂ）および２（ｃ）はポテンシャル図であ
る。
【図３】従来の固体撮像装置の一例の構成を示す断面図
である。
である。
【図４】図４（ａ）は従来の固体撮像装置の一例のＭＯ
Ｓトランジスタスイッチ部分の構成を示す断面図、図４
（ｂ）および４（ｃ）はポテンシャル図である。
Ｓトランジスタスイッチ部分の構成を示す断面図、図４
（ｂ）および４（ｃ）はポテンシャル図である。
１ 半導体基板 ２ ＬＯＣＯＳ ３ ポリシリコンゲート ４ ＣＣＤ拡散層 ５ ＭＯＳトランジスタのチャネル拡散層 ６ 低濃度拡散層 ７ ガードリング ８ 受光部
Claims (1)
- 【請求項１】 半導体基板上に形成された感光部と、 前記感光部に接するガードリングと、 前記感光部で発生した電荷を転送するＣＣＤ部と、 前記ＣＣＤ部に接するＭＯＳトランジスタとを有する固
体撮像装置において、 前記ＭＯＳトランジスタのチャネル領域と前記ガードリ
ングの間に、前記ガードリングと同タイプで濃度の低い
不純物を拡散した領域を形成したことを特徴とする固体
撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4084584A JPH05251683A (ja) | 1992-03-06 | 1992-03-06 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4084584A JPH05251683A (ja) | 1992-03-06 | 1992-03-06 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251683A true JPH05251683A (ja) | 1993-09-28 |
Family
ID=13834728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4084584A Withdrawn JPH05251683A (ja) | 1992-03-06 | 1992-03-06 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251683A (ja) |
-
1992
- 1992-03-06 JP JP4084584A patent/JPH05251683A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6512547B1 (en) | Solid-state imaging device and method of detecting optical signals using the same | |
| US5192990A (en) | Output circuit for image sensor | |
| US6180969B1 (en) | CMOS image sensor with equivalent potential diode | |
| US7271430B2 (en) | Image sensors for reducing dark current and methods of fabricating the same | |
| US7741660B2 (en) | Pixel and imager device having high-k dielectrics in isolation structures | |
| USRE45357E1 (en) | Twin p-well CMOS imager | |
| US20020121655A1 (en) | Silicon-on-insulator (SOI) active pixel sensors with the photosites implemented in the substrate | |
| US20100314667A1 (en) | Cmos pixel with dual-element transfer gate | |
| JP2002170945A (ja) | 固体撮像装置 | |
| US8247848B2 (en) | Imaging device by buried photodiode structure | |
| JP2007525003A (ja) | イメージ・センサにおけるゲートの仕事関数の調整方法 | |
| US5477070A (en) | Drive transistor for CCD-type image sensor | |
| JP2001326343A (ja) | 固体撮像装置 | |
| US6965102B1 (en) | Large dynamic range, low-leakage vertical color pixel sensor | |
| JPH0730086A (ja) | 増幅型固体撮像素子 | |
| JP3144828B2 (ja) | 固体撮像素子の製造方法 | |
| US6111281A (en) | Solid-state image-pickup device and MOS transistor having a reduced incidental capacitance | |
| WO1988002186A1 (en) | Output circuit for image sensor | |
| JPH05235317A (ja) | 固体撮像素子 | |
| JP2002124657A (ja) | Ｃｍｏｓイメージセンサ | |
| JP3240828B2 (ja) | Ｍｏｓトランジスタ構造およびこれを用いた電荷転送装置 | |
| JPH05251683A (ja) | 固体撮像装置 | |
| KR20020057282A (ko) | 전하 역류를 억제할 수 있는 이미지 센서 | |
| JPH0789581B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP2000286443A (ja) | 受光素子及びそれを用いた光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |