JPH05251616A - Surface mounting type semiconductor device - Google Patents
Surface mounting type semiconductor deviceInfo
- Publication number
- JPH05251616A JPH05251616A JP4084593A JP8459392A JPH05251616A JP H05251616 A JPH05251616 A JP H05251616A JP 4084593 A JP4084593 A JP 4084593A JP 8459392 A JP8459392 A JP 8459392A JP H05251616 A JPH05251616 A JP H05251616A
- Authority
- JP
- Japan
- Prior art keywords
- qfp
- lead terminal
- substrate
- lead terminals
- electrode lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、表面実装に用いられる
半導体装置に係り、特に、表面実装タイプのフラットパ
ッケージに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device used for surface mounting, and more particularly to a surface mounting type flat package.
【０００２】[0002]
【従来の技術】従来、この種の表面実装タイプのフラッ
トパッケージとして、例えば、ＱＦＰ（Quad Flat Pack
age ）等がある。これを図５に示し、以下に説明する。
図５（ａ）は、従来のＱＦＰの概略の外観を示す平面図
であり、図５（ｂ）は、同様の正面図である。図中、１
は、ＱＦＰのパッケージ本体であり、２は、電極用リー
ド端子であり、２ｂは、ＱＦＰと基板との接合部であ
る。電極用リード端子２は、各々が等間隔でパッケージ
本体１の各側面から導出されており、パッケージ本体１
の底面は、接合部２ｂよりも若干高くなるように構成さ
れている。また、ｒは、電極用リード端子２の幅であ
り、ｐは、各電極用リード端子２の端子間ピッチであ
る。2. Description of the Related Art Conventionally, as a surface mounting type flat package of this type, for example, a QFP (Quad Flat Pack) is used.
age) etc. This is shown in FIG. 5 and described below.
FIG. 5A is a plan view showing a schematic external appearance of a conventional QFP, and FIG. 5B is a similar front view. 1 in the figure
Is a QFP package body, 2 is an electrode lead terminal, and 2b is a joint between the QFP and the substrate. Each of the electrode lead terminals 2 is led out from each side surface of the package body 1 at equal intervals.
The bottom surface of is configured to be slightly higher than the joint portion 2b. Further, r is the width of the electrode lead terminal 2, and p is the inter-terminal pitch of the electrode lead terminals 2.
【０００３】次に、このＱＦＰを基板の表面に実装した
状態を図６に示し、以下に説明する。図６は、基板上に
実装されたＱＦＰの一部を示す図である。図中、３は、
基板であり、４は、基板上にプリントされた配線であ
り、５は、ハンダ付け部である。ＱＦＰの基板表面への
実装は、ＱＦＰを基板３の所定の位置に搭載した後、電
極用リード端子２の接合部２ｂと配線４とがリフロー法
等によりハンダ付け接続される。Next, a state in which this QFP is mounted on the surface of a substrate is shown in FIG. 6 and will be described below. FIG. 6 is a diagram showing a part of the QFP mounted on the substrate. In the figure, 3 is
Reference numeral 4 is a board, 4 is a wiring printed on the board, and 5 is a soldering part. To mount the QFP on the surface of the substrate, after mounting the QFP at a predetermined position on the substrate 3, the joint portion 2b of the electrode lead terminal 2 and the wiring 4 are soldered and connected by a reflow method or the like.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、このよ
うな構成を有する従来例の場合には、次のような問題が
ある。すなわち、最近のＱＦＰ等のフラットパッケージ
の小型化と、電極用リード端子の多ピン化に伴い、例え
ば、端子ピッチｐは、０．３mm程度、端子幅ｒは、０．
１mm程度になっている。However, the conventional example having such a structure has the following problems. That is, with the recent miniaturization of flat packages such as QFP and the increase in the number of lead terminals for electrodes, for example, the terminal pitch p is about 0.3 mm and the terminal width r is 0.
It is about 1 mm.
【０００５】この様な場合、電極用リード端子そのもの
の強度が低下するとともに、基板に実装したときにハン
ダ付けされる面積が狭くなるのでフラットパッケージと
基板との接続強度が低下するという問題がある。In such a case, the strength of the electrode lead terminal itself is reduced, and the area to be soldered when mounted on the substrate is reduced, so that the connection strength between the flat package and the substrate is reduced. ..
【０００６】また、基板への実装前のフラットパッケー
ジのハンドリング等において、例えば、計測のためにシ
ューターにフラットパッケージを流すとき、フラットパ
ッケージのコーナー部がシューターの壁面にぶつかるこ
とがあり、このような場合にも電極用リード端子の強度
の低下により、コーナー付近の電極用リード端子は変形
を受け易いという問題がある。Further, in handling the flat package before mounting on the substrate, for example, when the flat package is flown to the shooter for measurement, the corner portion of the flat package may hit the wall surface of the shooter. Also in this case, there is a problem that the electrode lead terminals near the corners are easily deformed due to the reduction in strength of the electrode lead terminals.
【０００７】本発明は、このような事情に鑑みてなされ
たものであって、実装前のハンドリング等で受ける電極
用リード端子の変形を防止するとともに実装後のハンダ
付け接続強度の高い表面実装型半導体装置を提供するこ
とを目的とする。The present invention has been made in view of the above circumstances, and is a surface mount type which prevents deformation of the lead terminals for electrodes which may be caused by handling before mounting and has high soldering connection strength after mounting. It is an object to provide a semiconductor device.
【０００８】[0008]
【課題を解決するための手段】本発明は、このような目
的を達成するために、次のような構成をとる。すなわ
ち、本発明は、表面実装タイプのフラットパッケージに
おいて、パッケージ本体の四隅に、電極用リード端子よ
りも端子の幅が広い補強用のリード端子を設けたもので
ある。The present invention has the following constitution in order to achieve such an object. That is, the present invention provides a surface mount type flat package in which reinforcing lead terminals having wider terminals than the electrode lead terminals are provided at four corners of the package body.
【０００９】[0009]
【作用】本発明の作用は次のとおりである。パッケージ
本体の各コーナー部は、従来使用されていない部位であ
り、その部位に電極用リード端子よりも端子の幅が広い
補強用のリード端子を設けることにより、実装前のハン
ドリング等においては、補強用のリード端子が変形を受
け易いコーナー付近の電極用リード端子を、例えば、シ
ューターの側面とのぶつかりから保護することにより、
電極用リード端子の変形を防止することができる。The operation of the present invention is as follows. Each corner of the package body is a part that has not been used conventionally, and by providing a reinforcing lead terminal with a wider terminal than the electrode lead terminal at that part, it is reinforced during handling before mounting. For example, by protecting the electrode lead terminals near the corners where the lead terminals for deformation are easily deformed from collision with the side surface of the shooter,
It is possible to prevent deformation of the electrode lead terminal.
【００１０】また、実装後においても、フラットパッケ
ージの四隅が補強用のリード端子の強度により安定して
支えられ、さらに、補強用のリード端子の接合部を基板
にハンダ付けすることにより、フラットパッケージと基
板とのハンダ付け接続強度を増すことができる。Further, even after the mounting, the four corners of the flat package are stably supported by the strength of the reinforcing lead terminals, and further, the joint portions of the reinforcing lead terminals are soldered to the substrate, whereby the flat package It is possible to increase the soldering connection strength between the board and the board.
【００１１】[0011]
【実施例】以下、図面を参照して本発明の一実施例を説
明する。本実施例では、補強用のリード端子を設けたＱ
ＦＰについて説明する。図１（ａ）は、本実施例に係る
補強用のリード端子を設けたＱＦＰの概略の外観を示す
平面図であり、図１（ｂ）は、同様の正面図、図１
（ｃ）は、同様の斜視図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. In the present embodiment, Q having a lead terminal for reinforcement is provided.
The FP will be described. FIG. 1A is a plan view showing a schematic appearance of a QFP provided with a reinforcing lead terminal according to the present embodiment, and FIG. 1B is a similar front view.
(C) is a similar perspective view.
【００１２】図中、１１は、ＱＦＰのパッケージ本体で
あり、１２は、電極用リード端子、１２ｂは、電極用リ
ード端子１２と基板との接合部である。電極用リード端
子１２は、各々が等間隔でパッケージ本体１１の各側面
から導出されており、パッケージ本体１１の底面は、電
極用リード端子の接合部１２ｂよりも若干高くなるよう
に構成されている。In the figure, 11 is a QFP package body, 12 is an electrode lead terminal, and 12b is a joint between the electrode lead terminal 12 and a substrate. The electrode lead terminals 12 are led out from the respective side surfaces of the package body 11 at equal intervals, and the bottom surface of the package body 11 is configured to be slightly higher than the joint portion 12b of the electrode lead terminals. ..
【００１３】１３は、補強用のリード端子であり、１３
ｂは、補強用リード端子１３と基板との接合部である。
補強用リード端子１３は、パッケージ本体１１の各コー
ナーから導出されている。補強用リード端子１３と電極
用リード端子１２の各接合部１３ｂ、１２ｂは、ＱＦＰ
を基板に搭載したときに、同時に基板に接合できるよう
に同一平面上に形成されている。Reference numeral 13 is a reinforcing lead terminal.
b is a joint between the reinforcing lead terminal 13 and the substrate.
The reinforcing lead terminal 13 is led out from each corner of the package body 11. The joint portions 13b and 12b of the reinforcing lead terminal 13 and the electrode lead terminal 12 are made of QFP.
When they are mounted on the substrate, they are formed on the same plane so that they can be bonded to the substrate at the same time.
【００１４】ｒ1 は、電極用リード端子１２の幅であ
り、ｐは、各電極用リード端子１２の端子間ピッチであ
る。また、ｒ2 は、補強用リード端子１３の幅である。R 1 is the width of the electrode lead terminal 12, and p is the inter-terminal pitch of the electrode lead terminals 12. Further, r 2 is the width of the reinforcing lead terminal 13.
【００１５】図１に示すように、補強用リード端子１３
は、その幅ｒ2 及びその基部が、電極用リード端子１２
の幅ｒ1 よりも広くなっている。この補強用リード端子
１３は、補強用として電気的接続には用いないダミーで
あっても良く、補強用に加えて、例えば、アース用や電
源用のリード端子として用いても良い。As shown in FIG. 1, the reinforcing lead terminal 13 is provided.
Has a width r 2 and a base portion,
Is wider than the width r 1 . The reinforcing lead terminal 13 may be a dummy that is not used for electrical connection for reinforcement, and may be used as a lead terminal for grounding or power supply in addition to reinforcement.
【００１６】次に、本実施例に係るＱＦＰを基板に実装
する前におけるハンドリングの一例を図２を参照して説
明する。図中、２１は、ＱＦＰの測定等のためにＱＦＰ
を搬送するシューターであり、２２は、シューター２１
の側面である。ＱＦＰは、シューター２１内を図中の矢
印の方向に流れる。このとき、通常は、図２（ｂ）のよ
うにＱＦＰの側面は、シューターの側面２２と平行に流
れるが、図２（ｃ）に示すように、ＱＦＰが搬送中にシ
ューターの側面２２と平行でない状態で流れることがあ
る。このような場合、ＱＦＰのコーナー部は、シュータ
ーの側面２２とぶつかることになるが、この際、コーナ
ー部に設けられた補強用リード端子１３により、コーナ
ー付近の電極用リード端子１２はシューターの側面２２
と直接ぶつかることなく保護される。Next, an example of handling before mounting the QFP according to this embodiment on a substrate will be described with reference to FIG. In the figure, 21 is a QFP for QFP measurement etc.
22 is a shooter for transporting
Is the side of. The QFP flows in the shooter 21 in the direction of the arrow in the figure. At this time, normally, the side surface of the QFP flows parallel to the side surface 22 of the shooter as shown in FIG. 2B, but as shown in FIG. 2C, the QFP is parallel to the side surface 22 of the shooter during conveyance. It may flow in the state that is not. In such a case, the corner portion of the QFP will collide with the side surface 22 of the shooter. At this time, the lead terminal 13 for electrodes near the corner will be separated from the side surface of the shooter by the reinforcing lead terminal 13 provided at the corner portion. 22
Be protected without hitting directly with.
【００１７】次に、本実施例に係るＱＦＰを基板の表面
に実装した状態を図３に示し、以下に説明する。図３
は、基板上に実装されたＱＦＰの一部を示す図である。
図中、３１は、基板であり、３２は、基板上にプリント
された配線であり、３３ａは、電極用リード端子１２と
基板３１とのハンダ付け部、３３ｂは、補強用リード端
子１３と基板３１とのハンダ付け部である。ＱＦＰの基
板表面への実装は、ＱＦＰを基板３１の所定の位置に搭
載した後、電極用リード端子１２及び補強用リード端子
１３の各接合部１２ｂ、１３ｂをそれぞれの配線３２あ
るいは、ダミーをして設けられた配線にリフロー法等に
より同時にハンダ付け接続される。Next, a state in which the QFP according to this embodiment is mounted on the surface of the substrate is shown in FIG. 3 and will be described below. Figure 3
FIG. 4 is a diagram showing a part of QFP mounted on a substrate.
In the figure, 31 is a substrate, 32 is a wiring printed on the substrate, 33a is a soldering portion between the electrode lead terminal 12 and the substrate 31, and 33b is a reinforcing lead terminal 13 and the substrate. It is a soldering part with 31. To mount the QFP on the surface of the board, after mounting the QFP at a predetermined position on the board 31, the connecting portions 12b and 13b of the electrode lead terminal 12 and the reinforcing lead terminal 13 are provided with the respective wirings 32 or dummy. Soldered connections are simultaneously made to the wiring provided by the reflow method or the like.
【００１８】なお、本発明は、ＱＦＰに限らず、例え
ば、図４に示すようなパッケージ本体１１の２側面から
電極用リード端子１２が導出されているようなフラット
パッケージにも適応することができる。The present invention is not limited to the QFP, but can be applied to, for example, a flat package in which the electrode lead terminals 12 are led out from two side surfaces of the package body 11 as shown in FIG. ..
【００１９】[0019]
【発明の効果】以上の説明から明らかなように、本発明
によれば、フラットパッケージの四隅に、補強用のリー
ド端子を設けたので、実装前のハンドリング等において
電極用リード端子の変形を防止することができるととも
に、実装後のハンダ付け接続強度の高い表面実装型半導
体装置を実現することできる。As is apparent from the above description, according to the present invention, the lead terminals for reinforcement are provided at the four corners of the flat package, so that the lead terminals for electrodes are prevented from being deformed during handling before mounting. In addition, it is possible to realize a surface mount semiconductor device having high soldering connection strength after mounting.
【図１】本発明の一実施例に係る補強用のリード端子を
設けたＱＦＰの概略の外観を示す図である。FIG. 1 is a diagram showing a schematic external appearance of a QFP provided with a reinforcing lead terminal according to an embodiment of the present invention.
【図２】本実施例に係るＱＦＰを基板に実装する前にお
けるハンドリングの一例を示す図である。FIG. 2 is a diagram showing an example of handling before mounting the QFP according to the present embodiment on a substrate.
【図３】本実施例に係るＱＦＰを基板の表面に実装した
状態を示す図である。FIG. 3 is a diagram showing a state in which the QFP according to the present embodiment is mounted on the surface of a substrate.
【図４】本発明の第２実施例にかかるフラットパッケー
ジの外観斜視図である。FIG. 4 is an external perspective view of a flat package according to a second embodiment of the present invention.
【図５】従来のＱＦＰの概略の外観を示す図である。FIG. 5 is a diagram showing a schematic appearance of a conventional QFP.
【図６】従来のＱＦＰを基板の表面に実装した状態を示
す図である。FIG. 6 is a diagram showing a state in which a conventional QFP is mounted on the surface of a substrate.
１１ パッケージ本体 １２ 電極用リード端子 １２ｂ 電極用リード端子の接合部 １３ 補強用リード端子 １３ｂ 補強用リード端子の接合部 ２１ 搬送用シューター ２２ シューターの側面 ３１ 基板 ３２ 基板のプリントされた配線 ３３ａ 電極用リード端子の接合部のハンダ付け部 ３３ｂ 補強用リード端子の接合部のハンダ付け部 ｒ1 電極用リード端子の幅 ｒ2 補強用リード端子の幅 ｐ 各電極用リード端子の端子間ピッチ11 Package Main Body 12 Electrode Lead Terminal 12b Electrode Lead Terminal Joint 13 Reinforcement Lead Terminal 13b Reinforcement Lead Terminal Joint 21 Transport Shooter 22 Shooter Side 31 Substrate 32 Printed Wiring on Board 33a Electrode Lead soldering portions 33b reinforcing lead width p pitch between terminals of each electrode lead terminal of width r 2 reinforcing lead terminal of the soldering portions r 1 electrode lead terminal junctions of the terminals of the junction terminal
Claims (1)
おいて、 パッケージ本体の四隅に、電極用リード端子よりも端子
の幅が広い補強用のリード端子を設けたことを特徴とす
る表面実装型半導体装置。1. A surface-mounting type flat package, wherein a reinforcing lead terminal having a terminal width wider than that of the electrode lead terminal is provided at each of four corners of the package body.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4084593A JPH05251616A (en) | 1992-03-05 | 1992-03-05 | Surface mounting type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4084593A JPH05251616A (en) | 1992-03-05 | 1992-03-05 | Surface mounting type semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251616A true JPH05251616A (en) | 1993-09-28 |
Family
ID=13834985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4084593A Pending JPH05251616A (en) | 1992-03-05 | 1992-03-05 | Surface mounting type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251616A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585670A (en) * | 1995-09-05 | 1996-12-17 | Mitsubishi Electric Semiconductor Software Co. | Semiconductor device package |
| JPH10209595A (en) * | 1997-01-22 | 1998-08-07 | Matsushita Electric Ind Co Ltd | Board device |
| GB2364435A (en) * | 1999-12-24 | 2002-01-23 | Nec Corp | Surface-mount package |
| JP2002305363A (en) * | 2001-04-09 | 2002-10-18 | Matsushita Electric Ind Co Ltd | Surface mounted electronic component |
| US7112872B2 (en) | 2002-10-15 | 2006-09-26 | Sharp Kabushiki Kaisha | Flexible semiconductor device with groove(s) on rear side of semiconductor substrate |
| US9472538B2 (en) | 2013-07-04 | 2016-10-18 | Mitsubishi Electric Corporation | Semiconductor device manufacturing method and semiconductor device |
-
1992
- 1992-03-05 JP JP4084593A patent/JPH05251616A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585670A (en) * | 1995-09-05 | 1996-12-17 | Mitsubishi Electric Semiconductor Software Co. | Semiconductor device package |
| JPH10209595A (en) * | 1997-01-22 | 1998-08-07 | Matsushita Electric Ind Co Ltd | Board device |
| GB2364435A (en) * | 1999-12-24 | 2002-01-23 | Nec Corp | Surface-mount package |
| GB2364435B (en) * | 1999-12-24 | 2002-11-20 | Nec Corp | Surface-mount package with side terminal |
| US6756666B2 (en) | 1999-12-24 | 2004-06-29 | Nec Corporation | Surface mount package including terminal on its side |
| JP2002305363A (en) * | 2001-04-09 | 2002-10-18 | Matsushita Electric Ind Co Ltd | Surface mounted electronic component |
| US7112872B2 (en) | 2002-10-15 | 2006-09-26 | Sharp Kabushiki Kaisha | Flexible semiconductor device with groove(s) on rear side of semiconductor substrate |
| US9472538B2 (en) | 2013-07-04 | 2016-10-18 | Mitsubishi Electric Corporation | Semiconductor device manufacturing method and semiconductor device |
| JP6065978B2 (en) * | 2013-07-04 | 2017-01-25 | 三菱電機株式会社 | Semiconductor device manufacturing method, semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1012790A (en) | Semiconductor integrated circuit device | |
| US5309020A (en) | Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate | |
| JPH05206314A (en) | Semiconductor device | |
| JP2001185640A (en) | Surface mounting package, electronic device and method for manufacturing electronic device | |
| JPH05251616A (en) | Surface mounting type semiconductor device | |
| JP3209977B2 (en) | Semiconductor module | |
| US5585670A (en) | Semiconductor device package | |
| JPH01191455A (en) | Semiconductor device | |
| JPH09107067A (en) | Semiconductor device | |
| JP2001144214A (en) | Semiconductor device and bonding structure thereof | |
| EP0036907B1 (en) | Multi-lead plug-in type package for circuit element | |
| JPH03187253A (en) | Semiconductor device | |
| JPH06349973A (en) | Resin-sealed semiconductor device | |
| JPH0419806Y2 (en) | ||
| JP3214479B2 (en) | Semiconductor structure and electronic component mounting method | |
| JP2001127496A (en) | Method for mounting semiconductor device | |
| JPS61225827A (en) | Mounting structure of semiconductor element | |
| JPH038366A (en) | Package for semiconductor device | |
| JPH0653628A (en) | Circuit board provided with surface mounting element | |
| JPH0442934Y2 (en) | ||
| JP2777114B2 (en) | Tape carrier | |
| JPH08306851A (en) | Package for semiconductor device | |
| JPS58162052A (en) | Semiconductor device | |
| JP2003243815A (en) | Joining structure between bga type semiconductor device and mounting substrate and electronic equipment equipped with the structure | |
| JPH0936158A (en) | Structure of package-type semiconductor device |