JP2001127496A - Method for mounting semiconductor device - Google Patents

Method for mounting semiconductor device

Info

Publication number
JP2001127496A
JP2001127496A JP30405999A JP30405999A JP2001127496A JP 2001127496 A JP2001127496 A JP 2001127496A JP 30405999 A JP30405999 A JP 30405999A JP 30405999 A JP30405999 A JP 30405999A JP 2001127496 A JP2001127496 A JP 2001127496A
Authority
JP
Japan
Prior art keywords
semiconductor device
tape carrier
wiring board
carrier substrate
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30405999A
Other languages
Japanese (ja)
Inventor
Takafumi Iwamoto
貴文 岩本
Yoichi Kawada
洋一 河田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP30405999A priority Critical patent/JP2001127496A/en
Publication of JP2001127496A publication Critical patent/JP2001127496A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

PROBLEM TO BE SOLVED: To substantially improve connection reliability by mounting semiconductor devices on a printed wiring board, while correcting for warpage or the like of a tape carrier substrate. SOLUTION: When mounted, a suction nozzle VN of a mounter unit for transferring semiconductor devices 1 set approximately to the same size as that of the semiconductor devices 1 to be mounted and a suction unit VN1 for sucking a semiconductor ship CH is placed in the center of the suction nozzle VN, and suction area VA is provided near its outer periphery. The suction part VN1 chucks and fixes the central part of the semiconductor ship CH under vacuum and the suction are VA transfers the semiconductor devices 1, while chucking and fixing the proximity of the outer periphery of the four sides of a tape carrier substrate 2 and mounts them on a printed wiring board P. Since the proximity of the outer periphery of the tape carrier substrate 2 is chucked and fixed by the suction area VA, its warpage is corrected and chips are mounted on the printed wiring board P, while its plurality is being maintained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の実装
技術に関し、特に、CSP(Chip SizePac
kage)、TCP(Tape Carrier Pa
ckage)などの実装接続に適用して有効な技術に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device mounting technique, and more particularly, to a CSP (Chip SizePac).
kage), TCP (Tape Carrier Pa)
The present invention relates to a technology that is effective when applied to mounting connection such as a package.

【0002】[0002]

【従来の技術】本発明者が検討したところによれば、T
CP形、CSP形などの半導体装置では、半導体チップ
を搭載するキャリア基板として、リード配線が形成され
た絶縁テープからなるテープキャリア基板が用いられて
おり、TAB(Tape Automated Bon
ding)技術によってテープキャリア基板のパッド電
極と半導体チップのボンディングパッドとが電気的に接
続されている。
2. Description of the Related Art According to studies made by the present inventor, T
In semiconductor devices such as CP type and CSP type, a tape carrier substrate made of an insulating tape on which lead wiring is formed is used as a carrier substrate on which a semiconductor chip is mounted, and a TAB (Tape Automated Bonn) is used.
The pad electrode of the tape carrier substrate and the bonding pad of the semiconductor chip are electrically connected by the ding) technique.

【0003】なお、この種の半導体装置について詳しく
述べてある例としては、平成10年7月27日、株式会
社プレスジャーナル発行、「’99半導体組立・検査技
術」P17〜P20があり、この文献には、各種のBG
A(Ball Grid Array)形半導体装置に
おける構成などが記載されている。
[0003] As an example which describes this type of semiconductor device in detail, there is "1999 Semiconductor Assembly and Inspection Techniques", pages 17 to 20, published by Press Journal on July 27, 1998. Has various BG
A configuration in an A (Ball Grid Array) type semiconductor device is described.

【0004】[0004]

【発明が解決しようとする課題】ところが、上記のよう
な半導体装置では、次のような問題点があることが本発
明者により見い出された。
However, the present inventor has found that the above-described semiconductor device has the following problems.

【0005】すなわち、TCP形半導体装置では、半導
体装置それ自体の重みやスクリーニングテスト時の加熱
などによってテープキャリア基板が変形して反りが生じ
てしまうために、プリント配線基板への実装において確
実な接続が行えない恐れがあり、半導体装置の接続信頼
性が低下してしまうという問題がある。
That is, in the TCP type semiconductor device, since the tape carrier substrate is deformed and warped due to the weight of the semiconductor device itself or heating during a screening test, etc., reliable connection in mounting on the printed wiring board is required. May not be performed, and there is a problem that the connection reliability of the semiconductor device is reduced.

【0006】また、CSP形半導体装置では、テープキ
ャリア基板の反りを防止し、実装時の取り扱いを容易に
するためにテープキャリア基板の表面における半導体チ
ップの外周部近傍にニッケルなどからなる補強枠が接着
されている。
In the CSP type semiconductor device, a reinforcing frame made of nickel or the like is provided near the outer peripheral portion of the semiconductor chip on the surface of the tape carrier substrate in order to prevent warpage of the tape carrier substrate and facilitate handling during mounting. Glued.

【0007】しかし、テープキャリア基板と補強枠との
膨張係数の違いなどからテープキャリア基板における補
強枠の周辺部に応力が集中してしまい、リード配線が断
線してしまう恐れがあり、この場合も半導体装置の信頼
性が低下してしまうという問題がある。
However, stress may concentrate on the tape carrier substrate around the reinforcing frame due to a difference in expansion coefficient between the tape carrier substrate and the reinforcing frame, and the lead wiring may be disconnected. In this case, too. There is a problem that the reliability of the semiconductor device is reduced.

【0008】本発明の目的は、テープキャリア基板の反
りなどを補正し、平坦度を保ったままプリント配線基板
へ実装することにより、実装時の接続信頼性を大幅に向
上することのできる半導体装置の実装方法を提供するこ
とにある。
SUMMARY OF THE INVENTION It is an object of the present invention to correct a warpage of a tape carrier substrate and mount the semiconductor device on a printed wiring board while maintaining flatness, thereby greatly improving connection reliability during mounting. It is to provide an implementation method of.

【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0010】[0010]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0011】すなわち、本発明の半導体装置の実装方法
は、テープキャリア基板の表面に半導体チップが搭載さ
れた半導体装置を準備する工程と、実装される半導体装
置の外部端子に対応する電極部にはんだペーストが塗布
されたプリント配線基板を準備する工程と、半導体チッ
プの中央部、およびテープキャリア基板における4つの
コーナ部を吸着固定して該テープキャリア基板の反りを
補正し、平坦度を維持しながら半導体装置を搬送し、プ
リント配線基板に実装する工程と、半導体装置が実装さ
れたプリント配線基板をリフローし、はんだ付けする工
程とを有したものである。
That is, according to the semiconductor device mounting method of the present invention, there are provided a step of preparing a semiconductor device having a semiconductor chip mounted on a surface of a tape carrier substrate, and a step of soldering to an electrode portion corresponding to an external terminal of the semiconductor device to be mounted. A step of preparing a printed wiring board on which the paste is applied, and correcting the warpage of the tape carrier substrate by suction-fixing the central portion of the semiconductor chip and four corners of the tape carrier substrate, while maintaining flatness. The method includes a step of transporting the semiconductor device and mounting it on a printed wiring board, and a step of reflowing and soldering the printed wiring board on which the semiconductor device is mounted.

【0012】また、本発明の半導体装置の実装方法は、
テープキャリア基板の表面に半導体チップが搭載された
半導体装置を準備する工程と、実装される半導体装置の
外部端子に対応する電極部にはんだペーストが塗布され
たプリント配線基板を準備する工程と、半導体チップの
中央部、ならびにテープキャリア基板における少なくと
も対向する2辺の周辺部を吸着固定してテープキャリア
基板の反りを補正し、平坦度を維持しながら半導体装置
を搬送し、前記プリント配線基板に実装する工程と、半
導体装置が実装されたプリント配線基板をリフローし、
はんだ付けする工程とを有したものである。
Further, a method of mounting a semiconductor device according to the present invention
A step of preparing a semiconductor device having a semiconductor chip mounted on the surface of a tape carrier substrate, a step of preparing a printed wiring board having solder paste applied to electrodes corresponding to external terminals of the semiconductor device to be mounted, and The central portion of the chip and the peripheral portion of at least two opposing sides of the tape carrier substrate are suction-fixed to correct the warpage of the tape carrier substrate, transport the semiconductor device while maintaining flatness, and mount the semiconductor device on the printed wiring board. And reflow the printed wiring board on which the semiconductor device is mounted,
And a step of soldering.

【0013】さらに、本発明の半導体装置の実装方法
は、テープキャリア基板の表面に半導体チップが搭載さ
れた半導体装置を準備する工程と、実装される半導体装
置の外部端子に対応する電極部にはんだペーストが塗布
されたプリント配線基板を準備する工程と、半導体チッ
プの中央部、ならびにテープキャリア基板における4辺
を吸着固定してテープキャリア基板の反りを補正し、平
坦度を維持しながら半導体装置を搬送し、プリント配線
基板に実装する工程と、半導体装置が実装されたプリン
ト配線基板をリフローし、はんだ付けする工程とを有し
たものである。
Further, according to the method of mounting a semiconductor device of the present invention, there is provided a step of preparing a semiconductor device having a semiconductor chip mounted on a surface of a tape carrier substrate, and a step of soldering an electrode portion corresponding to an external terminal of the mounted semiconductor device. A step of preparing a printed wiring board on which the paste is applied, and correcting the warpage of the tape carrier substrate by suction-fixing the central portion of the semiconductor chip and the four sides of the tape carrier substrate, and fabricating the semiconductor device while maintaining flatness. The method includes a step of transporting and mounting on a printed wiring board, and a step of reflowing and soldering the printed wiring board on which the semiconductor device is mounted.

【0014】以上のことにより、半導体装置のテープキ
ャリア基板における反りを補正し、平坦を維持しながら
プリント配線基板に実装することができるので接続信頼
性を大幅に向上することができる。
As described above, the warpage of the tape carrier substrate of the semiconductor device can be corrected and the semiconductor device can be mounted on the printed wiring board while maintaining the flatness, so that the connection reliability can be greatly improved.

【0015】[0015]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0016】(実施の形態1)図1は、本発明の実施の
形態1によるプリント配線基板に実装される半導体装置
の断面図、図2は、本発明の実施の形態1によるプリン
ト配線基板に実装される半導体装置の平面図、図3は、
本発明の実施の形態1によるマウンタ装置の構成説明
図、図4(a)は、本発明の実施の形態1によるマウン
タ装置に設けられた吸着ノズルの外観斜視図、(b)
は、その吸着ノズルの平面図、図5は、本発明の実施の
形態1による半導体装置の実装工程の説明図、図6は、
図5に続く半導体装置の実装工程の説明図、図7は、図
6に続く半導体装置の実装工程の説明図、図8は、本発
明の実施の形態1による半導体装置の実装工程のフロー
チャートである。
(Embodiment 1) FIG. 1 is a sectional view of a semiconductor device mounted on a printed wiring board according to Embodiment 1 of the present invention, and FIG. FIG. 3 is a plan view of a semiconductor device to be mounted.
FIG. 4A is a configuration explanatory view of a mounter device according to Embodiment 1 of the present invention, and FIG. 4A is an external perspective view of a suction nozzle provided in the mounter device according to Embodiment 1 of the present invention;
FIG. 5 is a plan view of the suction nozzle, FIG. 5 is an explanatory view of a mounting process of the semiconductor device according to the first embodiment of the present invention, and FIG.
FIG. 7 is an explanatory view of the semiconductor device mounting process following FIG. 5, FIG. 7 is an explanatory view of the semiconductor device mounting process following FIG. 6, and FIG. 8 is a flowchart of the semiconductor device mounting process according to the first embodiment of the present invention. is there.

【0017】本実施例1において、半導体装置1は、表
面実装形CSPの一種であるテープBGAからなってい
る。半導体装置1には、図1、図2に示すように、テー
プ状のフレキシブル配線基板であるテープキャリア基板
2が設けられている。
In the first embodiment, the semiconductor device 1 is made of a tape BGA which is a kind of a surface mount type CSP. As shown in FIGS. 1 and 2, the semiconductor device 1 is provided with a tape carrier substrate 2 which is a tape-shaped flexible wiring substrate.

【0018】テープキャリア基板2は、たとえば、ポリ
イミドなどの絶縁テープフィルム2aの裏面に接着材を
介して配線リード3が形成されている。この配線リード
3における先端部がインナリード3aとなっている。こ
れらインナリード3aは、テープキャリア基板2の中央
部に位置するデバイスホール4に搭載された半導体チッ
プCHのボンディングパッドBPと接続されている。
In the tape carrier substrate 2, for example, wiring leads 3 are formed on the back surface of an insulating tape film 2a made of polyimide or the like via an adhesive. The tip of the wiring lead 3 is an inner lead 3a. These inner leads 3a are connected to bonding pads BP of a semiconductor chip CH mounted in a device hole 4 located at the center of the tape carrier substrate 2.

【0019】また、テープキャリア基板2に搭載された
半導体チップCHの側面および主面には、エポキシなど
のレジン5が塗布され封止されている。テープキャリア
基板2の裏面には、円形の基板電極6が形成されてお
り、これら基板電極6以外の裏面には、ソルダーレジス
ト7が形成されている。
A resin 5 made of epoxy or the like is applied to the side surface and the main surface of the semiconductor chip CH mounted on the tape carrier substrate 2 and sealed. A circular substrate electrode 6 is formed on the back surface of the tape carrier substrate 2, and a solder resist 7 is formed on the back surface other than the substrate electrode 6.

【0020】基板電極6には、バンプ(外部端子)8が
それぞれ形成されており、これらバンプ8は、球状のは
んだである、いわゆるはんだボールからなり、半導体装
置1の外部引き出し用リードの代わりとなって、電子部
品などを実装するプリント配線基板Pに実装される。
Bumps (external terminals) 8 are formed on the substrate electrode 6, and these bumps 8 are formed of so-called solder balls, which are spherical solders, and are used instead of leads for external drawing of the semiconductor device 1. Then, it is mounted on a printed wiring board P on which electronic components and the like are mounted.

【0021】次に、半導体装置1のプリント配線基板へ
の実装技術について、図3〜図7の実装工程説明図、な
らびに図8のフローチャートを用いて説明する。
Next, a technique for mounting the semiconductor device 1 on a printed wiring board will be described with reference to FIGS.

【0022】まず、製品となった半導体装置1が実装さ
れるプリント配線基板Pのランドに、はんだペーストH
Pを塗布する(ステップS101)。ここで、ステップ
S101の工程におけるはんだペーストHPの塗布後に
半導体装置1を仮止めするための接着材をプリント配線
基板の表面に塗布するようにしてもよい。
First, the solder paste H is applied to the land of the printed wiring board P on which the semiconductor device 1 as a product is mounted.
P is applied (Step S101). Here, an adhesive for temporarily fixing the semiconductor device 1 may be applied to the surface of the printed wiring board after the application of the solder paste HP in the step S101.

【0023】そして、マウンタ装置MMのフィーダに格
納された半導体装置1は、図3に示すように、吸着ノズ
ルVNによって移動され、プリント配線基板Pの所定の
位置に実装される。このマウンタ装置MMに設けられた
吸着ノズルVNは、図4(a)、(b)に示すように、
実装する半導体装置1とほぼ同じ程度の大きさとなって
いる。
Then, the semiconductor device 1 stored in the feeder of the mounter device MM is moved by the suction nozzle VN and mounted at a predetermined position on the printed wiring board P as shown in FIG. The suction nozzle VN provided in the mounter device MM is, as shown in FIGS.
The size is almost the same as that of the semiconductor device 1 to be mounted.

【0024】吸着ノズルVNの中心部には、半導体チッ
プCHを吸着する吸着部VN1が設けられており、吸着
ノズルVNの外周辺部近傍には、吸着領域VAが設けら
れている。
A suction portion VN1 for sucking the semiconductor chip CH is provided at the center of the suction nozzle VN, and a suction area VA is provided near the outer periphery of the suction nozzle VN.

【0025】マウンタ装置MMは、図5に示すように、
吸着ノズルVNを半導体装置1の半導体チップCHにお
ける中心部に吸着部VN1が位置するように移動させた
後、吸着ノズルVNを降下させる。
As shown in FIG. 5, the mounter device MM
After moving the suction nozzle VN so that the suction part VN1 is located at the center of the semiconductor chip CH of the semiconductor device 1, the suction nozzle VN is lowered.

【0026】吸着ノズルVNの吸着部VN1は、半導体
装置1の半導体チップCHを真空引きして吸着固定す
る。同様に、吸着領域VAは、半導体装置1のテープキ
ャリア基板2における4辺の外周部近傍を真空引きして
吸着固定する(ステップS102)。
The suction part VN1 of the suction nozzle VN evacuates and fixes the semiconductor chip CH of the semiconductor device 1 by suction. Similarly, the suction area VA is suction-fixed by evacuating the outer periphery of the four sides of the tape carrier substrate 2 of the semiconductor device 1 (step S102).

【0027】吸着ノズルVNによって吸着固定された半
導体装置1は、図6に示すように、プリント配線基板P
まで搬送され(ステップS103)、図7示すように、
プリント配線基板Pにおける所定の位置に実装され、半
導体装置1のバンプ8とプリント配線基板Pに形成され
たランドとが重合される(ステップS104)。
The semiconductor device 1 suction-fixed by the suction nozzle VN is, as shown in FIG.
(Step S103), as shown in FIG.
The bump 8 of the semiconductor device 1 is mounted on a predetermined position on the printed wiring board P, and the land formed on the printed wiring board P is overlapped (Step S104).

【0028】この時、半導体装置1は、吸着領域VAに
よって半導体装置1のテープキャリア基板2の外周部近
傍が吸着固定されるので、テープキャリア基板2の反り
が補正されながらプリント配線基板P上に実装されるこ
とになる。
At this time, the semiconductor device 1 is suction-fixed in the vicinity of the outer peripheral portion of the tape carrier substrate 2 of the semiconductor device 1 by the suction area VA, so that the warpage of the tape carrier substrate 2 is corrected while being placed on the printed wiring board P. Will be implemented.

【0029】よって、半導体装置1には、半導体チップ
CHの外周部近傍に、テープキャリア基板の平坦度を維
持するための銅あるいはニッケルなどからなる枠状の補
強材を不要にすることができる。
Therefore, in the semiconductor device 1, a frame-like reinforcing material made of copper, nickel, or the like for maintaining the flatness of the tape carrier substrate can be omitted in the vicinity of the outer peripheral portion of the semiconductor chip CH.

【0030】そして、半導体装置1などが実装されたプ
リント配線基板Pはリフローされて、図7に示すよう
に、はんだ付けが行われ(ステップS105)、プリン
ト配線基板Pに実装されることになる。
Then, the printed wiring board P on which the semiconductor device 1 and the like are mounted is reflowed and soldered as shown in FIG. 7 (step S105), and is mounted on the printed wiring board P. .

【0031】それにより、本実施の形態1によれば、半
導体装置1のテープキャリア基板2における反りを補正
し、平坦を維持しながら半導体装置1をプリント配線基
板Pに実装することができるので、半導体装置1の実装
時における製造歩留まり、ならびに接続信頼性を大幅に
向上することができる。
Thus, according to the first embodiment, the semiconductor device 1 can be mounted on the printed wiring board P while correcting the warpage of the tape carrier substrate 2 of the semiconductor device 1 and maintaining the flatness. The manufacturing yield at the time of mounting the semiconductor device 1 and the connection reliability can be greatly improved.

【0032】また、半導体装置1に、テープキャリア基
板2の平坦度を維持する補強材が不要となるので、半導
体装置1の原価コストを低減することができる。
In addition, since the semiconductor device 1 does not require a reinforcing member for maintaining the flatness of the tape carrier substrate 2, the cost of the semiconductor device 1 can be reduced.

【0033】(実施の形態2)図9は、本発明の実施の
形態2によるプリント配線基板に実装される半導体装置
の断面図、図10は、本発明の実施の形態2による半導
体装置の実装工程の説明図、図11は、図10に続く半
導体装置の実装工程の説明図、図12は、図11に続く
半導体装置の実装工程の説明図である。
(Embodiment 2) FIG. 9 is a sectional view of a semiconductor device mounted on a printed wiring board according to Embodiment 2 of the present invention, and FIG. 10 is a mounting of the semiconductor device according to Embodiment 2 of the present invention. FIG. 11 is an explanatory view of the semiconductor device mounting process following FIG. 10; FIG. 12 is an explanatory view of the semiconductor device mounting process following FIG. 11;

【0034】本実施例2においては、半導体装置1a
が、図9に示すように、表面実装パッケージの1種であ
るTCPからなっている。半導体装置1aには、テープ
状のフレキシブル配線基板であるテープキャリア基板9
が設けられている。
In the second embodiment, the semiconductor device 1a
However, as shown in FIG. 9, it is made of TCP, which is a kind of surface mount package. The semiconductor device 1a includes a tape carrier substrate 9 which is a tape-shaped flexible wiring substrate.
Is provided.

【0035】テープキャリア基板9は、たとえば、ポリ
イミドからなるフィルム10の上面にリードとなる銅箔
の配線11が繰り返し形成されたテープキャリアに半導
体チップCHが搭載された構造となっている。
The tape carrier substrate 9 has a structure in which, for example, a semiconductor chip CH is mounted on a tape carrier in which copper foil wirings 11 serving as leads are repeatedly formed on the upper surface of a film 10 made of polyimide.

【0036】この半導体チップCHの主面には電極であ
るボンディングパッドBPが配置されており、テープキ
ャリア基板9に形成された配線11の一方の先端部がイ
ンナリード11aとなってボンディングパッドBPと電
気的にそれぞれ接続されている。
A bonding pad BP, which is an electrode, is disposed on the main surface of the semiconductor chip CH. One end of the wiring 11 formed on the tape carrier substrate 9 serves as an inner lead 11a to form the bonding pad BP. Each is electrically connected.

【0037】さらに、配線11の他方の先端部はアウタ
リード(外部端子)11bとなっており、電子部品など
を実装するプリント配線基板Pに設けられたランドと電
気的に接続される。半導体チップCHおよびインナリー
ド11aは、たとえば、エポキシなどのレジン12によ
って封止されてパッケージが形成されており、パッケー
ジから突出した個々のアウタリード11bは、略クラン
ク形状に屈曲形成されている。
Further, the other end of the wiring 11 is an outer lead (external terminal) 11b, and is electrically connected to a land provided on a printed wiring board P on which electronic components and the like are mounted. The semiconductor chip CH and the inner leads 11a are sealed with a resin 12 of, for example, epoxy to form a package, and the individual outer leads 11b protruding from the package are bent in a substantially crank shape.

【0038】次に、半導体装置1aのプリント配線基板
Pへの実装技術について説明する。この半導体装置1a
の実装における各々の処理工程は、前記実施の形態1の
フローチャートと同様である。
Next, a technique for mounting the semiconductor device 1a on the printed wiring board P will be described. This semiconductor device 1a
Are the same as those in the flowchart of the first embodiment.

【0039】まず、製品となった半導体装置1aが実装
されるプリント配線基板Pのランドに、はんだペースト
HPを塗布する。このステップS201の処理におい
て、はんだペーストHPの塗布後に半導体装置1aを仮
止めするための接着材をプリント配線基板の表面に塗布
するようにしてもよい。
First, a solder paste HP is applied to the land of the printed wiring board P on which the semiconductor device 1a as a product is mounted. In the process of step S201, an adhesive for temporarily fixing the semiconductor device 1a may be applied to the surface of the printed wiring board after the application of the solder paste HP.

【0040】そして、マウンタ装置MM(図3)によっ
て半導体装置1aが、プリント配線基板Pの所定の位置
に実装される。マウンタ装置MMに設けられた吸着ノズ
ルVN(図4(a)、(b))は、前記実施の形態1と
同様の形状である。
Then, the semiconductor device 1a is mounted at a predetermined position on the printed wiring board P by the mounter device MM (FIG. 3). The suction nozzle VN (FIGS. 4A and 4B) provided in the mounter MM has the same shape as in the first embodiment.

【0041】その吸着ノズルVNにおける吸着部VN
1、吸着領域VAを、図10に示すように、半導体チッ
プCHの中心部、テープキャリア基板2における外周辺
近傍に移動させて真空引きし、半導体チップCH、なら
びにテープキャリア基板2における外周辺近傍をそれぞ
れ吸着固定する。
The suction portion VN of the suction nozzle VN
1. The suction area VA is moved to the center of the semiconductor chip CH and the vicinity of the outer periphery of the tape carrier substrate 2 as shown in FIG. Are fixed by adsorption.

【0042】吸着ノズルVNによって吸着固定された半
導体装置1aは、図11に示すように、プリント配線基
板Pまで搬送され、プリント配線基板Pにおける所定の
位置に実装され、半導体装置1aのアウタリード11b
とプリント配線基板Pに形成されたランドとが重合され
る。
As shown in FIG. 11, the semiconductor device 1a sucked and fixed by the suction nozzle VN is conveyed to the printed wiring board P, mounted at a predetermined position on the printed wiring board P, and has outer leads 11b of the semiconductor device 1a.
And the land formed on the printed wiring board P are polymerized.

【0043】この実装時において、吸着領域VAによる
吸着によって、半導体装置1のテープキャリア基板2の
外周部近傍が固定されることになるので半導体装置1a
は、テープキャリア基板2の反りを補正しながらプリン
ト配線基板P上に実装されることになる。そして、半導
体装置1aなどが実装されたプリント配線基板Pは、リ
フローされて、図12に示すように、はんだ付けが行わ
れる。
At the time of mounting, the vicinity of the outer peripheral portion of the tape carrier substrate 2 of the semiconductor device 1 is fixed by the suction by the suction region VA.
Are mounted on the printed wiring board P while correcting the warpage of the tape carrier board 2. Then, the printed wiring board P on which the semiconductor device 1a and the like are mounted is reflowed and soldered as shown in FIG.

【0044】それにより、本実施の形態によれば、吸着
ノズルVNによって、半導体装置1aのテープキャリア
基板2における反りを補正して平坦を維持しながらプリ
ント配線基板Pへ半導体装置1を確実に実装することが
できるので、半導体装置1aの実装時における製造歩留
まり、ならびに接続信頼性を大幅に向上することができ
る。
Thus, according to the present embodiment, the semiconductor device 1 is securely mounted on the printed wiring board P while maintaining the flatness by correcting the warpage of the tape carrier substrate 2 of the semiconductor device 1a by the suction nozzle VN. Therefore, the manufacturing yield and the connection reliability at the time of mounting the semiconductor device 1a can be greatly improved.

【0045】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
As described above, the invention made by the inventor has been specifically described based on the embodiments of the invention. However, the invention is not limited to the above embodiments, and various modifications may be made without departing from the gist of the invention. Needless to say, it can be changed.

【0046】前記実施の形態1,2においては、吸着ノ
ズルVNにおける吸着領域VAが、半導体装置1のテー
プキャリア基板2における4辺の外周部近傍を吸着固定
する形状であったが、この吸着領域VAの形状は、テー
プキャリア基板2の吸着時に、テープキャリア基板2に
おける反りを補正し、平坦を維持できる形状であればよ
い。
In the first and second embodiments, the suction area VA of the suction nozzle VN has a shape in which the vicinity of the outer periphery of four sides of the tape carrier substrate 2 of the semiconductor device 1 is fixed by suction. The shape of the VA may be any shape that can correct the warpage of the tape carrier substrate 2 when the tape carrier substrate 2 is attracted and maintain the flatness.

【0047】たとえば、吸着ノズルVNにおける吸着領
域VAは、図13に示すように、テープキャリア基板の
対向する2辺だけを吸着固定するような形状や、図14
に示すように、テープキャリア基板における4つのコー
ナ部を吸着固定する形状などであっても、テープキャリ
ア基板の反りを補正し、平坦を維持しながらプリント配
線基板に確実に実装することができる。
For example, as shown in FIG. 13, the suction area VA of the suction nozzle VN has a shape in which only two opposing sides of the tape carrier substrate are suction-fixed, and FIG.
As shown in (1), even if the tape carrier substrate has a shape in which the four corners are suction-fixed, it is possible to correct the warpage of the tape carrier substrate and securely mount the tape carrier substrate on the printed wiring board while maintaining the flatness.

【0048】[0048]

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed by the present application will be briefly described as follows.
It is as follows.

【0049】(1)本発明によれば、テープキャリア基
板における反りを補正し、平坦を維持しながら半導体装
置をプリント配線基板に実装することができるので接続
信頼性を大幅に向上することができる。
(1) According to the present invention, the semiconductor device can be mounted on the printed wiring board while correcting the warpage of the tape carrier substrate and maintaining the flatness, so that the connection reliability can be greatly improved. .

【0050】(2)また、本発明では、CSP半導体装
置に設けられたテープキャリア基板の平坦度を維持する
補強材が不要となるので、半導体装置の原価コストを低
減することができる。
(2) Further, in the present invention, a reinforcing material for maintaining the flatness of the tape carrier substrate provided in the CSP semiconductor device is not required, so that the cost of the semiconductor device can be reduced.

【0051】(3)さらに、本発明においては、半導体
装置の実装時における製造歩留まりを向上でき、製品の
品質を向上することができる。
(3) Further, in the present invention, the production yield at the time of mounting the semiconductor device can be improved, and the quality of the product can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1によるプリント配線基板
に実装される半導体装置の断面図である。
FIG. 1 is a sectional view of a semiconductor device mounted on a printed wiring board according to a first embodiment of the present invention.

【図2】本発明の実施の形態1によるプリント配線基板
に実装される半導体装置の平面図である。
FIG. 2 is a plan view of the semiconductor device mounted on the printed wiring board according to the first embodiment of the present invention;

【図3】本発明の実施の形態1によるマウンタ装置の構
成説明図である。
FIG. 3 is a configuration explanatory diagram of the mounter device according to the first embodiment of the present invention.

【図4】(a)は、本発明の実施の形態1によるマウン
タ装置に設けられた吸着ノズルの外観斜視図、(b)
は、その吸着ノズルの平面図である。
FIG. 4A is an external perspective view of a suction nozzle provided in the mounter device according to Embodiment 1 of the present invention, and FIG.
FIG. 3 is a plan view of the suction nozzle.

【図5】本発明の実施の形態1による半導体装置の実装
工程の説明図である。
FIG. 5 is an explanatory diagram of a mounting step of the semiconductor device according to the first embodiment of the present invention;

【図6】図5に続く半導体装置の実装工程の説明図であ
る。
FIG. 6 is an explanatory view of the mounting step of the semiconductor device following FIG. 5;

【図7】図6に続く半導体装置の実装工程の説明図であ
る。
FIG. 7 is an explanatory diagram of the mounting step of the semiconductor device following FIG. 6;

【図8】本発明の実施の形態1による半導体装置の実装
工程のフローチャートである。
FIG. 8 is a flowchart of a mounting process of the semiconductor device according to the first embodiment of the present invention;

【図9】本発明の実施の形態2によるプリント配線基板
に実装される半導体装置の断面図である。
FIG. 9 is a sectional view of a semiconductor device mounted on a printed wiring board according to Embodiment 2 of the present invention;

【図10】本発明の実施の形態2による半導体装置の実
装工程の説明図である。
FIG. 10 is an explanatory diagram of a mounting step of the semiconductor device according to the second embodiment of the present invention;

【図11】図10に続く半導体装置の実装工程の説明図
である。
FIG. 11 is an explanatory view of the mounting step of the semiconductor device following FIG. 10;

【図12】図11に続く半導体装置の実装工程の説明図
である。
FIG. 12 is an explanatory diagram of the mounting step of the semiconductor device following FIG. 11;

【図13】本発明の他の実施の形態によるマウンタ装置
に設けられた吸着ノズルの一例を示す平面図である。
FIG. 13 is a plan view showing an example of a suction nozzle provided in a mounter device according to another embodiment of the present invention.

【図14】本発明の他の実施の形態によるマウンタ装置
に設けられた吸着ノズルの他の例を示す平面図である。
FIG. 14 is a plan view showing another example of a suction nozzle provided in a mounter device according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1,1a 半導体装置 2 テープキャリア基板 2a 絶縁テープフィルム 3 配線リード 3a インナリード 4 デバイスホール 5 レジン 6 基板電極 7 ソルダーレジスト 8 バンプ(外部端子) 9 テープキャリア基板 10 フィルム 11 配線 11a インナリード 11b アウタリード(外部端子) 12 レジン MM マウンタ装置 VN 吸着ノズル VN1 吸着部 VA 吸着領域 CH 半導体チップ BP ボンディングパッド P プリント配線基板 HP はんだペースト DESCRIPTION OF SYMBOLS 1, 1a Semiconductor device 2 Tape carrier board 2a Insulation tape film 3 Wiring lead 3a Inner lead 4 Device hole 5 Resin 6 Board electrode 7 Solder resist 8 Bump (external terminal) 9 Tape carrier board 10 Film 11 Wiring 11a Inner lead 11b Outer lead ( External terminals) 12 Resin MM Mounter device VN suction nozzle VN1 suction part VA suction area CH semiconductor chip BP bonding pad P printed wiring board HP solder paste

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E313 AA03 AA11 AA12 CC03 EE24 EE50 5E319 AA03 AC01 BB05 CC48 GG15 GG20  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E313 AA03 AA11 AA12 CC03 EE24 EE50 5E319 AA03 AC01 BB05 CC48 GG15 GG20

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 テープキャリア基板の表面に半導体チッ
プが搭載された半導体装置を準備する工程と、 実装される前記半導体装置の外部端子に対応する電極部
にはんだペーストが塗布されたプリント配線基板を準備
する工程と、 前記半導体チップの中央部、および前記テープキャリア
基板における4つのコーナ部を吸着固定して前記テープ
キャリア基板の反りを補正し、平坦度を維持しながら前
記半導体装置を搬送し、前記プリント配線基板に実装す
る工程と、 前記半導体装置が実装されたプリント配線基板をリフロ
ーし、はんだ付けする工程とを有したことを特徴とする
半導体装置の実装方法。
A step of preparing a semiconductor device having a semiconductor chip mounted on a surface of a tape carrier substrate; and a step of preparing a printed wiring board having solder paste applied to electrode portions corresponding to external terminals of the semiconductor device to be mounted. Preparing, correcting the warpage of the tape carrier substrate by suction-fixing the four corners of the center portion of the semiconductor chip and the tape carrier substrate, and transporting the semiconductor device while maintaining flatness; A method of mounting a semiconductor device, comprising: a step of mounting on the printed wiring board; and a step of reflowing and soldering the printed wiring board on which the semiconductor device is mounted.
【請求項2】 テープキャリア基板の表面に半導体チッ
プが搭載された半導体装置を準備する工程と、 実装される前記半導体装置の外部端子に対応する電極部
にはんだペーストが塗布されたプリント配線基板を準備
する工程と、 前記半導体チップの中央部、ならびに前記テープキャリ
ア基板における少なくとも対向する2辺の周辺部を吸着
固定して前記テープキャリア基板の反りを補正し、平坦
度を維持しながら前記半導体装置を搬送し、前記プリン
ト配線基板に実装する工程と、 前記半導体装置が実装されたプリント配線基板をリフロ
ーし、はんだ付けする工程とを有したことを特徴とする
半導体装置の実装方法。
2. A step of preparing a semiconductor device having a semiconductor chip mounted on a surface of a tape carrier substrate, and a step of preparing a printed wiring board having a solder paste applied to electrode portions corresponding to external terminals of the semiconductor device to be mounted. A step of preparing; and correcting the warpage of the tape carrier substrate by suction-fixing a central portion of the semiconductor chip and a peripheral portion of at least two opposite sides of the tape carrier substrate, and maintaining the flatness. And mounting the semiconductor device on the printed wiring board; and reflowing and soldering the printed wiring board on which the semiconductor device is mounted.
【請求項3】 テープキャリア基板の表面に半導体チッ
プが搭載された半導体装置を準備する工程と、 実装される前記半導体装置の外部端子に対応する電極部
にはんだペーストが塗布されたプリント配線基板を準備
する工程と、 前記半導体チップの中央部、ならびに前記テープキャリ
ア基板における4辺を吸着固定して前記テープキャリア
基板の反りを補正し、平坦度を維持しながら前記半導体
装置を搬送し、前記プリント配線基板に実装する工程
と、 前記半導体装置が実装されたプリント配線基板をリフロ
ーし、はんだ付けする工程とを有したことを特徴とする
半導体装置の実装方法。
A step of preparing a semiconductor device having a semiconductor chip mounted on a surface of a tape carrier substrate; and a step of preparing a printed wiring board having solder paste applied to electrode portions corresponding to external terminals of the semiconductor device to be mounted. Preparing, correcting the warpage of the tape carrier substrate by suction-fixing the central portion of the semiconductor chip, and four sides of the tape carrier substrate, transporting the semiconductor device while maintaining flatness, and performing the printing. A method of mounting a semiconductor device, comprising: a step of mounting on a wiring board; and a step of reflowing and soldering a printed wiring board on which the semiconductor device is mounted.
JP30405999A 1999-10-26 1999-10-26 Method for mounting semiconductor device Pending JP2001127496A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30405999A JP2001127496A (en) 1999-10-26 1999-10-26 Method for mounting semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30405999A JP2001127496A (en) 1999-10-26 1999-10-26 Method for mounting semiconductor device

Publications (1)

Publication Number Publication Date
JP2001127496A true JP2001127496A (en) 2001-05-11

Family

ID=17928551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30405999A Pending JP2001127496A (en) 1999-10-26 1999-10-26 Method for mounting semiconductor device

Country Status (1)

Country Link
JP (1) JP2001127496A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744147B1 (en) 2006-08-22 2007-08-01 삼성전자주식회사 Semiconductor chip pickup assembly and method of attaching semiconductor chip
KR100914979B1 (en) * 2007-10-10 2009-09-04 주식회사 하이닉스반도체 Apparatus for picking up semiconductor package
JP2011100774A (en) * 2009-11-04 2011-05-19 Denso Corp Method of manufacturing semiconductor device
JP2019071337A (en) * 2017-10-06 2019-05-09 株式会社Fuji Suction nozzle and component mounting machine

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744147B1 (en) 2006-08-22 2007-08-01 삼성전자주식회사 Semiconductor chip pickup assembly and method of attaching semiconductor chip
KR100914979B1 (en) * 2007-10-10 2009-09-04 주식회사 하이닉스반도체 Apparatus for picking up semiconductor package
JP2011100774A (en) * 2009-11-04 2011-05-19 Denso Corp Method of manufacturing semiconductor device
JP2019071337A (en) * 2017-10-06 2019-05-09 株式会社Fuji Suction nozzle and component mounting machine

Similar Documents

Publication Publication Date Title
US6677670B2 (en) Semiconductor device
JP2814966B2 (en) Semiconductor device
US6133064A (en) Flip chip ball grid array package with laminated substrate
US6736306B2 (en) Semiconductor chip package comprising enhanced pads
US7446398B2 (en) Bump pattern design for flip chip semiconductor package
JPH06244242A (en) Packaging method of semiconductor chip
KR20010066907A (en) Semiconductor device, method of manufacturing the semiconductor device and method of stacking the semiconductor devices
JP2003133518A (en) Semiconductor module
US6849955B2 (en) High density integrated circuit packages and method for the same
JP4339309B2 (en) Semiconductor device
JP2000031327A (en) Semiconductor device and its manufacture
JP3612155B2 (en) Semiconductor device and lead frame for semiconductor device
JP4650269B2 (en) Manufacturing method of stacked semiconductor device
JP2001127496A (en) Method for mounting semiconductor device
JP3847602B2 (en) Stacked semiconductor device, method for manufacturing the same, motherboard mounted with semiconductor device, and method for manufacturing motherboard mounted with semiconductor device
JP2768315B2 (en) Semiconductor device
JP3214479B2 (en) Semiconductor structure and electronic component mounting method
JP3713123B2 (en) Semiconductor device and manufacturing method thereof
US20080272480A1 (en) Land grid array semiconductor package
KR20130073515A (en) Semiconductor package and method of manufacturing semiconductor package
WO2023246418A1 (en) Circuit board assembly, electronic apparatus, and method for manufacturing circuit board assembly
JP2008311347A (en) Semiconductor module and its manufacturing method
TW434757B (en) Method for forming a ball grid array connection
JP2002261195A (en) Method for forming semiconductor device and equipment for mounting ball
JP5024249B2 (en) Manufacturing method of semiconductor device