JPH05251500A - 半導体チップ実装方法 - Google Patents
半導体チップ実装方法Info
- Publication number
- JPH05251500A JPH05251500A JP25404491A JP25404491A JPH05251500A JP H05251500 A JPH05251500 A JP H05251500A JP 25404491 A JP25404491 A JP 25404491A JP 25404491 A JP25404491 A JP 25404491A JP H05251500 A JPH05251500 A JP H05251500A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- semiconductor chip
- tape
- leads
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ＴＡＢリードの導体パターン幅を狭くするこ
となく、実効パターン間隙を広くし、しかも実装面積を
増大することなく、高速動作でのクロストークノイズを
軽減する。 【構成】 半導体ベアチップと該半導体ベアチップを搭
載した基板上の導体とをＴＡＢテープを用いて接続する
半導体チップ実装方法において、ＴＡＢテープフィルム
１８のボンディング部における半導体チップ側ＴＡＢテ
ープ接続バンプ１２、回路基板側接続バンプ１６に段差
を形成し、ＴＡＢテープフィルム１８に固着されるＴＡ
Ｂリード１３を段差を持たせ、千鳥状に配置して前記バ
ンプに接続し、ＴＡＢリード１３の幅を変えることなく
ＴＡＢリード１３間の間隙を増加させる。
となく、実効パターン間隙を広くし、しかも実装面積を
増大することなく、高速動作でのクロストークノイズを
軽減する。 【構成】 半導体ベアチップと該半導体ベアチップを搭
載した基板上の導体とをＴＡＢテープを用いて接続する
半導体チップ実装方法において、ＴＡＢテープフィルム
１８のボンディング部における半導体チップ側ＴＡＢテ
ープ接続バンプ１２、回路基板側接続バンプ１６に段差
を形成し、ＴＡＢテープフィルム１８に固着されるＴＡ
Ｂリード１３を段差を持たせ、千鳥状に配置して前記バ
ンプに接続し、ＴＡＢリード１３の幅を変えることなく
ＴＡＢリード１３間の間隙を増加させる。
Description
【０００１】
【産業上の利用分野】本発明は、ＴＡＢテープを用いて
半導体チップと搭載基板とを電気的に接続する方法に関
するものである。
半導体チップと搭載基板とを電気的に接続する方法に関
するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、ＴＡＢ技術入門 畑田賢造著、工業調査会、１
９９０年１月２５日発行に記載されるものがあった。図
５はかかる従来のＴＡＢテープを用いた半導体チップの
搭載状態を示す平面図である。
例えば、ＴＡＢ技術入門 畑田賢造著、工業調査会、１
９９０年１月２５日発行に記載されるものがあった。図
５はかかる従来のＴＡＢテープを用いた半導体チップの
搭載状態を示す平面図である。
【０００３】図中、１は半導体チップ、２はＴＡＢリー
ド（導体）、３はテープフィルム、４はアウターリー
ド、５はテストパッド、６はアウターリードウィンド
ウ、７はインナーリードウィンドウ、８はインナーリー
ド（半導体チップ側接続部）である。ここで、高周波回
路用として、図５に示すようなＴＡＢテープを用いて半
導体チップを実装する場合、ＴＡＢリード（導体）のク
ロストークノイズ量が知命的な問題となる。
ド（導体）、３はテープフィルム、４はアウターリー
ド、５はテストパッド、６はアウターリードウィンド
ウ、７はインナーリードウィンドウ、８はインナーリー
ド（半導体チップ側接続部）である。ここで、高周波回
路用として、図５に示すようなＴＡＢテープを用いて半
導体チップを実装する場合、ＴＡＢリード（導体）のク
ロストークノイズ量が知命的な問題となる。
【０００４】このクロストークノイズの軽減を図るため
に、従来方式は、図５に示すように、ＴＡＢリード２の
導体パターン幅を狭めることにより、導体パターンの間
隙を拡大したり、アウターリード部の接続ピッチを拡げ
て、ＴＡＢリードの導体パターンピッチを拡大するなど
の方法をとるようにしていた。
に、従来方式は、図５に示すように、ＴＡＢリード２の
導体パターン幅を狭めることにより、導体パターンの間
隙を拡大したり、アウターリード部の接続ピッチを拡げ
て、ＴＡＢリードの導体パターンピッチを拡大するなど
の方法をとるようにしていた。
【０００５】
【発明が解決しようとする課題】しかしながら、これら
の方法では、ＴＡＢリード２の導体パターンが狭くなる
ことやアウター接続部のピッチ拡大によるリード長が長
くなることから、いずれも高速動作性への悪影響が問題
となる。また、後者の方法では、リード長が長くなるた
め、実装面積が拡大するという問題も発生する。
の方法では、ＴＡＢリード２の導体パターンが狭くなる
ことやアウター接続部のピッチ拡大によるリード長が長
くなることから、いずれも高速動作性への悪影響が問題
となる。また、後者の方法では、リード長が長くなるた
め、実装面積が拡大するという問題も発生する。
【０００６】本発明は、上記問題点を除去し、ＴＡＢリ
ードの導体パターン幅を狭くすることなく、実効パター
ン間隙を広くし、しかも実装面積を増大することなく、
高速動作でのクロストークノイズを軽減し得る半導体チ
ップ実装方法を提供することを目的とする。
ードの導体パターン幅を狭くすることなく、実効パター
ン間隙を広くし、しかも実装面積を増大することなく、
高速動作でのクロストークノイズを軽減し得る半導体チ
ップ実装方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記問題点を
解決するために、半導体ベアチップと該半導体ベアチッ
プを搭載した基板上の導体とをＴＡＢテープを用いて接
続する半導体チップ実装方法において、前記ＴＡＢテー
プのボンディング部におけるバンプもしくは基板に段差
を形成し、前記ＴＡＢテープに固着されるＴＡＢリード
を段差を持たせ千鳥状に配置して前記バンプもしくは基
板に接続し、前記ＴＡＢリードの幅を変えることなく該
ＴＡＢリード間の間隙を増加させるようにしたものであ
る。
解決するために、半導体ベアチップと該半導体ベアチッ
プを搭載した基板上の導体とをＴＡＢテープを用いて接
続する半導体チップ実装方法において、前記ＴＡＢテー
プのボンディング部におけるバンプもしくは基板に段差
を形成し、前記ＴＡＢテープに固着されるＴＡＢリード
を段差を持たせ千鳥状に配置して前記バンプもしくは基
板に接続し、前記ＴＡＢリードの幅を変えることなく該
ＴＡＢリード間の間隙を増加させるようにしたものであ
る。
【０００８】また、前記ＴＡＢテープのボンディング部
におけるバンプもしくは基板にパッドを形成し、前記Ｔ
ＡＢテープの下面と上面に交互に前記ＴＡＢリードを配
置して前記バンプもしくは基板に接続し、前記ＴＡＢリ
ードの幅を変えることなく該ＴＡＢリード間の間隙を増
加させるようにしたものである。
におけるバンプもしくは基板にパッドを形成し、前記Ｔ
ＡＢテープの下面と上面に交互に前記ＴＡＢリードを配
置して前記バンプもしくは基板に接続し、前記ＴＡＢリ
ードの幅を変えることなく該ＴＡＢリード間の間隙を増
加させるようにしたものである。
【０００９】
【作用】本発明によれば、ＴＡＢテープを用いた半導体
チップの実装方法において、インナー側からアウター側
に至るまでのＴＡＢリードの水平ピッチが一定なＴＡＢ
テープを用い、ＴＡＢリード（導体）を上下に段差を持
たせて配置することにより、リード長の拡張や実装面積
の拡大を伴うことがなく、三次元的にＴＡＢリード間の
間隙が広くなるように配置することができる。
チップの実装方法において、インナー側からアウター側
に至るまでのＴＡＢリードの水平ピッチが一定なＴＡＢ
テープを用い、ＴＡＢリード（導体）を上下に段差を持
たせて配置することにより、リード長の拡張や実装面積
の拡大を伴うことがなく、三次元的にＴＡＢリード間の
間隙が広くなるように配置することができる。
【００１０】したがって、実装面積を増加することな
く、クロストークノイズを軽減することができる。
く、クロストークノイズを軽減することができる。
【００１１】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の第１の実施例を
示す半導体チップをＴＡＢテープ実装した状態を示す部
分斜視図である。図中、１０は半導体チップ、１１は半
導体チップ側接続パッド、１２は半導体チップ側ＴＡＢ
テープ接続バンプ、１３はＴＡＢリード（導体）、１４
は回路基板、１５は回路基板側接続パッド、１６は回路
基板側ＴＡＢテープ接続バンプ、１８はテープフィルム
である。
ながら詳細に説明する。図１は本発明の第１の実施例を
示す半導体チップをＴＡＢテープ実装した状態を示す部
分斜視図である。図中、１０は半導体チップ、１１は半
導体チップ側接続パッド、１２は半導体チップ側ＴＡＢ
テープ接続バンプ、１３はＴＡＢリード（導体）、１４
は回路基板、１５は回路基板側接続パッド、１６は回路
基板側ＴＡＢテープ接続バンプ、１８はテープフィルム
である。
【００１２】この図に示すように、この実施例において
は、２種類の高さの異なる接続部（バンプ）、つまり、
半導体チップ側ＴＡＢテープ接続バンプ１２と回路基板
側ＴＡＢテープ接続バンプ１６とを交互に配置し、その
上部にＴＡＢリード１３を具備するテープフィルム１８
を配置して、空間的に千鳥配線を行なうようにしてい
る。
は、２種類の高さの異なる接続部（バンプ）、つまり、
半導体チップ側ＴＡＢテープ接続バンプ１２と回路基板
側ＴＡＢテープ接続バンプ１６とを交互に配置し、その
上部にＴＡＢリード１３を具備するテープフィルム１８
を配置して、空間的に千鳥配線を行なうようにしてい
る。
【００１３】図２は本発明の第２の実施例を示す半導体
チップをＴＡＢテープ実装した状態を示す部分斜視図で
ある。図中、２０は半導体チップ、２１は半導体チップ
側接続パッド、２２は半導体チップ側ＴＡＢテープ接続
バンプ、２３はＴＡＢリード、２４は回路基板、２５は
回路基板側接続パッド、２８はテープフィルムである。
チップをＴＡＢテープ実装した状態を示す部分斜視図で
ある。図中、２０は半導体チップ、２１は半導体チップ
側接続パッド、２２は半導体チップ側ＴＡＢテープ接続
バンプ、２３はＴＡＢリード、２４は回路基板、２５は
回路基板側接続パッド、２８はテープフィルムである。
【００１４】この図に示すように、この実施例において
は、ＴＡＢリード２３を、回路基板側接続部においてキ
ャビティ状に段差を設けた回路基板側接続パッド２５
に、半導体チップ側ＴＡＢテープ接続バンプ２２は、２
種類の高さの異なる接続部が交互に配置されたバンプ２
２にそれぞれ接続し、その上部にＴＡＢリード２３を具
備するテープフィルム２８を配置して、空間千鳥配線を
行なうようにしている。
は、ＴＡＢリード２３を、回路基板側接続部においてキ
ャビティ状に段差を設けた回路基板側接続パッド２５
に、半導体チップ側ＴＡＢテープ接続バンプ２２は、２
種類の高さの異なる接続部が交互に配置されたバンプ２
２にそれぞれ接続し、その上部にＴＡＢリード２３を具
備するテープフィルム２８を配置して、空間千鳥配線を
行なうようにしている。
【００１５】図３は本発明の第３の実施例を示す半導体
チップをＴＡＢテープ実装した状態を示す部分斜視図で
ある。図中、３０は半導体チップ、３１は半導体チップ
側接続パッド、３２は半導体チップ側ＴＡＢテープ接続
バンプ、３３は第１のＴＡＢリード、３４は回路基板、
３５は回路基板側接続パッド、３８はテープフィルム、
３９は第２のＴＡＢリードである。
チップをＴＡＢテープ実装した状態を示す部分斜視図で
ある。図中、３０は半導体チップ、３１は半導体チップ
側接続パッド、３２は半導体チップ側ＴＡＢテープ接続
バンプ、３３は第１のＴＡＢリード、３４は回路基板、
３５は回路基板側接続パッド、３８はテープフィルム、
３９は第２のＴＡＢリードである。
【００１６】この図に示すように、この実施例において
は、ＴＡＢテープ接続部を平面とし、第１のＴＡＢリー
ド３３を隣をあけて配線後、その上部にテープフィルム
３８を配置して、その上に前記あけられた箇所を接続す
る第２のＴＡＢリード３９をＴＡＢフィルム３８に固定
する。即ち、接続部間を空間千鳥構造に成型したＴＡＢ
テープを用いるようにしている。
は、ＴＡＢテープ接続部を平面とし、第１のＴＡＢリー
ド３３を隣をあけて配線後、その上部にテープフィルム
３８を配置して、その上に前記あけられた箇所を接続す
る第２のＴＡＢリード３９をＴＡＢフィルム３８に固定
する。即ち、接続部間を空間千鳥構造に成型したＴＡＢ
テープを用いるようにしている。
【００１７】このように構成することにより、ボンディ
ング部間は接近するが、導体の経路においては、実効的
な導体間隙を広くとることができ、クロストークノイズ
を軽減することができる。以下、本発明によるＴＡＢテ
ープ実装方法、所謂三次元千鳥ＴＡＢ実装方法による半
導体チップ実装について説明する。
ング部間は接近するが、導体の経路においては、実効的
な導体間隙を広くとることができ、クロストークノイズ
を軽減することができる。以下、本発明によるＴＡＢテ
ープ実装方法、所謂三次元千鳥ＴＡＢ実装方法による半
導体チップ実装について説明する。
【００１８】図１においては、個別分割する以前のウエ
ハ状態の半導体チップ１０において、ワイヤボンダを用
いてＴＡＢテープ接続用のバンプ１２を半導体チップ１
０の接続パッドに形成する。この際、形成するバンプの
高さを１個おきに段違いに形成する。また、段違いバン
プの形成方法として、一度形成したバンプ１個おきに更
にバンプをボンディングする。そして、その半導体チッ
プ１０をウエハから分割・分離し、予め接続部を千鳥状
に成型したＴＡＢリード１３をシングルＴＡＢボンディ
ング法にてバンプ毎に接続する。最後に、半導体チップ
側と同様に、ワイヤボンダを用いて、半導体チップを搭
載する回路基板１４の接続パッド１５に、ＴＡＢテープ
接続用の段違い千鳥状バンプ１６を形成し、半導体チッ
プ１０を接着材で回路基板１４に固定した後、ＴＡＢテ
ープ接続部と回路基板側バンプをシングルＴＡＢボンデ
ィング法にて接続し完了する。
ハ状態の半導体チップ１０において、ワイヤボンダを用
いてＴＡＢテープ接続用のバンプ１２を半導体チップ１
０の接続パッドに形成する。この際、形成するバンプの
高さを１個おきに段違いに形成する。また、段違いバン
プの形成方法として、一度形成したバンプ１個おきに更
にバンプをボンディングする。そして、その半導体チッ
プ１０をウエハから分割・分離し、予め接続部を千鳥状
に成型したＴＡＢリード１３をシングルＴＡＢボンディ
ング法にてバンプ毎に接続する。最後に、半導体チップ
側と同様に、ワイヤボンダを用いて、半導体チップを搭
載する回路基板１４の接続パッド１５に、ＴＡＢテープ
接続用の段違い千鳥状バンプ１６を形成し、半導体チッ
プ１０を接着材で回路基板１４に固定した後、ＴＡＢテ
ープ接続部と回路基板側バンプをシングルＴＡＢボンデ
ィング法にて接続し完了する。
【００１９】図２においては、図１の方式と同様の手順
で半導体チップ２０の接続パッド２１にワイヤボンダを
用いて形成した接続バンプ２２に、予め千鳥状態に形成
したＴＡＢリード２３を固定するＴＡＢテープ２８を接
続し、多層基板により接続パッド２５を段違いのキャビ
ティ状に形成した回路基板２４に導電性接着材または半
田で接続し、シングルＴＡＢボンディング法にて回路基
板側接続部にＴＡＢテープを接続する。
で半導体チップ２０の接続パッド２１にワイヤボンダを
用いて形成した接続バンプ２２に、予め千鳥状態に形成
したＴＡＢリード２３を固定するＴＡＢテープ２８を接
続し、多層基板により接続パッド２５を段違いのキャビ
ティ状に形成した回路基板２４に導電性接着材または半
田で接続し、シングルＴＡＢボンディング法にて回路基
板側接続部にＴＡＢテープを接続する。
【００２０】図３においては、ワイヤボンダを用いて半
導体チップ３０の接続パッド３１に形成した半導体チッ
プ側ＴＡＢテープ接続バンプ３２にＴＡＢリード３３，
３９を、予め千鳥状に形成したＴＡＢテープフィルム３
８をシングルＴＡＢボンディング法または、一括ＴＡＢ
ボンディング法にて接続し、接着材にて回路基板３４に
固定した後、回路基板側接続パッド３５にシングルＴＡ
Ｂボンディング法または一括ＴＡＢボンディング法にて
接続する。
導体チップ３０の接続パッド３１に形成した半導体チッ
プ側ＴＡＢテープ接続バンプ３２にＴＡＢリード３３，
３９を、予め千鳥状に形成したＴＡＢテープフィルム３
８をシングルＴＡＢボンディング法または、一括ＴＡＢ
ボンディング法にて接続し、接着材にて回路基板３４に
固定した後、回路基板側接続パッド３５にシングルＴＡ
Ｂボンディング法または一括ＴＡＢボンディング法にて
接続する。
【００２１】以上３つの方法により、図４に示すＴＡＢ
テープ導体断面構造により、水平ピッチを変えることな
く、図４（ａ）に示す従来テープの実効的なＴＡＢリー
ド（導体）間隙Ｇ1 より、本発明の図４（ｂ）に示す本
発明テープの実効的な導体間隙Ｇ2 の方がＴＡＢリード
（導体）間隙を広くとることができるため、クロストー
クノイズを軽減することができる。なお、Ｐ1 はＴＡＢ
リード（導体）の水平ピッチを示している。
テープ導体断面構造により、水平ピッチを変えることな
く、図４（ａ）に示す従来テープの実効的なＴＡＢリー
ド（導体）間隙Ｇ1 より、本発明の図４（ｂ）に示す本
発明テープの実効的な導体間隙Ｇ2 の方がＴＡＢリード
（導体）間隙を広くとることができるため、クロストー
クノイズを軽減することができる。なお、Ｐ1 はＴＡＢ
リード（導体）の水平ピッチを示している。
【００２２】換言すれば、従来の実効的なＴＡＢリード
（導体）間隙Ｇ1 と本発明テープの実効的なＴＡＢリー
ド（導体）間隙Ｇ2 とを等しくするとＴＡＢリード（導
体）の幅を変えることなく導体数を増加させることがで
きる。なお、本発明は上記実施例に限定されるものでは
なく、本発明の趣旨に基づいて種々の変形が可能であ
り、これらを本発明の範囲から排除するものではない。
（導体）間隙Ｇ1 と本発明テープの実効的なＴＡＢリー
ド（導体）間隙Ｇ2 とを等しくするとＴＡＢリード（導
体）の幅を変えることなく導体数を増加させることがで
きる。なお、本発明は上記実施例に限定されるものでは
なく、本発明の趣旨に基づいて種々の変形が可能であ
り、これらを本発明の範囲から排除するものではない。
【００２３】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、ＴＡＢリード（導体）の水平ピッチの拡大やパ
ターン幅を縮小することなく、実効的なＴＡＢリード
（導体）の間隙を広くすることができるため、実装面積
を増加することなく、クロストークノイズを軽減するこ
とができる。
よれば、ＴＡＢリード（導体）の水平ピッチの拡大やパ
ターン幅を縮小することなく、実効的なＴＡＢリード
（導体）の間隙を広くすることができるため、実装面積
を増加することなく、クロストークノイズを軽減するこ
とができる。
【００２４】また、実効的なＴＡＢリード（導体）の間
隙を従来のものと等しくする場合には、ＴＡＢリード
（導体）の幅を変えることなく、そのＴＡＢリード（導
体）数を増加させることができ、実装密度を高めること
ができる。
隙を従来のものと等しくする場合には、ＴＡＢリード
（導体）の幅を変えることなく、そのＴＡＢリード（導
体）数を増加させることができ、実装密度を高めること
ができる。
【図１】本発明の第１の実施例を示す半導体チップをＴ
ＡＢテープ実装した状態を示す部分斜視図である。
ＡＢテープ実装した状態を示す部分斜視図である。
【図２】本発明の第２の実施例を示す半導体チップをＴ
ＡＢテープ実装した状態を示す部分斜視図である。
ＡＢテープ実装した状態を示す部分斜視図である。
【図３】本発明の第３の実施例を示す半導体チップをＴ
ＡＢテープ実装した状態を示す部分斜視図である。
ＡＢテープ実装した状態を示す部分斜視図である。
【図４】従来のＴＡＢリード（導体）の配置と本発明の
ＴＡＢリード（導体）の配置とを示す概念図である。
ＴＡＢリード（導体）の配置とを示す概念図である。
【図５】従来の半導体チップをＴＡＢテープ実装した状
態を示す平面図である。
態を示す平面図である。
【符号の説明】 １０，２０，３０ 半導体チップ １１，２１，３１ 半導体チップ側接続パッド １２，２２，３２ 半導体チップ側ＴＡＢテープ接続
バンプ １３，２３，３３，３９ ＴＡＢリード（導体） １４，２４，３４ 回路基板 １５，２５，３５ 回路基板側接続パッド １６ 回路基板側ＴＡＢテープ接続バンプ １８，２８，３８ テープフィルム
バンプ １３，２３，３３，３９ ＴＡＢリード（導体） １４，２４，３４ 回路基板 １５，２５，３５ 回路基板側接続パッド １６ 回路基板側ＴＡＢテープ接続バンプ １８，２８，３８ テープフィルム
Claims (2)
- 【請求項１】 半導体ベアチップと該半導体ベアチップ
を搭載した基板上の導体とをＴＡＢテープを用いて接続
する半導体チップ実装方法において、 （ａ）前記ＴＡＢテープのボンディング部におけるバン
プもしくは基板に段差を形成し、 （ｂ）前記ＴＡＢテープに固着されるＴＡＢリードを段
差を持たせ千鳥状に配置して前記バンプもしくは基板に
接続し、 （ｃ）前記ＴＡＢリードの幅を変えることなく該ＴＡＢ
リード間の間隙を増加させることを特徴とする半導体チ
ップ実装方法。 - 【請求項２】 半導体ベアチップと該半導体ベアチップ
を搭載した基板上の導体とをＴＡＢテープを用いて接続
する半導体チップ実装方法において、 （ａ）前記ＴＡＢテープのボンディング部におけるバン
プもしくは基板にパッドを形成し、 （ｂ）前記ＴＡＢテープの下面と上面に交互に前記ＴＡ
Ｂリードを配置して前記バンプもしくは基板のパッドに
接続し、 （ｃ）前記ＴＡＢリードの幅を変えることなく該ＴＡＢ
リード間の間隙を増加させることを特徴とする半導体チ
ップ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25404491A JPH05251500A (ja) | 1991-10-02 | 1991-10-02 | 半導体チップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25404491A JPH05251500A (ja) | 1991-10-02 | 1991-10-02 | 半導体チップ実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251500A true JPH05251500A (ja) | 1993-09-28 |
Family
ID=17259457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25404491A Withdrawn JPH05251500A (ja) | 1991-10-02 | 1991-10-02 | 半導体チップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251500A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8106309B2 (en) | 2007-12-11 | 2012-01-31 | Samsung Electronics Co., Ltd. | Flexible printed circuit, display device including the same, and manufacturing method thereof |
-
1991
- 1991-10-02 JP JP25404491A patent/JPH05251500A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8106309B2 (en) | 2007-12-11 | 2012-01-31 | Samsung Electronics Co., Ltd. | Flexible printed circuit, display device including the same, and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5159434A (en) | Semiconductor device having a particular chip pad structure | |
| AU610249B2 (en) | Customizable circuitry | |
| US4754371A (en) | Large scale integrated circuit package | |
| US4446477A (en) | Multichip thin film module | |
| US5165166A (en) | Method of making a customizable circuitry | |
| JP4592122B2 (ja) | パッケージ層の数を削減したフリップチップ・パッケージ | |
| US5765280A (en) | Method for making a carrier based IC packaging arrangement | |
| US4949224A (en) | Structure for mounting a semiconductor device | |
| US5643830A (en) | Process for manufacturing off-axis power branches for interior bond pad arrangements | |
| US5849608A (en) | Semiconductor chip package | |
| US5491364A (en) | Reduced stress terminal pattern for integrated circuit devices and packages | |
| EP0226433B1 (en) | High density printed wiring board | |
| US6215184B1 (en) | Optimized circuit design layout for high performance ball grid array packages | |
| GB2307336A (en) | Integrated circuit package | |
| JP3113005B2 (ja) | キャリアのない集積回路パッケージ | |
| US5453583A (en) | Interior bond pad arrangements for alleviating thermal stresses | |
| KR950014677B1 (ko) | Ic 실장장치 | |
| JPH05251500A (ja) | 半導体チップ実装方法 | |
| JP2000299433A (ja) | 積層型パッケージフレーム | |
| JPH05160215A (ja) | 半導体装置用評価装置 | |
| JPS62202532A (ja) | 半導体装置 | |
| KR100639947B1 (ko) | 인쇄회로기판과 그 제조 방법 | |
| JPH09260413A (ja) | 半導体装置およびその製造方法 | |
| JPH1093009A (ja) | 半導体チップモジュール、マルチチップモジュールおよび電子機器 | |
| JPH04124844A (ja) | 半導体装置のボンディングパッド電極の構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |