JPH052504A - Dummy fault display system - Google Patents

Dummy fault display system

Info

Publication number
JPH052504A
JPH052504A JP3152724A JP15272491A JPH052504A JP H052504 A JPH052504 A JP H052504A JP 3152724 A JP3152724 A JP 3152724A JP 15272491 A JP15272491 A JP 15272491A JP H052504 A JPH052504 A JP H052504A
Authority
JP
Japan
Prior art keywords
pseudo
fault
log
flag
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3152724A
Other languages
Japanese (ja)
Other versions
JP2765276B2 (en
Inventor
Koji Saito
康治 斉藤
Yasuhiro Igawa
康宏 井川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3152724A priority Critical patent/JP2765276B2/en
Publication of JPH052504A publication Critical patent/JPH052504A/en
Application granted granted Critical
Publication of JP2765276B2 publication Critical patent/JP2765276B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To add a message indicating the existence of a fault generated by a false fault to a fault log and to make it possible to specify whether the leg due to the dummy fault is to be sampled or not. CONSTITUTION:This dummy fault display system is constituted of a fault detecting circuit 1, a dummy fault generating circuit 2, an error display flag 100, a dummy fault status flag 200, and a log suppressing flag 300, and in the case of executing a dummy fault test by a test program, a message indicating the existence of a fault generated due to a dummy fault is added to a fault information log. Whether the fault information log based due to the dummy fault is to be sampled or not can be specified.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は擬似障害表示方式に関
し、特にハードウェア障害情報に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pseudo fault display system, and more particularly to hardware fault information.

【0002】[0002]

【従来の技術】従来、擬似障害発生は、装置の外部から
非同期に、ケーブルを断細,短絡させたり、又は専用の
擬似障害発生回路により擬似障害を発生させ、装置の障
害処理機能の動作確認を行っていた。
2. Description of the Related Art Conventionally, when a pseudo fault occurs, the cable is shredded or shorted asynchronously from the outside of the device, or a pseudo fault is generated by a dedicated pseudo fault generating circuit to check the operation of the fault processing function of the device. Was going on.

【0003】試験プログラムで、擬似障害発生回路を使
い、装置の障害処理機能の動作を自動評価するとき、擬
障評価を行うたびにサービスプロセッサがハードウェア
障害情報(HWログ)を全て採集していた。
In a test program, when a pseudo fault generating circuit is used to automatically evaluate the operation of the fault processing function of the apparatus, the service processor collects all hardware fault information (HW log) each time the pseudo fault is evaluated. It was

【0004】[0004]

【発明が解決しようとする課題】この従来の擬似障害評
価方式では、擬似障害を発生させるたびに毎回、全ての
HWログをサービスプロセッサが採集していたため、サ
ービスプロセッサ内のHWログファイルが満ぱいになっ
てしまったり、擬似障害で発生させた障害と、本当の障
害で発生した障害とのHWログとの区別が付かなくなる
という問題点があった。
In this conventional pseudo fault evaluation method, every HW log is collected by the service processor every time a pseudo fault occurs, so that the HW log file in the service processor is full. However, there is a problem in that the HW log cannot distinguish the failure caused by the pseudo failure from the failure caused by the real failure.

【0005】[0005]

【課題を解決するための手段】本発明の擬似障害表示方
式は、擬似障害評価状態を示す擬障状態フラグと該フラ
グを設定解除するソフトウェア命令を有し、ハードウェ
アの障害情報を採集するか否かを示すログ採集抑止フラ
グと該フラグを設定・解除するソフトウェア命令セット
を有し、擬障状態フラグが設定されているときにのみ、
実行可能な擬似障害発生命令を有し、ログ採集抑止フラ
グが設定されていない時には、HWログを採集しないサ
ービスプロセッサを有し、HWログを採集した時、擬障
状態フラグが設定されているときには時系列ログおよび
ステータスログに擬似障害発生命令による障害であるこ
とをメッセージで表示するサービスプロセッサを有して
いる。
The pseudo fault display system of the present invention has a pseudo fault state flag indicating a pseudo fault evaluation state and a software instruction for unsetting the flag, and collects fault information of hardware. It has a log collection deterrence flag indicating whether or not and a software instruction set for setting / clearing the flag, and only when the pseudo obstacle state flag is set,
When the HW log is collected when the pseudo failure occurrence instruction is executable and the log collection suppression flag is not set, when the HW log is collected and when the pseudo failure status flag is set The time-series log and the status log have a service processor that displays a message indicating that a failure has occurred due to a pseudo failure occurrence instruction.

【0006】[0006]

【実施例】次に本発明について図面を参照して説明す
る。
The present invention will be described below with reference to the drawings.

【0007】図1は本発明の一実施例のブロック図であ
る。
FIG. 1 is a block diagram of an embodiment of the present invention.

【0008】障害検出回路1は装置の故障を検出する回
路で、信号線101を介してエラー信号ERRを出力す
る。
The fault detection circuit 1 is a circuit for detecting a device failure, and outputs an error signal ERR via a signal line 101.

【0009】擬似障害発生回路2は擬似障害発生命令の
実行により信号線102を介して擬障トリガETを出力
する回路である。擬障トリガETが出力されると障害検
出回路は装置が故障したと判断し、前記エラー信号ER
Rを出力する。
The pseudo fault generating circuit 2 is a circuit for outputting a pseudo fault trigger ET through the signal line 102 when the pseudo fault generating instruction is executed. When the false trigger ET is output, the fault detection circuit determines that the device has failed, and the error signal ER
Output R.

【0010】エラー表示フラグ10は障害検出回路1で
故障を検出した時エラー信号ERRでセットされるフラ
グで、装置が故障していることを信号線100を介して
外部へ通知する。エラー表示フラグ10の保持する信号
はエラー信号EIFであり、1度セットされると装置が
リセットされるまで消えない信号である。
The error display flag 10 is a flag that is set by the error signal ERR when a failure is detected by the failure detection circuit 1, and notifies the outside that the apparatus is in failure through the signal line 100. The signal held by the error display flag 10 is an error signal EIF, which is a signal which, once set, does not disappear until the device is reset.

【0011】擬障状態フラグ20は擬似障害評価状態を
示すフラグで、擬似障害状態設定命令でセットされ、擬
似障害解除命令によってリセットされるフラグである。
擬障状態フラグ20の保持する信号MNTは信号線20
0を介して出力される。
The pseudo obstacle state flag 20 is a flag indicating a pseudo obstacle evaluation state, which is set by a pseudo obstacle state setting instruction and reset by a pseudo obstacle releasing instruction.
The signal MNT held by the false state flag 20 is the signal line 20.
It is output via 0.

【0012】擬似障害発生命令はMNT=1のときのみ
実行可能である。
The pseudo fault occurrence instruction can be executed only when MNT = 1.

【0013】ログ抑止フラグ30は障害が発生した時に
装置のHWログをサービスプロセッサが採集するか否か
を示すフラグである。ログ抑止フラグ30の保持するL
I信号は信号線300を介して出力されている。ログ抑
止フラグ30はログ抑止設定命令の実行によりセットさ
れ、ログ抑止解除命令の実行によってリセットされる。
障害が発生した時、ログ抑止フラグ30のLI=1のと
き、マシンチェックの障害処理動作は通常と同じように
行うが、サービスプロセッサによるHW情報の採集のみ
行わない(時系列ログおよび、ステータスログをSVP
(サービスプロセッサ)内Fileに登録しない)。
The log inhibition flag 30 is a flag indicating whether or not the service processor collects the HW log of the device when a failure occurs. L held by the log suppression flag 30
The I signal is output via the signal line 300. The log suppression flag 30 is set by the execution of the log suppression setting instruction and reset by the execution of the log suppression cancellation instruction.
When a failure occurs and the log suppression flag 30 is LI = 1, the machine check failure processing operation is performed as usual, but the service processor does not collect HW information only (time series log and status log). To SVP
(Do not register to File in (Service Processor)).

【0014】図2は擬障状態フラグ20,ログ抑止フラ
グ30の設定・解除を行うソフトウェア命令と擬似障害
を発生するソフトウェア命令の命令語形式を示す図であ
る。
FIG. 2 is a diagram showing command word formats of a software instruction for setting / releasing the pseudo failure state flag 20 and the log inhibition flag 30 and a software instruction for generating a pseudo failure.

【0015】オペレーションコードは命令語のビット0
−7であり5命令とも共通で88(16進)である。補
助コード(命令語のビット8−15)でオペレーション
を決めている。補助コードが01(16進)のとき擬障
状態設定命令で、擬障状態フラグ20をセットする。補
助コードが00(16進)のとき擬障状態解除命令で、
擬障状態フラグ20をリセットする。補助コードが03
(16進)のときログ抑止設定命令で、ログ抑止フラグ
30をセットする。補助コードが02(16進)のとき
ログ抑止解除命令で、ログ抑止フラグ30をリセットす
る。補助コードが04(16進)のとき擬障発生命令
で、擬障状態フラグ20が1のときに実行可能である。
本命令は、命令語のビット16−31で擬障ポイント
(擬障を発生させる場所)を指定できる。本命令の実行
で、装置に擬似的に障害を発生させることができる。
The operation code is bit 0 of the instruction word.
-7, which is 88 (hexadecimal) in common with all 5 instructions. The operation is determined by the auxiliary code (bits 8-15 of the instruction word). When the auxiliary code is 01 (hexadecimal), the pseudo obstacle state setting command sets the pseudo obstacle state flag 20. When the auxiliary code is 00 (hex)
The false state flag 20 is reset. Auxiliary code is 03
When (hexadecimal), the log inhibition flag 30 is set by the log inhibition setting command. When the auxiliary code is 02 (hexadecimal), the log suppression flag 30 is reset by a log suppression cancellation command. When the auxiliary code is 04 (hexadecimal), it is a pseudo failure occurrence instruction, and can be executed when the pseudo failure state flag 20 is 1.
In this instruction, bits 16-31 of the instruction word can specify a false obstacle point (a place where the false obstacle is generated). Execution of this instruction can cause a pseudo failure in the device.

【0016】図3はオペレーションコード(OPコー
ド)88命令に対応するマイクロプログラムのフローチ
ャートである。
FIG. 3 is a flow chart of a microprogram corresponding to an operation code (OP code) 88 instruction.

【0017】OPコード88命令に対応するマイクロプ
ログラムが起動される。マイクロプログラムは命令語の
ビット8−15の補助コードの値を判定する。
The microprogram corresponding to the OP code 88 instruction is activated. The microprogram determines the value of the auxiliary code in bits 8-15 of the instruction word.

【0018】補助コードが00のとき擬障状態フラグ2
0をリセットする。
When the auxiliary code is 00, the false obstacle state flag 2
Reset 0.

【0019】補助コードが01のとき擬障状態フラグ2
0をセットする。
When the auxiliary code is 01, the false obstacle state flag 2
Set to 0.

【0020】補助コードが02のときログ抑止フラグ3
0をリセットする。
When the auxiliary code is 02, the log suppression flag 3
Reset 0.

【0021】補助コードが03のときログ抑止フラグ3
0をセットする。
When the auxiliary code is 03, the log suppression flag 3
Set to 0.

【0022】補助コードが00−03でないときは補助
コードが09であると認識する。このとき、擬障状態フ
ラグ20が0のときはオペレーションの例外となる。1
のときは指定される擬障ポイントに対して、擬似障害を
発生させる。
When the auxiliary code is not 00-03, it is recognized that the auxiliary code is 09. At this time, when the false obstacle state flag 20 is 0, the operation becomes an exception. 1
When, the pseudo obstacle is generated for the designated pseudo obstacle point.

【0023】図4はサービスプロセッサ(SVP)のH
Wログ採集プログラムのフローチャートである。装置に
HW障害が発生し、ログ採集ルーチンが起動される。
FIG. 4 shows H of the service processor (SVP).
It is a flowchart of a W log collection program. An HW failure occurs in the device and the log collection routine is activated.

【0024】ログ採集ルーチンはログ抑止フラグ30を
参照する。もしログ抑止フラグ30が1ならばなにもし
ないでオペレーションを終了する。
The log collection routine refers to the log inhibition flag 30. If the log suppression flag 30 is 1, the operation ends without doing anything.

【0025】ログ抑止フラグ30が0ならばHWログ情
報を採集する。次に擬障状態フラグ20を参照し、1な
らば時系列ログとステータスログに擬似障害により発生
したログであるメッセージを付加する。0ならば本当の
障害であると認識する。次にSVPの固定DISK内ロ
グFileに時系列ログと、ステータスログを登録す
る。
If the log inhibition flag 30 is 0, the HW log information is collected. Next, referring to the pseudo failure state flag 20, if it is 1, a message that is a log generated by the pseudo failure is added to the time series log and the status log. If it is 0, it is recognized as a real obstacle. Next, the time series log and the status log are registered in the log file in the fixed disk of SVP.

【0026】[0026]

【発明の効果】以上説明したように本発明は、擬障状態
フラグが設定されているときにのみ擬障試験を行うこと
により、障害ログに本当の障害であるのか、擬障評価に
よるものなのかを識別できるようにしたので、保守員が
障害ログを調べる時に混乱しないですむという結果を有
する。
As described above, according to the present invention, whether or not the failure log is a real failure is determined by the pseudo failure evaluation by performing the pseudo failure test only when the pseudo failure flag is set. The result is that maintenance personnel do not have to be confused when examining the failure log.

【0027】また擬障評価を行う時に、障害ログを採集
「する,しない」を試験プログラムの実行時に指定でき
るので、不要なログで保守員が混乱したり、ログFil
eを満杯にしてしまうことを防ぐことができる結果を有
する。
In addition, when performing the pseudo failure evaluation, it is possible to specify whether or not to collect the failure log when the test program is executed, so that the maintenance staff may be confused by the unnecessary log or the log Fil.
It has the result that it can be prevented from filling up e.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例のブロック図FIG. 1 is a block diagram of an embodiment of the present invention.

【図2】ソフトウェア命令の命令語形式[Fig. 2] Command word format of software command

【図3】ソフトウェア命令に対応するマイクロプログラ
ムのフローチャート
FIG. 3 is a flowchart of a microprogram corresponding to software instructions.

【図4】サービスプロセッサのログ採集プログラムのフ
ローチャート
FIG. 4 is a flowchart of a service processor log collection program.

【符号の説明】[Explanation of symbols]

1 障害検出回路 2 擬似障害発生回路 10 エラー表示フラグ 20 擬障状態フラグ 30 ログ抑止フラグ 100〜102,200,300 信号線 1 Fault detection circuit 2 Pseudo fault generation circuit 10 Error display flag 20 False status flag 30 log suppression flag 100-102, 200, 300 signal line

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 試験プログラムで装置の障害処理機能を
自動評価する擬似障害表示方式において、擬似障害評価
状態を示す擬障状態フラグを有し、該擬障状態フラグを
設定および解除するソフトウェア命令セットを有するこ
とを特徴とする擬似障害表示方式。
1. A software instruction set having a pseudo obstacle state flag indicating a pseudo obstacle evaluation state in a pseudo obstacle display method for automatically evaluating a fault processing function of an apparatus by a test program, and setting and canceling the pseudo obstacle state flag. A pseudo fault display method characterized by having.
【請求項2】 請求項1記載の擬似障害表示方式におい
て、擬似障害を発生させたときに、ハードウェアの障害
情報を採集するか否かを示すログ採集抑止フラグを有
し、該ログ採集抑止フラグを設定および解除するソフト
ウェア命令セットを有することを特徴とする擬似障害表
示方式。
2. The pseudo failure display method according to claim 1, further comprising a log collection suppression flag indicating whether or not to collect hardware failure information when a pseudo failure occurs, and the log collection suppression is provided. A pseudo fault indication method having a software instruction set for setting and clearing a flag.
【請求項3】 請求項1記載の擬似障害表示方式におい
て、前記擬障状態フラグが設定されているときのみ実行
可能な擬似障害発生命令を有することを特徴とする擬似
障害表示方式。
3. The pseudo fault display system according to claim 1, further comprising a pseudo fault generation instruction which can be executed only when the pseudo fault state flag is set.
【請求項4】 請求項1,2および3記載の擬似障害表
示方式において、擬似障害発生命令の実行で擬似的なハ
ードウェア障害が発生した時に、前記ログ採集抑止フラ
グが設定されていない場合にサービスプロセッサがハー
ドウェア障害情報を採集し、前記ログ採集抑止フラグが
設定されている場合にサービスプロセッサがハードウェ
ア障害情報を採集しないことを特徴とする擬似障害表示
方式。
4. The pseudo failure display method according to claim 1, wherein when a pseudo hardware failure occurs during execution of the pseudo failure occurrence instruction, the log collection suppression flag is not set. A pseudo fault display method in which a service processor collects hardware failure information and the service processor does not collect hardware failure information when the log collection suppression flag is set.
【請求項5】 請求項1,2,3および4記載の擬似障
害表示方式において、前記サービスプロセッサがハード
ウェア障害情報を採集するとともに前記擬障状態フラグ
が設定されている場合、時系列ログおよびステータスロ
グに擬似障害発生命令により発生した擬似的な障害であ
ることをメッセージで表示することを特徴とする擬似障
害表示方式。
5. The pseudo failure display method according to claim 1, 2, 3 or 4, wherein when the service processor collects hardware failure information and the pseudo failure status flag is set, a time series log and Pseudo-fault display method, which displays a message in the status log indicating that a pseudo fault has occurred due to a pseudo-fault instruction.
JP3152724A 1991-06-25 1991-06-25 Simulated fault display method Expired - Fee Related JP2765276B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3152724A JP2765276B2 (en) 1991-06-25 1991-06-25 Simulated fault display method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3152724A JP2765276B2 (en) 1991-06-25 1991-06-25 Simulated fault display method

Publications (2)

Publication Number Publication Date
JPH052504A true JPH052504A (en) 1993-01-08
JP2765276B2 JP2765276B2 (en) 1998-06-11

Family

ID=15546771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3152724A Expired - Fee Related JP2765276B2 (en) 1991-06-25 1991-06-25 Simulated fault display method

Country Status (1)

Country Link
JP (1) JP2765276B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60254332A (en) * 1984-05-31 1985-12-16 Nec Corp Data processor
JPH02113345A (en) * 1988-10-22 1990-04-25 Nec Corp Pseudo machine error generation system
JPH02171838A (en) * 1988-12-23 1990-07-03 Nec Corp Information processor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60254332A (en) * 1984-05-31 1985-12-16 Nec Corp Data processor
JPH02113345A (en) * 1988-10-22 1990-04-25 Nec Corp Pseudo machine error generation system
JPH02171838A (en) * 1988-12-23 1990-07-03 Nec Corp Information processor

Also Published As

Publication number Publication date
JP2765276B2 (en) 1998-06-11

Similar Documents

Publication Publication Date Title
JPH0432417B2 (en)
US6845469B2 (en) Method for managing an uncorrectable, unrecoverable data error (UE) as the UE passes through a plurality of devices in a central electronics complex
JPH052504A (en) Dummy fault display system
JPS58225453A (en) Error detecting system of diagnosing circuit
JPS5833579B2 (en) information processing equipment
US9606850B2 (en) Apparatus and method for tracing exceptions
JP2596356B2 (en) Pseudo failure generator
JP2878014B2 (en) RAM test method
JPH0566958A (en) Pseudo fault testing device for information processor
JPH0497445A (en) Diagnostic system for information processor
JPS6161427B2 (en)
CN117631656A (en) Method and device for analyzing potential faults of motor controller and electronic equipment
JPS59161746A (en) Program analyzer
JPH05324756A (en) Display system for logic simulation result
JPS60198650A (en) Log information collecting system
JPS5858662A (en) Device testing system
JPH0458335A (en) Trouble reporting circuit
JPH10283227A (en) Machine check processing method and device for fault separation in computer system
JPH052507A (en) Automatic sampling system for monitoring timer overflow information
JPH0298762A (en) Input/output interface control system
JPS58159158A (en) Detecting system for fault of address bus
JPH11164465A (en) Digital protective controller
JPH05313928A (en) Computer fault display device
JPH05289946A (en) Memory control system
JPH0148568B2 (en)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980303

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080403

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090403

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100403

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees