JPH05250062A - クロック供給装置 - Google Patents
クロック供給装置Info
- Publication number
- JPH05250062A JPH05250062A JP4046566A JP4656692A JPH05250062A JP H05250062 A JPH05250062 A JP H05250062A JP 4046566 A JP4046566 A JP 4046566A JP 4656692 A JP4656692 A JP 4656692A JP H05250062 A JPH05250062 A JP H05250062A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- resource
- circuit
- supply device
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005265 energy consumption Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】 中央処理装置等のリソースに対するクロック
を供給するクロック供給装置に関し、前記リソースの周
辺のリソースの動作状況に応じた周波数で中央処理装置
を動作させることにより、中央処理装置の低消費電力化
を可能とするクロック供給装置を提供することを目的と
する。 【構成】 コンピュータシステムにおけるあるリソース
５に対するクロックφを供給するクロック供給装置であ
って、システムクロックＣＬＫから周波数の異なる複数
のクロックφ１〜φｎを生成するクロック発生回路１
と、前記リソース５の周辺の各種リソース７−１〜７−
ｍの動作状況に基づき、前記クロック発生回路１からの
複数のクロックφ１〜φｎの内１つを選択するクロック
選択回路３とを有して構成する。
を供給するクロック供給装置に関し、前記リソースの周
辺のリソースの動作状況に応じた周波数で中央処理装置
を動作させることにより、中央処理装置の低消費電力化
を可能とするクロック供給装置を提供することを目的と
する。 【構成】 コンピュータシステムにおけるあるリソース
５に対するクロックφを供給するクロック供給装置であ
って、システムクロックＣＬＫから周波数の異なる複数
のクロックφ１〜φｎを生成するクロック発生回路１
と、前記リソース５の周辺の各種リソース７−１〜７−
ｍの動作状況に基づき、前記クロック発生回路１からの
複数のクロックφ１〜φｎの内１つを選択するクロック
選択回路３とを有して構成する。
Description
【０００１】
【産業上の利用分野】本発明は例えば中央処理装置等の
リソースに対するクロックを供給するクロック供給装置
に係り、特に、中央処理装置の低消費電力化を図るクロ
ック供給装置に関する。
リソースに対するクロックを供給するクロック供給装置
に係り、特に、中央処理装置の低消費電力化を図るクロ
ック供給装置に関する。
【０００２】近年の半導体集積回路、特にマイクロコン
ピュータ等の中央処理装置（以下ＣＰＵと略記する）を
内蔵している集積回路は、より一層の高速化を求められ
ている。これに対する１つの対応策として、動作クロッ
クの周波数を高めることが挙げられる。しかし、消費電
力が容量、電圧の２乗、および周波数の積に比例するこ
とから、高周波数にすることより消費電力が大きくなっ
てしまうので、何等かの方法により消費電力を抑える必
要がある。
ピュータ等の中央処理装置（以下ＣＰＵと略記する）を
内蔵している集積回路は、より一層の高速化を求められ
ている。これに対する１つの対応策として、動作クロッ
クの周波数を高めることが挙げられる。しかし、消費電
力が容量、電圧の２乗、および周波数の積に比例するこ
とから、高周波数にすることより消費電力が大きくなっ
てしまうので、何等かの方法により消費電力を抑える必
要がある。
【０００３】
【従来の技術】従来のコンピュータシステムにおいて
は、ＣＰＵは一定の周波数で動作しているか、全く動作
を停止しているかのどちらかの状態をとっていた。
は、ＣＰＵは一定の周波数で動作しているか、全く動作
を停止しているかのどちらかの状態をとっていた。
【０００４】ところが、ＣＰＵは常にデータ等を処理し
ているとは限らず、ある時には、ある信号の変化待ちと
いうような“ＨＡＬＴ”状態に在る場合が生じてくる。
このような時にも、ＣＰＵは一定の周波数で動作してい
るため、電力を無駄に消費していることとなる。また、
ＣＰＵ周辺の各種リソースは、その動作周波数は異な
り、例えば、ＣＰＵが１つのリソースからの結果を待っ
ている状態に在る場合、その結果が何時頃出るかに関わ
らず、一定の周波数で動作しているため、このような場
合にも電力を無駄に消費していることとなる。
ているとは限らず、ある時には、ある信号の変化待ちと
いうような“ＨＡＬＴ”状態に在る場合が生じてくる。
このような時にも、ＣＰＵは一定の周波数で動作してい
るため、電力を無駄に消費していることとなる。また、
ＣＰＵ周辺の各種リソースは、その動作周波数は異な
り、例えば、ＣＰＵが１つのリソースからの結果を待っ
ている状態に在る場合、その結果が何時頃出るかに関わ
らず、一定の周波数で動作しているため、このような場
合にも電力を無駄に消費していることとなる。
【０００５】
【発明が解決しようとする課題】従って、ＣＰＵは、周
辺のリソースの状況に関わらず、常に一定の周波数で動
作しているため、電力を無駄に消費しているという問題
があった。
辺のリソースの状況に関わらず、常に一定の周波数で動
作しているため、電力を無駄に消費しているという問題
があった。
【０００６】本発明は、上記問題点を解決するもので、
中央処理装置等のあるリソースの周辺のリソースの動作
状況に応じた周波数で中央処理装置を動作させることに
より、中央処理装置の低消費電力化を可能とするクロッ
ク供給装置を提供することを目的とする。
中央処理装置等のあるリソースの周辺のリソースの動作
状況に応じた周波数で中央処理装置を動作させることに
より、中央処理装置の低消費電力化を可能とするクロッ
ク供給装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】図１は本発明の原理説明
図である。上記課題を解決するために、本発明の第１の
特徴のクロック供給装置は、コンピュータシステムにお
けるあるリソース５に対するクロックφを供給するクロ
ック供給装置であって、システムクロックＣＬＫから周
波数の異なる複数のクロックφ１〜φｎを生成するクロ
ック発生回路１と、前記リソース５の周辺の各種リソー
ス７−１〜７−ｍの動作状況に基づき、前記クロック発
生回路１からの複数のクロックφ１〜φｎの内１つを選
択するクロック選択回路３とを有して構成する。
図である。上記課題を解決するために、本発明の第１の
特徴のクロック供給装置は、コンピュータシステムにお
けるあるリソース５に対するクロックφを供給するクロ
ック供給装置であって、システムクロックＣＬＫから周
波数の異なる複数のクロックφ１〜φｎを生成するクロ
ック発生回路１と、前記リソース５の周辺の各種リソー
ス７−１〜７−ｍの動作状況に基づき、前記クロック発
生回路１からの複数のクロックφ１〜φｎの内１つを選
択するクロック選択回路３とを有して構成する。
【０００８】また、本発明の第２の特徴のクロック供給
装置は、請求項１に記載のクロック供給装置において、
前記クロック選択回路３は、システムのリセットが解除
された後一定期間は、所定の周波数のクロックを選択す
る。
装置は、請求項１に記載のクロック供給装置において、
前記クロック選択回路３は、システムのリセットが解除
された後一定期間は、所定の周波数のクロックを選択す
る。
【０００９】また、本発明の第３の特徴のクロック供給
装置は、請求項１または２に記載のクロック供給装置に
おいて、前記クロック発生回路１は、クロック分周回路
により構成される。
装置は、請求項１または２に記載のクロック供給装置に
おいて、前記クロック発生回路１は、クロック分周回路
により構成される。
【００１０】更に、本発明の第４の特徴のクロック供給
装置は、請求項１または２に記載のクロック供給装置に
おいて、前記クロック発生回路１は、クロック逓倍回路
により構成される。
装置は、請求項１または２に記載のクロック供給装置に
おいて、前記クロック発生回路１は、クロック逓倍回路
により構成される。
【００１１】
【作用】本発明の第１、第３、及び第４の特徴のクロッ
ク供給装置では、図１に示す如く、例えば、クロック発
生回路１をクロック分周回路或いはクロック逓倍回路に
より構成して、システムクロックＣＬＫから周波数の異
なる複数のクロックφ１〜φｎを生成する。クロック選
択回路３は、クロック発生回路１から出力される複数の
クロックφ１〜φｎの内１つを、コンピュータシステム
におけるあるリソース５の周辺の各種リソース７−１〜
７−ｍの動作状況に基づき選択して、クロックφとして
リソース５に供給するようにしている。
ク供給装置では、図１に示す如く、例えば、クロック発
生回路１をクロック分周回路或いはクロック逓倍回路に
より構成して、システムクロックＣＬＫから周波数の異
なる複数のクロックφ１〜φｎを生成する。クロック選
択回路３は、クロック発生回路１から出力される複数の
クロックφ１〜φｎの内１つを、コンピュータシステム
におけるあるリソース５の周辺の各種リソース７−１〜
７−ｍの動作状況に基づき選択して、クロックφとして
リソース５に供給するようにしている。
【００１２】従って、リソース５の周辺のリソースの動
作状況に応じた周波数でリソース５を動作させることが
でき、リソース５の低消費電力化を可能となる。また、
本発明の第２の特徴のクロック供給装置では、クロック
選択回路３は、システムのリセットが解除された後一定
期間は、所定の周波数のクロックを選択するようにして
いる。
作状況に応じた周波数でリソース５を動作させることが
でき、リソース５の低消費電力化を可能となる。また、
本発明の第２の特徴のクロック供給装置では、クロック
選択回路３は、システムのリセットが解除された後一定
期間は、所定の周波数のクロックを選択するようにして
いる。
【００１３】従って、上述の効果の他、システムのリセ
ットが解除された後の一定期間に行なわれる初期設定の
処理を、所定の周波数のクロックで動作させることがで
きる。
ットが解除された後の一定期間に行なわれる初期設定の
処理を、所定の周波数のクロックで動作させることがで
きる。
【００１４】
【実施例】次に、本発明に係る実施例を図面に基づいて
説明する。図２に本発明の一実施例に係るクロック供給
装置の構成図を示す。
説明する。図２に本発明の一実施例に係るクロック供給
装置の構成図を示す。
【００１５】同図において、コンピュータシステムは、
システムクロックＣＬＫから周波数の異なる複数のクロ
ックφ0.2 〜φ8 を生成するクロック発生回路１、及び
各種リソース７−１〜７−３の動作状況に基づき、クロ
ック発生回路１からの複数のクロックφ0.2 〜φ8 の内
１つを選択するクロック選択回路３から成るクロック供
給装置と、中央処理装置（以下ＣＰＵと略記する）５、
並びに、周辺のリソースとして、シリアルモジュールＡ
７−１、シリアルモジュールＢ７−２、及びカウンタ７
−３から構成されている。
システムクロックＣＬＫから周波数の異なる複数のクロ
ックφ0.2 〜φ8 を生成するクロック発生回路１、及び
各種リソース７−１〜７−３の動作状況に基づき、クロ
ック発生回路１からの複数のクロックφ0.2 〜φ8 の内
１つを選択するクロック選択回路３から成るクロック供
給装置と、中央処理装置（以下ＣＰＵと略記する）５、
並びに、周辺のリソースとして、シリアルモジュールＡ
７−１、シリアルモジュールＢ７−２、及びカウンタ７
−３から構成されている。
【００１６】尚、システムクロックＣＬＫは周波数８Ｍ
Ｈｚのクロック信号であり、クロックφ0.2 、φ1 、φ
2 、φ4 、φ8 は、それぞれ周波数が０．２ＭＨｚ、１
ＭＨｚ、２ＭＨｚ、４ＭＨｚ、８ＭＨｚのクロック信号
であり、クロックφがＣＰＵ５に供給されるクロック信
号である。また、シリアルモジュールＡ７−１は１Ｍビ
ット／ボーの転送速度でデータをシリアルに転送するモ
ジュールであり、シリアルモジュールＢ７−２は４Ｍビ
ット／ボーの転送速度でデータをシリアルに転送するモ
ジュールである。また、シリアルモジュールＡ７−１は
クロックφ1 、シリアルモジュールＢ７−２及びカウン
タ７−３はクロックφ4 が、それぞれ供給されている。
Ｈｚのクロック信号であり、クロックφ0.2 、φ1 、φ
2 、φ4 、φ8 は、それぞれ周波数が０．２ＭＨｚ、１
ＭＨｚ、２ＭＨｚ、４ＭＨｚ、８ＭＨｚのクロック信号
であり、クロックφがＣＰＵ５に供給されるクロック信
号である。また、シリアルモジュールＡ７−１は１Ｍビ
ット／ボーの転送速度でデータをシリアルに転送するモ
ジュールであり、シリアルモジュールＢ７−２は４Ｍビ
ット／ボーの転送速度でデータをシリアルに転送するモ
ジュールである。また、シリアルモジュールＡ７−１は
クロックφ1 、シリアルモジュールＢ７−２及びカウン
タ７−３はクロックφ4 が、それぞれ供給されている。
【００１７】クロック発生回路１は、２分周回路を直列
接続して構成され、一端にシステムクロックＣＬＫを入
力して、それぞれの２分周回路からクロックφ4 、
φ2 、φ 1 、φ0.2 を出力している。
接続して構成され、一端にシステムクロックＣＬＫを入
力して、それぞれの２分周回路からクロックφ4 、
φ2 、φ 1 、φ0.2 を出力している。
【００１８】また、クロック選択回路３は、各種リソー
ス７−１〜７−３からの状態信号ＥＡ、ＥＢ、及びＥＣ
を反転するＮＯＴゲートＩＡ、ＩＢ、ＩＣと、状態信号
ＥＡ、ＥＢ、及びＥＣ、或いはその反転信号によりオン
／オフが制御され、マトリクス状に配置されたトランジ
スタ群Ｔ１Ａ、Ｔ１Ｂ、Ｔ１Ｃ、…、Ｔ５Ｃと、ＮＯＴ
ゲートＩ１〜Ｉ５と、ＮＯＴゲートＩ１〜Ｉ５の出力信
号によりオン／オフが制御されるトランジスタ群Ｔ１〜
Ｔ５とから構成されている。
ス７−１〜７−３からの状態信号ＥＡ、ＥＢ、及びＥＣ
を反転するＮＯＴゲートＩＡ、ＩＢ、ＩＣと、状態信号
ＥＡ、ＥＢ、及びＥＣ、或いはその反転信号によりオン
／オフが制御され、マトリクス状に配置されたトランジ
スタ群Ｔ１Ａ、Ｔ１Ｂ、Ｔ１Ｃ、…、Ｔ５Ｃと、ＮＯＴ
ゲートＩ１〜Ｉ５と、ＮＯＴゲートＩ１〜Ｉ５の出力信
号によりオン／オフが制御されるトランジスタ群Ｔ１〜
Ｔ５とから構成されている。
【００１９】例えば、システムのリセットが解除された
後に、各種リソース７−１〜７−３が全て停止状態に在
る場合には、状態信号ＥＡ、ＥＢ、及びＥＣは全て”
Ｌ”レベルとなり、トランジスタＴ１Ａ、Ｔ１Ｂ、Ｔ１
Ｃがそれぞれオンとなって、トランジスタＴ１がオンす
る。このため、ＣＰＵ５のクロックφはクロックφ0.2
が選ばれて、０．２ＭＨｚで動作することになる。
後に、各種リソース７−１〜７−３が全て停止状態に在
る場合には、状態信号ＥＡ、ＥＢ、及びＥＣは全て”
Ｌ”レベルとなり、トランジスタＴ１Ａ、Ｔ１Ｂ、Ｔ１
Ｃがそれぞれオンとなって、トランジスタＴ１がオンす
る。このため、ＣＰＵ５のクロックφはクロックφ0.2
が選ばれて、０．２ＭＨｚで動作することになる。
【００２０】ここで、シリアルモジュールＢ７−２が動
作状態となり状態信号ＥＢが“Ｈ”レベルになると、ト
ランジスタＴ３Ｂ、Ｔ３Ｃがオンとなって、トランジス
タＴ３がオンする。従って、ＣＰＵ５はより速い２ＭＨ
ｚの周波数のクロックで動作することになる。つまり、
シリアルモジュールＢ７−２が動作状態に在る場合に
は、ＣＰＵ５はシリアルモジュールＢ７−２内で所定ワ
ードのデータが揃ったかどうかの確認等の動作のみをす
ればよく、その動作に必要な周波数（２ＭＨｚ）のクロ
ック信号で動作すればよいのである。
作状態となり状態信号ＥＢが“Ｈ”レベルになると、ト
ランジスタＴ３Ｂ、Ｔ３Ｃがオンとなって、トランジス
タＴ３がオンする。従って、ＣＰＵ５はより速い２ＭＨ
ｚの周波数のクロックで動作することになる。つまり、
シリアルモジュールＢ７−２が動作状態に在る場合に
は、ＣＰＵ５はシリアルモジュールＢ７−２内で所定ワ
ードのデータが揃ったかどうかの確認等の動作のみをす
ればよく、その動作に必要な周波数（２ＭＨｚ）のクロ
ック信号で動作すればよいのである。
【００２１】尚、本実施例のクロック選択回路３の構成
は、状態信号ＥＡ、ＥＢ、及びＥＣが競合する場合に
は、より高速な周波数で動作するリソースによる制御が
優先的に選ばれる構成となっている。
は、状態信号ＥＡ、ＥＢ、及びＥＣが競合する場合に
は、より高速な周波数で動作するリソースによる制御が
優先的に選ばれる構成となっている。
【００２２】また、本実施例では、クロック発生回路１
は、２分周回路により構成したが、クロック逓倍回路に
より、例えば図２の逆の一端から０．１ＭＨｚの周波数
のクロックを入力する構成とすれば、同じ機能を有する
クロック発生回路を実現できる。
は、２分周回路により構成したが、クロック逓倍回路に
より、例えば図２の逆の一端から０．１ＭＨｚの周波数
のクロックを入力する構成とすれば、同じ機能を有する
クロック発生回路を実現できる。
【００２３】また、本実施例では、各種リソースとし
て、シリアルモジュールやカウンタ（タイマ）を使用し
ているが、種々のものが考えられ、またクロックφの供
給先はＲＯＭ、ＲＡＭ等の他のリソースであってもよ
い。
て、シリアルモジュールやカウンタ（タイマ）を使用し
ているが、種々のものが考えられ、またクロックφの供
給先はＲＯＭ、ＲＡＭ等の他のリソースであってもよ
い。
【００２４】
【発明の効果】以上説明したように、本発明のクロック
供給装置によれば、クロック発生回路をクロック分周回
路或いはクロック逓倍回路等により構成して、システム
クロックから周波数の異なる複数のクロックを生成し、
クロック選択回路は、クロック発生回路から出力される
複数のクロックの内１つを、コンピュータシステムにお
けるあるリソースの周辺の各種リソースの動作状況に基
づき選択して、クロックとしてリソースに供給すること
としたので、リソースの周辺のリソースの動作状況に応
じた周波数でリソースを動作させることができ、リソー
スの低消費電力化を実現可能なクロック供給装置を提供
することができる。
供給装置によれば、クロック発生回路をクロック分周回
路或いはクロック逓倍回路等により構成して、システム
クロックから周波数の異なる複数のクロックを生成し、
クロック選択回路は、クロック発生回路から出力される
複数のクロックの内１つを、コンピュータシステムにお
けるあるリソースの周辺の各種リソースの動作状況に基
づき選択して、クロックとしてリソースに供給すること
としたので、リソースの周辺のリソースの動作状況に応
じた周波数でリソースを動作させることができ、リソー
スの低消費電力化を実現可能なクロック供給装置を提供
することができる。
【００２５】また、クロック選択回路において、システ
ムのリセットが解除された後一定期間は、所定の周波数
のクロックを選択させることにより、システムのリセッ
トが解除された後の一定期間に行なわれる初期設定の処
理を、所定の周波数のクロックで動作させることができ
る。
ムのリセットが解除された後一定期間は、所定の周波数
のクロックを選択させることにより、システムのリセッ
トが解除された後の一定期間に行なわれる初期設定の処
理を、所定の周波数のクロックで動作させることができ
る。
【図１】本発明の原理説明図である。
【図２】本発明の一実施例に係るクロック供給装置の構
成図である。
成図である。
１…クロック発生回路 ３…クロック選択回路 ５…中央処理装置（ＣＰＵ）またはリソース ７−１、７−２、７−３、…、７−ｍ … 各種リソー
ス ７−１…シリアルモジュールＡ ７−２…シリアルモジュールＢ ７−３…カウンタ φ、φ１〜φｎ、φ0.2 、φ1 、φ2 、φ4 、φ8 …ク
ロック信号 ＥＡ、ＥＢ、ＥＣ…状態信号 ＩＡ、ＩＢ、ＩＣ、Ｉ１〜Ｉ５…ＮＯＴゲート Ｔ１Ａ、Ｔ１Ｂ、Ｔ１Ｃ、…、Ｔ５Ｃ、Ｔ１〜Ｔ５…ト
ランジスタ
ス ７−１…シリアルモジュールＡ ７−２…シリアルモジュールＢ ７−３…カウンタ φ、φ１〜φｎ、φ0.2 、φ1 、φ2 、φ4 、φ8 …ク
ロック信号 ＥＡ、ＥＢ、ＥＣ…状態信号 ＩＡ、ＩＢ、ＩＣ、Ｉ１〜Ｉ５…ＮＯＴゲート Ｔ１Ａ、Ｔ１Ｂ、Ｔ１Ｃ、…、Ｔ５Ｃ、Ｔ１〜Ｔ５…ト
ランジスタ
Claims (4)
- 【請求項１】 コンピュータシステムにおけるあるリソ
ース（５）に対するクロック（φ）を供給するクロック
供給装置であって、 システムクロック（ＣＬＫ）から周波数の異なる複数の
クロック（φ１〜φｎ）を生成するクロック発生回路
（１）と、 前記リソース（５）の周辺の各種リソース（７−１〜７
−ｍ）の動作状況に基づき、前記クロック発生回路
（１）からの複数のクロック（φ１〜φｎ）の内１つを
選択するクロック選択回路（３）とを有することを特徴
とするクロック供給装置。 - 【請求項２】 前記クロック選択回路（３）は、システ
ムのリセットが解除された後一定期間は、所定の周波数
のクロックを選択することを特徴とする請求項１に記載
のクロック供給装置。 - 【請求項３】 前記クロック発生回路（１）は、クロッ
ク分周回路により構成されることを特徴とする請求項１
または２に記載のクロック供給装置。 - 【請求項４】 前記クロック発生回路（１）は、クロッ
ク逓倍回路により構成されることを特徴とする請求項１
または２に記載のクロック供給装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046566A JPH05250062A (ja) | 1992-03-04 | 1992-03-04 | クロック供給装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046566A JPH05250062A (ja) | 1992-03-04 | 1992-03-04 | クロック供給装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05250062A true JPH05250062A (ja) | 1993-09-28 |
Family
ID=12750874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4046566A Withdrawn JPH05250062A (ja) | 1992-03-04 | 1992-03-04 | クロック供給装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05250062A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4854721A (en) * | 1986-03-25 | 1989-08-08 | Equip-Mark, Inc. | Blending and dispensing beverages |
| WO1996030821A1 (fr) * | 1995-03-31 | 1996-10-03 | Yasuki Sasaki | Generateur d'impulsions d'horloge variables |
-
1992
- 1992-03-04 JP JP4046566A patent/JPH05250062A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4854721A (en) * | 1986-03-25 | 1989-08-08 | Equip-Mark, Inc. | Blending and dispensing beverages |
| WO1996030821A1 (fr) * | 1995-03-31 | 1996-10-03 | Yasuki Sasaki | Generateur d'impulsions d'horloge variables |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2762670B2 (ja) | データ処理装置 | |
| EP1324179B1 (en) | Dynamic power control in integrated circuits | |
| US5634117A (en) | Apparatus for operating a microprocessor core and bus controller at a speed greater than the speed of a bus clock speed | |
| KR100363983B1 (ko) | 반도체집적회로 | |
| US6026498A (en) | Clock signal generator circuit using a logical result of an output of a computer and a source clock to generate plurality of clock signals | |
| EP1204017B1 (en) | Device and method for selectively powering down integrated circuit blocks | |
| JP2005032262A (ja) | 集積回路 | |
| JPH11184554A (ja) | クロック制御タイプ情報処理装置 | |
| JPH04333119A (ja) | 情報処理装置 | |
| US5745774A (en) | Integrated circuit having software controllable internal clock generator and switch connecting batteries in series or parallel for power conservation | |
| US10936005B2 (en) | Event controlled clock switching | |
| CN101133375A (zh) | 控制时钟分配域的时钟分配的顺序 | |
| US11068018B2 (en) | System and method for power management of a computing system with a plurality of islands | |
| JP2000112587A (ja) | 電力を選択的に割当てるシステム | |
| JPH10149237A (ja) | 半導体回路 | |
| JP4518344B2 (ja) | 多重電圧発生回路チップ内の電圧発生回路を制御するための装置及びダイナミックランダムアクセスメモリ（ｄｒａｍ）チップ | |
| JPH05250062A (ja) | クロック供給装置 | |
| KR100247582B1 (ko) | 클럭 신호 제어 시스템 | |
| JPH03190530A (ja) | パワー分配装置 | |
| US11360541B2 (en) | Programmable voltage regulation for data processor | |
| JP2004133719A (ja) | マイクロコンピュータ | |
| JPH08272478A (ja) | クロック制御装置 | |
| JPH11345129A (ja) | インターバルタイマ回路 | |
| JP3411396B2 (ja) | コンピュータシステム | |
| JPH05259825A (ja) | クロック発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |