JPH0524966Y2 - - Google Patents
Info
- Publication number
- JPH0524966Y2 JPH0524966Y2 JP14332985U JP14332985U JPH0524966Y2 JP H0524966 Y2 JPH0524966 Y2 JP H0524966Y2 JP 14332985 U JP14332985 U JP 14332985U JP 14332985 U JP14332985 U JP 14332985U JP H0524966 Y2 JPH0524966 Y2 JP H0524966Y2
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- bank
- primary
- bus
- transformer bank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Description
【考案の詳細な説明】
Ａ 産業上の利用分野
本考案は変電所等において使用する負荷時電圧
調整装置付変圧器バンクの制御装置に関するもの
である。
調整装置付変圧器バンクの制御装置に関するもの
である。
Ｂ 考案の概要
本考案は負荷時電圧調整装置付変圧器バンクの
制御装置において、 断路器および遮断器の開閉状態をそれぞれ１ビ
ツトの情報として各変圧器バンク別に記憶回路に
記憶し、この記憶回路の情報を順次読出して各変
圧器バンクにおける断路器および遮断器の開閉状
態が所定の状態になつているか否かを論理演算回
路によつて判断することにより、 全体の変圧器バンクの制御開始条件の判断を、
変圧器バンク数の増減に伴う判断プログラムの修
正を行うことなく実行可能にし、さらに、その判
断処理を大幅に短縮可能にしたものである。
制御装置において、 断路器および遮断器の開閉状態をそれぞれ１ビ
ツトの情報として各変圧器バンク別に記憶回路に
記憶し、この記憶回路の情報を順次読出して各変
圧器バンクにおける断路器および遮断器の開閉状
態が所定の状態になつているか否かを論理演算回
路によつて判断することにより、 全体の変圧器バンクの制御開始条件の判断を、
変圧器バンク数の増減に伴う判断プログラムの修
正を行うことなく実行可能にし、さらに、その判
断処理を大幅に短縮可能にしたものである。
Ｃ 従来の技術
従来、送電用変電所等においては、下位変電所
や需要家の受電電圧を余り変動させないようにす
るために、負荷時電圧調整装置付変圧器バンクを
設け、この変圧器バンクの出力電圧をプログラム
コントローラ等の制御装置で制御している。
や需要家の受電電圧を余り変動させないようにす
るために、負荷時電圧調整装置付変圧器バンクを
設け、この変圧器バンクの出力電圧をプログラム
コントローラ等の制御装置で制御している。
Ｄ 考案が解決しようとする問題点
ところが、従来においては、例えばｋ個の変圧
器バンクの制御開始条件を、第４図のフローチヤ
ートに示すように、１号バンクから順にＮ号バン
クまでシリアルに判断しているため、バンク数に
応じて制御開始条件の判断処理時間が長くなつた
うえ、バンク数に増減が生じた場合は判断プログ
ラムの修正が必要となるという問題点があつた。
器バンクの制御開始条件を、第４図のフローチヤ
ートに示すように、１号バンクから順にＮ号バン
クまでシリアルに判断しているため、バンク数に
応じて制御開始条件の判断処理時間が長くなつた
うえ、バンク数に増減が生じた場合は判断プログ
ラムの修正が必要となるという問題点があつた。
本考案は、上記のような問題点を解決するため
になされたもので、その目的は全体の変圧器バン
クの制御開始条件の判断を、変圧器バンク数の増
減に伴う判断プログラムに修正を行うことなく実
行可能にし、さらに判断処理時間を大幅に短縮可
能にした変圧器バンクの制御装置を提供すること
にある。
になされたもので、その目的は全体の変圧器バン
クの制御開始条件の判断を、変圧器バンク数の増
減に伴う判断プログラムに修正を行うことなく実
行可能にし、さらに判断処理時間を大幅に短縮可
能にした変圧器バンクの制御装置を提供すること
にある。
Ｅ 問題点を解決するための手段
本考案は、１次側甲母線と乙母線との間に直列
接続された１次甲母線側断路器および１次乙母線
側断路器と、２次側甲母線と乙母線との間に直列
接続された２次甲母線側断路器および２次乙母線
側断路器と、前記１次甲母線側断路器と１次乙母
線側断路器との接続点と負荷時電圧調整装置付変
圧器バンクの入力側との間に接続された１次遮断
器と、前記２次甲母線側断路器と２次乙母線側断
路器との接続点と前記負荷時電圧調整装置付変圧
器バンクの出力側との間に接続された２次遮断器
とを変圧器バンク別に有する変電所において、前
記各断路器および遮断器の開閉状態が所定の状態
になつているか否かを変圧器バンク別に判断し、
所定の状態になつているならば、当該変圧器バン
クの制御を実行する変圧器バンクの制御装置であ
つて、各断路器および遮断器の開閉状態をそれぞ
れ１ビツトの情報として各変圧器バンク別に記憶
する記憶回路と、この記憶回路の情報を順次読出
して各変圧器バンクにおける断路器および遮断器
の開閉状態が所定の状態になつているか否かを論
理演算によつて判断する論理演算回路とを設けた
ものである。
接続された１次甲母線側断路器および１次乙母線
側断路器と、２次側甲母線と乙母線との間に直列
接続された２次甲母線側断路器および２次乙母線
側断路器と、前記１次甲母線側断路器と１次乙母
線側断路器との接続点と負荷時電圧調整装置付変
圧器バンクの入力側との間に接続された１次遮断
器と、前記２次甲母線側断路器と２次乙母線側断
路器との接続点と前記負荷時電圧調整装置付変圧
器バンクの出力側との間に接続された２次遮断器
とを変圧器バンク別に有する変電所において、前
記各断路器および遮断器の開閉状態が所定の状態
になつているか否かを変圧器バンク別に判断し、
所定の状態になつているならば、当該変圧器バン
クの制御を実行する変圧器バンクの制御装置であ
つて、各断路器および遮断器の開閉状態をそれぞ
れ１ビツトの情報として各変圧器バンク別に記憶
する記憶回路と、この記憶回路の情報を順次読出
して各変圧器バンクにおける断路器および遮断器
の開閉状態が所定の状態になつているか否かを論
理演算によつて判断する論理演算回路とを設けた
ものである。
Ｆ 作用
記憶回路には各断路器および遮断器の開閉状態
が、例えば開状態を“１”、閉状態を“０”とす
る１ビツトの情報で各バンク別に記憶される。論
理演算回路はこの情報を各バンク別に読出し、読
出したバンクの制御開始条件が成立しているか否
かを判断する。
が、例えば開状態を“１”、閉状態を“０”とす
る１ビツトの情報で各バンク別に記憶される。論
理演算回路はこの情報を各バンク別に読出し、読
出したバンクの制御開始条件が成立しているか否
かを判断する。
Ｇ 実施例
第１図は本考案による変圧器バンクの制御装置
を適用する変電所の一例を示す図であり、B1は
第１号の負荷時電圧調整装置付変圧器バンク（以
下LRTバンク）、Bkは第ｋ号にLRTバンクであ
る。また、１１および１２は１次側甲母線１と乙
母線２との間に直列接続された１号１次甲母線側
断路器および１号１次乙母線側断路器であり、ｋ
１およびｋ２は同様に１次側甲母線１と乙母線２
との間に直列接続された第ｋ号LRTバンクBkに
関するｋ号１次甲母線側断路器およびｋ号１次乙
母線側断路器であり、断路器１１と１２の接続点
は１号１次遮断器１３を介して第１号LRTバン
クB1の入力に接続されている。また、断路器ｋ
１とｋ２の接続点はｋ号１次遮断器ｋ３を介して
第ｋ号LRTバンクBkの入力に接続されている。
を適用する変電所の一例を示す図であり、B1は
第１号の負荷時電圧調整装置付変圧器バンク（以
下LRTバンク）、Bkは第ｋ号にLRTバンクであ
る。また、１１および１２は１次側甲母線１と乙
母線２との間に直列接続された１号１次甲母線側
断路器および１号１次乙母線側断路器であり、ｋ
１およびｋ２は同様に１次側甲母線１と乙母線２
との間に直列接続された第ｋ号LRTバンクBkに
関するｋ号１次甲母線側断路器およびｋ号１次乙
母線側断路器であり、断路器１１と１２の接続点
は１号１次遮断器１３を介して第１号LRTバン
クB1の入力に接続されている。また、断路器ｋ
１とｋ２の接続点はｋ号１次遮断器ｋ３を介して
第ｋ号LRTバンクBkの入力に接続されている。
一方、１４および１５は２次側甲母線３と乙母
線４との間に直列接続された１号２次甲母線側断
路器および１号２次乙母線側断路器であり、ｋ４
およびｋ５は同様に２次側甲母線３と乙母線４と
の間に直列接続された第ｋ号LRTバンクBkに関
するｋ号２次甲母線側断路器およびｋ号２次乙母
線側断路器であり、断路器１４と１５の接続点は
遮断器１６を介して第１号LRTバンクB1の出力
側に接続され、また、断路器ｋ４とｋ５の接続点
は遮断器ｋ６を介して第ｋ号LRTバンクBkの出
力側に接続されている。
線４との間に直列接続された１号２次甲母線側断
路器および１号２次乙母線側断路器であり、ｋ４
およびｋ５は同様に２次側甲母線３と乙母線４と
の間に直列接続された第ｋ号LRTバンクBkに関
するｋ号２次甲母線側断路器およびｋ号２次乙母
線側断路器であり、断路器１４と１５の接続点は
遮断器１６を介して第１号LRTバンクB1の出力
側に接続され、また、断路器ｋ４とｋ５の接続点
は遮断器ｋ６を介して第ｋ号LRTバンクBkの出
力側に接続されている。
以上のようなLRTバンク構成においては、第
２図に示すような論理回路によつて各バンクの制
御開始条件が判断される。
２図に示すような論理回路によつて各バンクの制
御開始条件が判断される。
すなわち、１次甲母線側断路器１１，ｋ１およ
び乙母線側断路器１２，ｋ２のうちいずれかが閉
状態（オン状態）であり、また２次甲母線側断路
器１４，ｋ４および乙母線側断路器１５，ｋ５の
うちいずれかが閉状態であり、かつ遮断器１３，
ｋ３および１６，ｋ６の両方が閉状態である時
に、当該バンクの制御開始条件が成立したものと
判断される。
び乙母線側断路器１２，ｋ２のうちいずれかが閉
状態（オン状態）であり、また２次甲母線側断路
器１４，ｋ４および乙母線側断路器１５，ｋ５の
うちいずれかが閉状態であり、かつ遮断器１３，
ｋ３および１６，ｋ６の両方が閉状態である時
に、当該バンクの制御開始条件が成立したものと
判断される。
従来の変圧器バンクの制御装置はこのような判
断を第１号から第ｋ号バンクまでシリアルに処理
するものであるが、この考案は第３図に示すよう
に、記憶回路MEMに各断路器および遮断器の開
閉状態をそれぞれ１ビツトの情報（開情報＝
“０”、閉情報＝“１”）として各バンク別に複数の
アドレスに亘つて並列に記憶させ、この記憶させ
た情報を順次読出して第２図に示した回路と同じ
論理演算回路LGCを時分割的に利用して各バン
クの制御開始条件を判断し、条件成立ならば記憶
回路MEMの別の記憶エリアにこのことを示す情
報（条件成立＝“１”、不成立＝“０”）を記憶さ
せ、この判断結果の情報によつて各バンクを制御
するものである。
断を第１号から第ｋ号バンクまでシリアルに処理
するものであるが、この考案は第３図に示すよう
に、記憶回路MEMに各断路器および遮断器の開
閉状態をそれぞれ１ビツトの情報（開情報＝
“０”、閉情報＝“１”）として各バンク別に複数の
アドレスに亘つて並列に記憶させ、この記憶させ
た情報を順次読出して第２図に示した回路と同じ
論理演算回路LGCを時分割的に利用して各バン
クの制御開始条件を判断し、条件成立ならば記憶
回路MEMの別の記憶エリアにこのことを示す情
報（条件成立＝“１”、不成立＝“０”）を記憶さ
せ、この判断結果の情報によつて各バンクを制御
するものである。
すなわち、記憶回路MEMのアドレス方向を断
路器や遮断器の区別に対応付け、各アドレスのビ
ツト方向をバンクの区別に対応付け、アドレス方
向とビツト方向の交点のビツトには例えば第１号
LRTバンクB1の２次甲母線側断路器の開閉状態
を“１”または“０”の情報で記憶させる。そし
て、全ての断路器および遮断器に関する開閉状態
の情報を記憶し終つたならば、記憶回路MEMの
記憶内容をアドレス方向に順次読出し、まず第１
アドレスと第２アドレスから読出した１次甲母線
側断路器の開閉状態情報と１次乙母線側断路器の
開閉状態情報との論理和を求める。これによつ
て、１度に全てのバンクにおける１次甲母線側断
路器と乙母線側断路器の開閉状態情報の論理和が
得られる。次に、この論理和の結果と第３アドレ
スに記憶されている１次遮断器の開閉状態の情報
との論理積を求める。
路器や遮断器の区別に対応付け、各アドレスのビ
ツト方向をバンクの区別に対応付け、アドレス方
向とビツト方向の交点のビツトには例えば第１号
LRTバンクB1の２次甲母線側断路器の開閉状態
を“１”または“０”の情報で記憶させる。そし
て、全ての断路器および遮断器に関する開閉状態
の情報を記憶し終つたならば、記憶回路MEMの
記憶内容をアドレス方向に順次読出し、まず第１
アドレスと第２アドレスから読出した１次甲母線
側断路器の開閉状態情報と１次乙母線側断路器の
開閉状態情報との論理和を求める。これによつ
て、１度に全てのバンクにおける１次甲母線側断
路器と乙母線側断路器の開閉状態情報の論理和が
得られる。次に、この論理和の結果と第３アドレ
スに記憶されている１次遮断器の開閉状態の情報
との論理積を求める。
従つて、このような論理演算を遮断器および遮
断器の接続段数相当数だけ行うことにより、全て
のバンクにおける制御開始条件の成否を判断する
ことができる。従つて、１アドレスにつき16ビツ
トの記憶容量を持つ記憶回路であれば、16バンク
までの制御条件の成立の可否を６回の論理和およ
び論理積演算によつて判断することができる。
断器の接続段数相当数だけ行うことにより、全て
のバンクにおける制御開始条件の成否を判断する
ことができる。従つて、１アドレスにつき16ビツ
トの記憶容量を持つ記憶回路であれば、16バンク
までの制御条件の成立の可否を６回の論理和およ
び論理積演算によつて判断することができる。
この場合、バンクが削除された場合には遮断器
の開閉状態情報を“０”にしておけばよい。
の開閉状態情報を“０”にしておけばよい。
つまり、予想されるバンク数の最大値に対応し
て１アドレスのビツト数を設定しておけば、この
ビツト数の範囲内でのバンクの増減に関しては同
じ論理演算によつて制御条件の可否を判断するこ
とができ、判断プログラムの修正を行なわなくて
済む。
て１アドレスのビツト数を設定しておけば、この
ビツト数の範囲内でのバンクの増減に関しては同
じ論理演算によつて制御条件の可否を判断するこ
とができ、判断プログラムの修正を行なわなくて
済む。
Ｈ 考案の効果
以上説明したように本考案によれば、変圧器バ
ンク数の増減があつても判断プログラムを変更す
ることなく制御条件が成立しているか否かを判断
することができる。また、１度に全バンクに関す
る論理演算を行うため、論理演算回数は断路器や
遮断器の接続段数相当のものに減少し、判断処理
時間を大幅に短くすることができる。
ンク数の増減があつても判断プログラムを変更す
ることなく制御条件が成立しているか否かを判断
することができる。また、１度に全バンクに関す
る論理演算を行うため、論理演算回数は断路器や
遮断器の接続段数相当のものに減少し、判断処理
時間を大幅に短くすることができる。
第１図は本考案を適用する変電所の一実施例を
示す図、第２図は変圧器バンクの制御条件を判断
する論理回路の構成図、第３図は本考案による制
御装置の要部の一実施例を示すブロツク図、第４
図は従来装置における制御条件の判断を行うフロ
ーチヤートである。 １……１次甲母線、２……１次乙母線、３……
２次甲母線、４……２次乙母線、１１，ｋ１……
１次甲母線側断路器、１２，ｋ２……１次乙母線
側断路器、１３，ｋ３，１６，ｋ６……遮断器、
１４，ｋ４……２次甲母線側断路器、１５，ｋ５
……２次乙母線側断路器、MEM……記憶回路、
LGC……論理演算回路、B1……第１号LRTバン
ク、Bk……第ｋ号LRTバンク。
示す図、第２図は変圧器バンクの制御条件を判断
する論理回路の構成図、第３図は本考案による制
御装置の要部の一実施例を示すブロツク図、第４
図は従来装置における制御条件の判断を行うフロ
ーチヤートである。 １……１次甲母線、２……１次乙母線、３……
２次甲母線、４……２次乙母線、１１，ｋ１……
１次甲母線側断路器、１２，ｋ２……１次乙母線
側断路器、１３，ｋ３，１６，ｋ６……遮断器、
１４，ｋ４……２次甲母線側断路器、１５，ｋ５
……２次乙母線側断路器、MEM……記憶回路、
LGC……論理演算回路、B1……第１号LRTバン
ク、Bk……第ｋ号LRTバンク。
Claims (1)
- １次側甲母線と乙母線との間に直列接続された
１次甲母線側断路器および１次乙母線側断路器
と、２次側甲母線と乙母線との間に直列接続され
た２次甲母線側断路器および２次乙母線側断路器
と、前記１次甲母線側断路器と１次乙母線側断路
器との接続点と負荷時電圧調整装置付変圧器バン
クの入力側との間に接続された１次遮断器と、前
記２次甲母線側断路器と２次乙母線側断路器との
接続点と前記負荷時電圧調整装置付変圧器バンク
の出力側との間に接続された２次遮断器とを変圧
器バンク別に有する変電所において、前記各断路
器および遮断器の開閉状態が所定の状態になつて
いるか否かを変圧器バンク別に判断し、所定の状
態になつているならば当該変圧器バンクの制御を
実行する変圧器バンクの制御装置であつて、各断
路器および遮断器の開閉状態をそれぞれ１ビツト
の情報として各変圧器バンク別に記憶する記憶回
路と、この記憶回路の情報を順次読出して各変圧
器バンクにおける断路器および遮断器の開閉状態
が所定の状態になつているか否かを論理演算によ
つて判断する論理演算回路とを備えた変圧器バン
クの制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14332985U JPH0524966Y2 (ja) | 1985-09-19 | 1985-09-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14332985U JPH0524966Y2 (ja) | 1985-09-19 | 1985-09-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6251414U JPS6251414U (ja) | 1987-03-31 |
| JPH0524966Y2 true JPH0524966Y2 (ja) | 1993-06-24 |
Family
ID=31052909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14332985U Expired - Lifetime JPH0524966Y2 (ja) | 1985-09-19 | 1985-09-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0524966Y2 (ja) |
-
1985
- 1985-09-19 JP JP14332985U patent/JPH0524966Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6251414U (ja) | 1987-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Van Cutsem et al. | Decision tree approaches to voltage security assessment | |
| JPH0524966Y2 (ja) | ||
| US5018099A (en) | Comparison circuit | |
| JP2553808Y2 (ja) | 力率制御装置 | |
| JPS5941125A (ja) | 電圧・無効電力制御装置 | |
| JPH057616Y2 (ja) | ||
| JPS61293122A (ja) | ノ−ドグル−ピング処理方法 | |
| SU799011A1 (ru) | Запоминающее устройство | |
| CN111709200A (zh) | 双向可投切移相器的等效模型构建及投切控制方法、系统 | |
| JPS61203825A (ja) | 電力系統の接続状態判定方式 | |
| JPS60106329A (ja) | 系統接続判別方法 | |
| JP2644243B2 (ja) | 電力系統設備の停止調整計算方式 | |
| SU1456974A1 (ru) | Устройство дл воспроизведени неоднозначных функций | |
| RU1815733C (ru) | Устройство локального регулировани напр жени на шинах т говой подстанции | |
| JPS63316626A (ja) | 需要家停止実績の編集方法 | |
| JPH0762813B2 (ja) | 変圧器運転制御方法 | |
| JPS633625A (ja) | 変圧器の運転制御装置 | |
| JPH0256014B2 (ja) | ||
| JPS61247232A (ja) | 電力系統の接続状態判定方式 | |
| JPS6031662A (ja) | アドレス制御回路 | |
| JPS58175056A (ja) | 判定命令の制御方式 | |
| JPS61214725A (ja) | 母線自動復旧装置 | |
| JPH0879961A (ja) | ディジタルリレー用整定値メモリーの分割使用方法 | |
| JPS63249435A (ja) | 電源切換制御回路 | |
| JPH03278233A (ja) | エキスパートシステム |