JPH052472A - Arithmetic unit - Google Patents
Arithmetic unitInfo
- Publication number
- JPH052472A JPH052472A JP18010591A JP18010591A JPH052472A JP H052472 A JPH052472 A JP H052472A JP 18010591 A JP18010591 A JP 18010591A JP 18010591 A JP18010591 A JP 18010591A JP H052472 A JPH052472 A JP H052472A
- Authority
- JP
- Japan
- Prior art keywords
- program
- dsp
- command
- ram
- arithmetic processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、算術演算や論理演算な
どを高速に実行できるディジタルシグナルプロセッサ
(以下では、DSPという)を用いて構成された演算装
置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an arithmetic unit composed of a digital signal processor (hereinafter referred to as DSP) capable of executing arithmetic operations and logical operations at high speed.
【0002】[0002]
【従来の技術】一般に、計側器などの装置には、外部に
コンピュ−タなどを接続せず、装置内において高速で各
種の演算や判断ができるようにマイクロコンピュ−タを
内蔵していているものが多い。このようなマイクロコン
ピュ−タには、プログラムやデ−タを記憶するROM
(リ−ドオンリメモリ)及びRAM(ランダムアクセス
メモリ)、周辺I/Oなどが必要となるが、近時では、
装置をコンパクトにするために、これらを1つのチップ
に内蔵させた1チップ型のマイクロコンピュ−タも広く
使用されている。ところで、このようなマイクロコンピ
ュ−タの演算速度は、一般に演算論理装置(ALU)、
クロック周波数、バスのサイズ等で決まるが、8ビット
ないし16ビットのマイクロコンピュ−タの演算速度は
1命令当り1μ秒程度のオ−ダであり、この演算速度
は、32ビットマイクロコンピュ−タを用いればさらに
高速化できるが、全体の構成が大きくなり装置のコスト
が上がるので、価格を優先する装置には使用し難い。そ
こで、近時では、比較的安価で高速処理の可能なディジ
タルシグナルプロセッサ(DSP)が開発され、算術演
算に使用されるようになってきた。このようなDSPは
内部でパイプライン処理を施しており、1命令0.1μ
秒程度で16ビットないし32ビットの演算が行なえ、
ソフトウェア面から見れば、算術演算や論理演算だけで
なく、条件判断も行える構成となっている。2. Description of the Related Art Generally, a device such as a measuring instrument has a built-in micro computer so that various calculations and judgments can be made at high speed without connecting a computer to the outside. There are many. Such a micro computer has a ROM for storing programs and data.
(Read-only memory), RAM (random access memory), peripheral I / O, etc. are required.
In order to make the device compact, a one-chip type micro computer in which these are built in one chip is also widely used. By the way, the operation speed of such a microcomputer is generally calculated by an arithmetic logic unit (ALU),
Although it depends on the clock frequency, the size of the bus, etc., the operation speed of the 8-bit to 16-bit microcomputer is about 1 microsecond per instruction. If it is used, the speed can be further increased, but since the entire configuration becomes large and the cost of the device increases, it is difficult to use it for a device in which price is prioritized. Therefore, recently, a digital signal processor (DSP), which is relatively inexpensive and capable of high-speed processing, has been developed and used for arithmetic operations. Such a DSP is internally pipelined and one instruction 0.1μ
16-bit or 32-bit operation can be done in about a second,
From a software standpoint, the configuration is such that not only arithmetic and logical operations but also conditional judgment can be performed.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、このよ
うなDSPによって条件判断を行う場合には、一般に条
件判断命令は演算命令に比べて多くの実行時間が必要と
なるため(演算1命令の実行が0.1μ秒に対して、条
件判断は、0.5μ秒程度かかる)、DSP自身に多く
の条件判断をさせるようなプログラムを含んだ算術演算
を実行させる場合には、かえって目的である高速演算が
達成できないという問題点があった。However, in the case of making a conditional judgment by such a DSP, the conditional judgment instruction generally requires a longer execution time than the arithmetic instruction (execution of one arithmetic operation instruction is required. (It takes about 0.5 μs to make a conditional judgment for 0.1 μs), but in the case of executing an arithmetic operation including a program that causes the DSP itself to make a lot of condition judgment, it is rather the purpose of high-speed operation. There was a problem that could not be achieved.
【0004】[0004]
【発明が解決しようとする課題】本発明は、上記問題点
に鑑みてなされたものであって、その目的とすべきとこ
ろは、DSPの処理速度を下げずに、条件判断を含んだ
算術演算を実行できるようにした演算装置を提供するこ
とにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object of the present invention is to perform arithmetic operations including condition judgment without reducing the processing speed of DSP. An object of the present invention is to provide an arithmetic unit capable of executing.
【0005】[0005]
【課題を解決するための手段】上記目的を達成するため
に提案される本発明は、条件判断を含んだ必要な演算処
理を行うための各種のコマンドを入力する入力装置と、
RAMに格納されたプログラムを取り出して演算処理を
実行するディジタルシグナルプロセッサと、このディジ
タルシグナルプロセッサの実行すべき演算処理プログラ
ムを複数個記憶してあるプログラムメモリと、上記入力
装置からのコマンドを解読して条件判断を行い、そのコ
マンドに従って、上記プログラムメモリから必要な演算
処理プログラムを選択して、上記RAMに格納させて上
記ディジタルシグナルプロセッサに、選択されたプログ
ラムを実行させる中央演算装置とを備えた構成となって
いる。DISCLOSURE OF THE INVENTION The present invention, which is proposed to achieve the above object, includes an input device for inputting various commands for performing necessary arithmetic processing including condition determination,
A digital signal processor that retrieves a program stored in RAM and executes arithmetic processing, a program memory in which a plurality of arithmetic processing programs to be executed by this digital signal processor are stored, and a command from the input device is decoded. A central processing unit for selecting a necessary arithmetic processing program from the program memory according to the command, storing the program in the RAM, and causing the digital signal processor to execute the selected program. It is composed.
【0006】[0006]
【作用】本発明の演算装置によれば、入力装置から条件
判断を含んだ演算処理を行うための各種のコマンドが入
力されたとき、CPUはDSPにホールド信号を送って
DSPの動作を一旦停止させ、入力したコマンドに応じ
た条件判断を行って、プログラムメモリからDSPの実
行すべきプログラムを選択し、RAMにロードさせ、D
SPを再起動させる。再起動されたDSPは、RAMに
転送されたプログラムを読み込んで、そのプログラムを
実行する。入力装置からは、処理すべき演算処理が変更
される毎にコマンドが送られてくるので、このときDS
Pの動作を停止してもなんら問題はなくDSPのプログ
ラム内でコマンドの条件判断をなくすことができる。こ
のため、DSP側で演算処理を行う度に、コマンドの有
無と種類を判断する手間が省けるので、演算処理に必要
な時間が短縮化できる。According to the arithmetic unit of the present invention, when various commands for performing arithmetic processing including condition judgment are input from the input unit, the CPU sends a hold signal to the DSP to temporarily stop the operation of the DSP. Then, the condition is determined according to the input command, the program to be executed by the DSP is selected from the program memory, loaded into the RAM, and the D
Reboot the SP. The restarted DSP reads the program transferred to the RAM and executes the program. A command is sent from the input device every time the arithmetic processing to be processed is changed.
There is no problem even if the operation of P is stopped, and the judgment of the command condition can be eliminated in the DSP program. For this reason, it is possible to save the time and effort required to determine the presence and type of the command each time the DSP performs the arithmetic processing, so that the time required for the arithmetic processing can be shortened.
【0007】[0007]
【実施例】以下に、本発明の実施例を添付図とともに説
明する。第1図は本発明の一実施例構成を示したブロッ
ク図である。1はキ−ボ−ドなど、人が演算装置にコマ
ンドによる指示を送るためのマンマシンインタ−フェ−
スを構成する入力装置、2はディジタルシグナルプロセ
ッサ(DSP)、3は中央演算処理装置(CPU)、4
はプログラムメモリ、5はDSPの実行すべきプログラ
ムの格納されるRAMである。ここに、ブロック図で
は、CPUとして1チップ構成のマイクロコンピュ−タ
を用いているが、マルチチップ構成の場合、周辺に必要
に応じてメモリ、タイマ、I/O等を用意すればよい。
また、プログラムメモリ4は、予めDSPの実行すべき
プログラムをa〜nを格納させた構成となっている。Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. Reference numeral 1 is a man-machine interface, such as a keyboard, for a person to send an instruction by a command to an arithmetic unit.
Input device that constitutes a computer, 2 is a digital signal processor (DSP), 3 is a central processing unit (CPU), 4
Is a program memory, and 5 is a RAM in which a program to be executed by the DSP is stored. Here, in the block diagram, a one-chip microcomputer is used as the CPU, but in the case of a multi-chip structure, a memory, a timer, an I / O, etc. may be prepared in the periphery as necessary.
Further, the program memory 4 has a configuration in which programs a to be executed by the DSP are stored in advance.
【0008】このような本発明の演算装置によれば、入
力装置1から条件判断を含んだ演算処理を行うための各
種のコマンドが入力されたときには、CPU3はDSP
2にホールド信号を送ってDSP2の動作を一旦停止さ
せ、入力装置1から入力されたコマンドに応じた条件判
断を行って解読し、プログラムメモリ4からDSP2の
実行すべきプログラムを選択して、RAM5にロードす
るように、プログラム転送制御信号をプログラムメモリ
4に送出する。プログラムメモリ4では、このプログラ
ム転送制御信号に従って選択されたプログラム(これを
プログラムxとする)RAM5に転送する。その後、C
PU3はホールド信号を解除し、DSP2に実行指令を
与えて再起動させれば、DSP2はRAM5にロードさ
れたプログラムxを用いて演算処理を実行する。このよ
うな本発明では、入力装置1からは、処理すべき演算処
理が変更される毎にコマンドが送られてくるので、この
ときDSP2の動作を停止してもなんら問題はなくDS
P2のプログラム内で条件判断処理をなくすことができ
る。According to the arithmetic unit of the present invention as described above, when various commands for performing arithmetic processing including condition judgment are input from the input unit 1, the CPU 3 causes the DSP to operate.
2 to send a hold signal to stop the operation of the DSP 2 once, make a condition judgment according to the command input from the input device 1 and decode it, and select a program to be executed by the DSP 2 from the program memory 4; The program transfer control signal is sent to the program memory 4 so as to be loaded into the program memory 4. In the program memory 4, the program selected according to the program transfer control signal (this is referred to as program x) is transferred to the RAM 5. Then C
When the PU3 releases the hold signal and gives an execution command to the DSP2 to restart it, the DSP2 executes arithmetic processing using the program x loaded in the RAM5. In the present invention as described above, since a command is sent from the input device 1 every time the arithmetic processing to be processed is changed, there is no problem even if the operation of the DSP 2 is stopped at this time.
The condition determination process can be eliminated in the program of P2.
【0009】図2は、演算プログラムを処理する際にD
SPで条件判断させている従来例のフロ−チャ−トであ
るが、コマンドa〜nを順次読み取り、条件判断を行っ
てから、演算処理a〜nを処理しているため、n番目の
演算プログラムの処理nを行なうためには、その前にn
回の条件判断を行わなくてはならない。これに対して、
本発明によれば、図3に示したように、入力装置1から
入力されたコマンドの解読と、条件判断をCPU側で行
ってから、DSPに必要なプログラムを選択し実行させ
るように予めプログラムが選定されているので条件判断
を行う必要がなく、したがって同じ演算処理xをより短
時間で行うことができる。実際には、図2のような処理
は1回限りではなく繰り返し行われるので、繰り返し毎
に条件判断を行わなくてはならないので、本発明による
演算時間の短縮効果は大きい。FIG. 2 shows D when processing an arithmetic program.
In the flow chart of the conventional example in which the condition is judged by the SP, the commands a to n are sequentially read, the condition judgment is performed, and then the calculation processes a to n are processed. Before processing n of the program, n
It is necessary to judge the condition once. On the contrary,
According to the present invention, as shown in FIG. 3, after the command input from the input device 1 is decoded and the condition is judged on the CPU side, a program necessary for the DSP to select and execute a necessary program is prepared in advance. Since it is selected, it is not necessary to judge the condition, and therefore the same calculation process x can be performed in a shorter time. In practice, the processing as shown in FIG. 2 is repeated not only once, but the condition judgment must be performed for each repetition, so that the calculation time of the present invention has a great effect of reducing the calculation time.
【0010】[0010]
【発明の効果】本発明は、入力装置から入力されたコマ
ンドを中央演算処理装置側で解読し、条件判別して、デ
ィジタルシグナルプロセッサの実行すべきプログラムを
プログラムメモリより選択し、その選択したプログラム
をRAMにロードさせ、ディジタルシグナルプロセッサ
によって実行される構成となっているので、ディジタル
シグナルプロセッサでは条件判断を行う必要がなく、し
たがってディジタルシグナルプロセッサ単独の場合に比
べて演算処理時間を著しく短縮化することができる。According to the present invention, the command input from the input device is decoded on the side of the central processing unit, the condition is determined, the program to be executed by the digital signal processor is selected from the program memory, and the selected program is selected. Is loaded into the RAM and executed by the digital signal processor, the digital signal processor does not need to make a condition judgment, and therefore the arithmetic processing time is remarkably shortened as compared with the case where only the digital signal processor is used. be able to.
【図1】本発明の演算装置のブロック構成図。FIG. 1 is a block configuration diagram of an arithmetic unit according to the present invention.
【図2】従来のソフトウェアでの条件判断を示したフロ
−チャ−ト。FIG. 2 is a flowchart showing condition judgment by conventional software.
【図3】本発明の演算装置でのソフトウェアでの処理を
示したフロ−チャ−トである。FIG. 3 is a flowchart showing processing by software in the arithmetic unit of the present invention.
1・・・入力装置 2・・・ディジタルシグナルプロセッサ(DSP) 3・・・中央演算処理装置(CPU) 4・・・プログラムメモリ 5・・・RAM 1 ... Input device 2 ... Digital signal processor (DSP) 3 ... Central processing unit (CPU) 4 ... Program memory 5 ... RAM
Claims (1)
マンドを入力する入力装置と、RAMに格納されたプロ
グラムを取り出して演算処理を実行するディジタルシグ
ナルプロセッサと、このディジタルシグナルプロセッサ
の実行すべき演算処理プログラムを複数個記憶してある
プログラムメモリと、上記入力装置からのコマンドを解
読して条件判断を行い、そのコマンドに従って、上記プ
ログラムメモリから必要な演算処理プログラムを選択し
て、上記RAMに格納させて上記ディジタルシグナルプ
ロセッサに、選択されたプログラムを実行させる中央演
算装置とを備えた演算装置。What is claimed is: 1. An input device for inputting various commands for performing necessary arithmetic processing including condition determination, a digital signal processor for extracting a program stored in a RAM and executing arithmetic processing, and this digital signal processor. A program memory in which a plurality of arithmetic processing programs to be executed by the signal processor are stored, and a command from the input device is decoded to make a condition determination, and a necessary arithmetic processing program is selected from the program memory according to the command. An arithmetic unit having a central arithmetic unit which is stored in the RAM and causes the digital signal processor to execute a selected program.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18010591A JPH052472A (en) | 1991-06-25 | 1991-06-25 | Arithmetic unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18010591A JPH052472A (en) | 1991-06-25 | 1991-06-25 | Arithmetic unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH052472A true JPH052472A (en) | 1993-01-08 |
Family
ID=16077514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18010591A Pending JPH052472A (en) | 1991-06-25 | 1991-06-25 | Arithmetic unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH052472A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6343162B1 (en) | 1997-12-25 | 2002-01-29 | Canon Kabushiki Kaisha | Contact type image sensor and information processing apparatus |
-
1991
- 1991-06-25 JP JP18010591A patent/JPH052472A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6343162B1 (en) | 1997-12-25 | 2002-01-29 | Canon Kabushiki Kaisha | Contact type image sensor and information processing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63261449A (en) | Data processor | |
US5068821A (en) | Bit processor with powers flow register switches control a function block processor for execution of the current command | |
US4967339A (en) | Operation control apparatus for a processor having a plurality of arithmetic devices | |
JP2594130B2 (en) | Semiconductor circuit | |
JPH052472A (en) | Arithmetic unit | |
JPH0560629B2 (en) | ||
JP2525492B2 (en) | Programmable controller | |
JPH052473A (en) | Arithmetic unit | |
JPH0377137A (en) | Information processor | |
JPH06324861A (en) | System and method for controlling cpu | |
JP2544533B2 (en) | Programmable controller sequence instruction processor | |
JP3139310B2 (en) | Digital signal processor | |
JPH04370832A (en) | Processor circuit | |
JPH03164945A (en) | Data processor | |
JP2618703B2 (en) | High-speed operation processing method of programmable sequence controller | |
JPS6238902A (en) | Processing system for sequence arithmetic | |
JP2743947B2 (en) | Micro program control method | |
JP2583614B2 (en) | Vector arithmetic unit | |
JPH11119995A (en) | Device and method for processing data | |
JPS63293638A (en) | Data processing system | |
JP2708647B2 (en) | How coprocessors support auxiliary functions | |
JPS625439A (en) | Instruction code expansion system | |
JPS61220035A (en) | Interruption generating circuit | |
JPH05250156A (en) | Risc processor | |
JPH07200490A (en) | Mpu |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010612 |