JPH05243912A - ニューラルネット駆動巡回型ディジタルフィルタによる信号処理方式 - Google Patents
ニューラルネット駆動巡回型ディジタルフィルタによる信号処理方式Info
- Publication number
- JPH05243912A JPH05243912A JP32584691A JP32584691A JPH05243912A JP H05243912 A JPH05243912 A JP H05243912A JP 32584691 A JP32584691 A JP 32584691A JP 32584691 A JP32584691 A JP 32584691A JP H05243912 A JPH05243912 A JP H05243912A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- nndf
- digital
- output
- neural network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【目的】アナログ信号をディジタル処理し、再びディジ
タル信号に再生したとき、その離散化を抑え、再現性の
良い信号処理を行う。 【構成】対象物１が出力するアナログ信号をud(v(t))を
サンプリング間隔ＴでＡ／Ｄ変換するサンプラー２とデ
ジタル変換信号ａにディジタル演算を実行するＮＮＤＦ
３ａと、ＮＮＤＦのデジタル出力信号y[kT] をＤ／Ａ変
換する零次ホールド回路４から構成される。
タル信号に再生したとき、その離散化を抑え、再現性の
良い信号処理を行う。 【構成】対象物１が出力するアナログ信号をud(v(t))を
サンプリング間隔ＴでＡ／Ｄ変換するサンプラー２とデ
ジタル変換信号ａにディジタル演算を実行するＮＮＤＦ
３ａと、ＮＮＤＦのデジタル出力信号y[kT] をＤ／Ａ変
換する零次ホールド回路４から構成される。
Description
【０００１】
【産業上の利用分野】本発明はＮＮＤＦによる信号処理
方法、特に、アナログ信号をディジタル化し、マイクロ
コンピュータ上のニューラルネット駆動ディジタルフィ
ルタで信号処理して再びアナログ信号を精度よく再生す
るＮＮＤＦによる信号処理方法に関する。
方法、特に、アナログ信号をディジタル化し、マイクロ
コンピュータ上のニューラルネット駆動ディジタルフィ
ルタで信号処理して再びアナログ信号を精度よく再生す
るＮＮＤＦによる信号処理方法に関する。
【０００２】
【従来の技術】従来の技術について図面を参照して詳細
に説明する。図１０は、従来の第１の例を示すブロック
図である。対象物からのアナログ信号をディジタル信号
に変換し、ディジタル演算を実行し、再びアナログ信号
に変換するディジタル信号処理の基本形は、図１０に示
すように、対象物１からのアナログ信号Ud(t) をサンプ
リングしてＡ／Ｄ変換するサンプラー２と、ディジタル
入力信号ａをＤ／Ａ変換してアナログ信号U(v(t)) を再
生するホールド回路４とから構成される。図１０の構成
で信号処理を行う場合、対象物１から出力されるアナロ
グ信号Ud(v(t))特性を精度良く近似するためにはサンプ
リング間隔を、小さくとる必要がある。
に説明する。図１０は、従来の第１の例を示すブロック
図である。対象物からのアナログ信号をディジタル信号
に変換し、ディジタル演算を実行し、再びアナログ信号
に変換するディジタル信号処理の基本形は、図１０に示
すように、対象物１からのアナログ信号Ud(t) をサンプ
リングしてＡ／Ｄ変換するサンプラー２と、ディジタル
入力信号ａをＤ／Ａ変換してアナログ信号U(v(t)) を再
生するホールド回路４とから構成される。図１０の構成
で信号処理を行う場合、対象物１から出力されるアナロ
グ信号Ud(v(t))特性を精度良く近似するためにはサンプ
リング間隔を、小さくとる必要がある。
【０００３】図１１は、従来の第２の例を示すブロック
図である。サンプリング間隔の制約のため、図１０の構
成では対象物１からのアナログ信号特性を精度良く近似
できない場合には、図１１に示すように、サンプラー２
とホールド回路４との間にさディジタルフィルタを設計
して挿入する必要がある。ディジタルフィルタ３は、デ
ィジタル入力信号ａに対してディジタル加算器、乗算
器、シフトレジスタ等の基本演算要素を用いてフィルタ
リングを実行する回路である。フィルタリングされたデ
ィジタル出力信号ｂは、ホールド回路４でＤ／Ａ変換さ
れアナログ信号u(v(t)) に戻されて信号処理を終了す
る。
図である。サンプリング間隔の制約のため、図１０の構
成では対象物１からのアナログ信号特性を精度良く近似
できない場合には、図１１に示すように、サンプラー２
とホールド回路４との間にさディジタルフィルタを設計
して挿入する必要がある。ディジタルフィルタ３は、デ
ィジタル入力信号ａに対してディジタル加算器、乗算
器、シフトレジスタ等の基本演算要素を用いてフィルタ
リングを実行する回路である。フィルタリングされたデ
ィジタル出力信号ｂは、ホールド回路４でＤ／Ａ変換さ
れアナログ信号u(v(t)) に戻されて信号処理を終了す
る。
【０００４】
【発明が解決しようとする課題】上述した従来の技術
は、対象物からのアナログ信号特性を周波数領域で、精
度よく再生するため、図１０の構成でサンプリング間隔
を小さくすると演算時間が増大する上にサンプラー２と
ホールド回路４を高精度なもの、すなわちホールド回路
を高次にする必要があり、ハードウェアのコストが高く
なるという欠点がある。さらに、ホールド回路を高次に
すると、ホールド回路の伝達関数が複雑なために、対象
物の伝達関数や出力信号の種類によっては回路の安定性
が保証されないという欠点がある。
は、対象物からのアナログ信号特性を周波数領域で、精
度よく再生するため、図１０の構成でサンプリング間隔
を小さくすると演算時間が増大する上にサンプラー２と
ホールド回路４を高精度なもの、すなわちホールド回路
を高次にする必要があり、ハードウェアのコストが高く
なるという欠点がある。さらに、ホールド回路を高次に
すると、ホールド回路の伝達関数が複雑なために、対象
物の伝達関数や出力信号の種類によっては回路の安定性
が保証されないという欠点がある。
【０００５】一方、図１１に示すようなディジタルフィ
ルタを仕様する場合には、サンプラー２とホールド回路
との合成伝達関数をキャンセルしてアナログ信号を完全
に再生可能なデスジタルフィルタを設計すればよいこと
になる。しかし、そのような理想的なディジタルフィル
タを実現するのは不可能であり、現実にはサンプラの出
力を直接ディジタルフィルタに入力して、対象物から出
力されるアナログ信号と近似特性がホールド回路の出力
で得られるまで、ディジタルフィルタの伝達関数の構成
やタップ係数を変更しながら試行錯誤で設計しを繰り返
すので、多大な工数が発生するという欠点がある。さら
に、フィルタの次数や構成によっては、フィルタのタッ
プ係数がサンプリング間隔に依存するので、回路の安定
性が保証されないという欠点がある。
ルタを仕様する場合には、サンプラー２とホールド回路
との合成伝達関数をキャンセルしてアナログ信号を完全
に再生可能なデスジタルフィルタを設計すればよいこと
になる。しかし、そのような理想的なディジタルフィル
タを実現するのは不可能であり、現実にはサンプラの出
力を直接ディジタルフィルタに入力して、対象物から出
力されるアナログ信号と近似特性がホールド回路の出力
で得られるまで、ディジタルフィルタの伝達関数の構成
やタップ係数を変更しながら試行錯誤で設計しを繰り返
すので、多大な工数が発生するという欠点がある。さら
に、フィルタの次数や構成によっては、フィルタのタッ
プ係数がサンプリング間隔に依存するので、回路の安定
性が保証されないという欠点がある。
【０００６】
【課題を解決するための手段】本発明のＮＮＤＦによる
信号処理方法は、アナログ信号をサンプリングし、ディ
ジタル入力信号に変換して出力するサンプラーと、β個
の遅延素子と１個の加算器とを有し、ディジタル入力信
号に演算処理を施すＮＮＤＦと、その出力をアナログ信
号に変換する零次のホールド回路とを含むＮＮＤＦによ
る信号処理方式において、(A) 前記ディジタル入力信号
を演算処理し、ＮＮＤＦに与える教師ディジタル信号を
生成する教師ディジタル信号生成パルス伝達関数が
信号処理方法は、アナログ信号をサンプリングし、ディ
ジタル入力信号に変換して出力するサンプラーと、β個
の遅延素子と１個の加算器とを有し、ディジタル入力信
号に演算処理を施すＮＮＤＦと、その出力をアナログ信
号に変換する零次のホールド回路とを含むＮＮＤＦによ
る信号処理方式において、(A) 前記ディジタル入力信号
を演算処理し、ＮＮＤＦに与える教師ディジタル信号を
生成する教師ディジタル信号生成パルス伝達関数が
【０００７】
【０００８】で与えられる教師ディジタル信号発生手
段、(B) 前記ＮＮＤＦがＦＩＲフィルタ構造を有し、対
象物から出力されるＮＮＤＦへの入力信号ｕd （v(t)）
と、ホールド回路からのアナログ再生信号に対し、ＮＮ
ＤＦが、タップ係数を階層型ニューラルネットの結合係
数μij、Ａj を用いて、
段、(B) 前記ＮＮＤＦがＦＩＲフィルタ構造を有し、対
象物から出力されるＮＮＤＦへの入力信号ｕd （v(t)）
と、ホールド回路からのアナログ再生信号に対し、ＮＮ
ＤＦが、タップ係数を階層型ニューラルネットの結合係
数μij、Ａj を用いて、
【０００９】
【００１０】となる関係で決定されるＮＮＤＦの構造決
定手段、(C) 前記ＮＮＤＦのタップ係数群が、入力層ユ
ニット数ｉ個、中間層ユニット数ｍ個、出力層ユニット
数１個をもつ階層型ニューラルネットで構成され、前記
階層型ニューラルネットの学習によって、各層間のタッ
プ係数Ａj 、μijが、ＮＮＤＦの出力y(kT) 、と教師デ
ィジタル信号パルス伝達関数出力d[kT] に対して、
定手段、(C) 前記ＮＮＤＦのタップ係数群が、入力層ユ
ニット数ｉ個、中間層ユニット数ｍ個、出力層ユニット
数１個をもつ階層型ニューラルネットで構成され、前記
階層型ニューラルネットの学習によって、各層間のタッ
プ係数Ａj 、μijが、ＮＮＤＦの出力y(kT) 、と教師デ
ィジタル信号パルス伝達関数出力d[kT] に対して、
【００１１】
【００１２】で設定し適応的にタップ係数を更新する手
段、とを含んで構成される。
段、とを含んで構成される。
【００１３】
【実施例】次に、本発明について図面を参照して詳細に
説明する。図１は本発明の一実施例を示すブロック図で
ある。
説明する。図１は本発明の一実施例を示すブロック図で
ある。
【００１４】図１に示すＮＮＤＦによる信号処理方式
は、対象物１が出力するアナログ信号をud(v(t))をサン
プリング間隔ＴでＡ／Ｄ変換するサンプラー２とデジタ
ル変換信号ａにディジタル演算を実行するＮＮＤＦ３ａ
と、ＮＮＤＦのデジタル出力信号y[kT] をＤ／Ａ変換す
る零次ホールド回路４から構成されている。また、ＮＮ
ＤＦはβ個の遅延素子と１個の加算器とを有する巡回型
ディジタルフィルタであり、各遅延素子から出力される
信号のゲインとなるタップ係数群は、入力層ユニット数
β個、中間層ユニット数ｍ個、出力層ユニット数１個の
階層型ニューラルネットで構成されている。
は、対象物１が出力するアナログ信号をud(v(t))をサン
プリング間隔ＴでＡ／Ｄ変換するサンプラー２とデジタ
ル変換信号ａにディジタル演算を実行するＮＮＤＦ３ａ
と、ＮＮＤＦのデジタル出力信号y[kT] をＤ／Ａ変換す
る零次ホールド回路４から構成されている。また、ＮＮ
ＤＦはβ個の遅延素子と１個の加算器とを有する巡回型
ディジタルフィルタであり、各遅延素子から出力される
信号のゲインとなるタップ係数群は、入力層ユニット数
β個、中間層ユニット数ｍ個、出力層ユニット数１個の
階層型ニューラルネットで構成されている。
【００１５】入力された対象物１のアナログ信号はサン
プラ２でディジタル入力信号に変換され、β個の遅延素
子によって１サンプリングごとに遅延され、階層型ニュ
ーラルネットに入力される。入力された信号は階層型ニ
ューラルネット内を並列に伝搬し、各層間ユニット出力
が計算され、出力層ユニットでＮＮＤＦの最終出力y[k
T] が計算される。さらに、ＮＮＤＦの出力は、ホール
ド回路４でＤ／Ａ変換器され、アナログ再生信号u(v
(t)) が出力される。一方、これと同時に、サンプラ２
の出力であるディジタル入力信号は、教師ディジタル信
号生成パルス伝達関数で信号処理された後、教師ディジ
タル信号d[kT] としてＮＮＤＦに入力される。ＮＮＤＦ
は与えられた教師ディジタル信号に基づいて、ＮＮＤＦ
との誤差を計算し、階層型ニューラルネットの学習によ
ってタップ係数を適応的に変更していく。ＮＮＤＦの演
算処理過程については後で詳細に述べる。
プラ２でディジタル入力信号に変換され、β個の遅延素
子によって１サンプリングごとに遅延され、階層型ニュ
ーラルネットに入力される。入力された信号は階層型ニ
ューラルネット内を並列に伝搬し、各層間ユニット出力
が計算され、出力層ユニットでＮＮＤＦの最終出力y[k
T] が計算される。さらに、ＮＮＤＦの出力は、ホール
ド回路４でＤ／Ａ変換器され、アナログ再生信号u(v
(t)) が出力される。一方、これと同時に、サンプラ２
の出力であるディジタル入力信号は、教師ディジタル信
号生成パルス伝達関数で信号処理された後、教師ディジ
タル信号d[kT] としてＮＮＤＦに入力される。ＮＮＤＦ
は与えられた教師ディジタル信号に基づいて、ＮＮＤＦ
との誤差を計算し、階層型ニューラルネットの学習によ
ってタップ係数を適応的に変更していく。ＮＮＤＦの演
算処理過程については後で詳細に述べる。
【００１６】ここでは、まず、ＮＮＤＦに与える教師デ
ィジタル信号発生手段について説明する。一般にディジ
タルフィルタが理想的な特性を持つためには、サンプル
・ホールドした場合、フィードバック信号を含む対象物
１の出力のアナログ信号ud(v(t))とホールド回路４から
出力される再生アナログ信号u(v(t)) との理想的には ｕ[v(t)]＝ｕd[v(t)] (1) なる関係があればよい。しかし、実際にはディジタル化
による量子化誤差により、完全なアナログ再生信号を生
成する理想ディジタルフィルタを設計することは不可能
である為、できる限り元のアナログ信号特性を近似する
ディジタルフィルタを挿入する必要がある。また、ＮＮ
ＤＦでこのディジタルフィルタを構成する場合、そのタ
ップ係数は、階層型ニューラルネットの学習によって、
教師ディジタル信号特性を近似するように、タップ係数
が形成されるので、元のアナログ信号特性をできる限り
高精度に近似している教師ディジタル信号が生成される
ことが不可欠である。ここでは図３に示される非巡回デ
ィジタルフィルタ（FInite Recursive digital filter
: 以下ＦＩＲディジタルフィルタ）３ｂの極限特性で
ある教師ディジタル信号生成パルス伝達関数を文献：シ
ステムと制御Vol.29,No.4 pp259-267(1985) 『連続時間
系のデジタル制御則』を参考にして、解析的に求める方
法を詳細に説明する。
ィジタル信号発生手段について説明する。一般にディジ
タルフィルタが理想的な特性を持つためには、サンプル
・ホールドした場合、フィードバック信号を含む対象物
１の出力のアナログ信号ud(v(t))とホールド回路４から
出力される再生アナログ信号u(v(t)) との理想的には ｕ[v(t)]＝ｕd[v(t)] (1) なる関係があればよい。しかし、実際にはディジタル化
による量子化誤差により、完全なアナログ再生信号を生
成する理想ディジタルフィルタを設計することは不可能
である為、できる限り元のアナログ信号特性を近似する
ディジタルフィルタを挿入する必要がある。また、ＮＮ
ＤＦでこのディジタルフィルタを構成する場合、そのタ
ップ係数は、階層型ニューラルネットの学習によって、
教師ディジタル信号特性を近似するように、タップ係数
が形成されるので、元のアナログ信号特性をできる限り
高精度に近似している教師ディジタル信号が生成される
ことが不可欠である。ここでは図３に示される非巡回デ
ィジタルフィルタ（FInite Recursive digital filter
: 以下ＦＩＲディジタルフィルタ）３ｂの極限特性で
ある教師ディジタル信号生成パルス伝達関数を文献：シ
ステムと制御Vol.29,No.4 pp259-267(1985) 『連続時間
系のデジタル制御則』を参考にして、解析的に求める方
法を詳細に説明する。
【００１７】アナログ入力信号 ud[v(t)] に対して、図
４に示される信号処理を施した後のホールド回路の出力
u(t)は遅延素子数β、サンプリング間隔Ｔとし、ｋＴ≦
ｔ＜( ｋ＋１) Ｔにおいて、
４に示される信号処理を施した後のホールド回路の出力
u(t)は遅延素子数β、サンプリング間隔Ｔとし、ｋＴ≦
ｔ＜( ｋ＋１) Ｔにおいて、
【００１８】
【００１９】と表わせる。また，そのＦＩＲデジタルフ
ィルタ３ｂのパルス伝達関数をＤ (z)とすると
ィルタ３ｂのパルス伝達関数をＤ (z)とすると
【００２０】
【００２１】となる。
【００２２】
【００２３】
【００２４】である。ＦＩＲディジタルフィルタ３ｂの
タップ係数αi を図５に示される常微分方程式の数値積
分法の一つであるAdams-Bashforth 法の係数に対応させ
ると、Adams-Bashforth 法の段数βに一致する。
タップ係数αi を図５に示される常微分方程式の数値積
分法の一つであるAdams-Bashforth 法の係数に対応させ
ると、Adams-Bashforth 法の段数βに一致する。
【００２５】一方、数値計算法に於けるAdams-Bashfort
h 法の段数とその計算精度は図６に示される関係があ
る。そこで、βが大きい程精度が良くなることに着目す
れば,β→∞のＦＩＲディジタルフィルタは限りなくア
ナログ信号を近似していることが期待できる。遅延素子
数βのＦＩＲデジタルフィルタのパルス伝達関数におい
て、Ｚ＝ejwTと置き，（但し、j は複素数）、Ｄβ (e
jwT) を １−ｅ-jwT で整理すると、
h 法の段数とその計算精度は図６に示される関係があ
る。そこで、βが大きい程精度が良くなることに着目す
れば,β→∞のＦＩＲディジタルフィルタは限りなくア
ナログ信号を近似していることが期待できる。遅延素子
数βのＦＩＲデジタルフィルタのパルス伝達関数におい
て、Ｚ＝ejwTと置き，（但し、j は複素数）、Ｄβ (e
jwT) を １−ｅ-jwT で整理すると、
【００２６】
【００２７】( １−ｅ-jwT) のべき乗でくくるとAdams-
Bashforth 法を後退差分形式で表現した時の係数値が現
れる。以上の例から類推によって、β→∞のＦＩＲディ
ジタルフィルタのパルス伝達関数は
Bashforth 法を後退差分形式で表現した時の係数値が現
れる。以上の例から類推によって、β→∞のＦＩＲディ
ジタルフィルタのパルス伝達関数は
【００２８】
【００２９】と表すことができる。ただし、
【００３０】
【００３１】である。 ここで,Adams-Bashforth法の数
値計算アルゴリスムの導出法にもどって(4) を比較する
と、Ｄ (ejwT) はMaclaurin 展開の係数εm を与える母
関数と定義されるので、ｔ＝( １−ｅ-jwT) と置き換え
(5) を代入し、一般化した二項定理を用いると(4) 式は
値計算アルゴリスムの導出法にもどって(4) を比較する
と、Ｄ (ejwT) はMaclaurin 展開の係数εm を与える母
関数と定義されるので、ｔ＝( １−ｅ-jwT) と置き換え
(5) を代入し、一般化した二項定理を用いると(4) 式は
【００３２】
【００３３】の簡単な定積分となる。
【００３４】(1−ｔ)-r ＝ｅｘｐ［−ｒloge(1−ｔ) ］
と, おけば (7)は
と, おけば (7)は
【００３５】
【００３６】となる。置き換えたｔをもどして整理する
と，β→∞の場合の非巡回型ディジタルフィルタの周波
数応答は
と，β→∞の場合の非巡回型ディジタルフィルタの周波
数応答は
【００３７】
【００３８】と、教師信号入力パルス伝達関数を解析的
に求めることができる。さらに、変型すると、
に求めることができる。さらに、変型すると、
【００３９】
【００４０】となっている。一方、Ｄ／Ａ変換器である
ホールド回路を零次とし、その伝達関数をＨ(jω) とす
れば
ホールド回路を零次とし、その伝達関数をＨ(jω) とす
れば
【００４１】
【００４２】である。式(10)と、式(11)は図３に示され
るようにカスケード接続されているので、式(11)のｅ
(-jwT/2)と式(10)のｅ(jwT/2) は常にキャンセルされ
る。従って、信号処理による位相のズレはサンプラの位
相だけになる。図７，図８は対象物１からのアナログ信
号をｕ（v(ｔ) ）＝ｅ-t、サンプリング時間を0.5[SEC]
とた時の、図４に示されるデジタル処理を行なった時の
周波数特性を示すボード線図である。横軸は周波数、縦
軸は図７においてはゲイン[dB]、図８においては位相[d
eg] である。β＝１は従来のデジタル信号処理を行った
時の再現された出力信号ｕ（v(ｔ) ）の周波数特性、β
＝２，３は図４に示されるＦＩＲデジタルフィルタを用
いた時の出力信号ｕ（v(ｔ) ）の周波数特性、β→∞は
図４に示されたＦＩＲデジタルフィルタの極限特性の出
力信号ｕ（v(ｔ) ）の周波数特性である。図６のゲイン
線図において、従来のデジタル信号処理は元のアナログ
信号を比較的良く近似し、周波数帯域を広く取れるよう
にみえるが、位相特性はかなり劣化する。一方、ＦＩＲ
デジタルフィルタを挿入した場合、ゲイン特性は高周波
数帯域においては従来のデジタル信号処理方式に比べ、
やや劣化する。しかし、サンプリング周波数ωs （=1/
T) とした時、周波数帯域０＜ω＜ωs 以外で実用上使
用されることはないのでその範囲ではβの大きいＦＩＲ
デジタルフィルタを挿入することで特性の改善が図れ、
β＝１における従来の単純なサンプル・ホールドによる
ディジタル化よりもアナログ特性に対する近似の度合が
高いことが言える。
るようにカスケード接続されているので、式(11)のｅ
(-jwT/2)と式(10)のｅ(jwT/2) は常にキャンセルされ
る。従って、信号処理による位相のズレはサンプラの位
相だけになる。図７，図８は対象物１からのアナログ信
号をｕ（v(ｔ) ）＝ｅ-t、サンプリング時間を0.5[SEC]
とた時の、図４に示されるデジタル処理を行なった時の
周波数特性を示すボード線図である。横軸は周波数、縦
軸は図７においてはゲイン[dB]、図８においては位相[d
eg] である。β＝１は従来のデジタル信号処理を行った
時の再現された出力信号ｕ（v(ｔ) ）の周波数特性、β
＝２，３は図４に示されるＦＩＲデジタルフィルタを用
いた時の出力信号ｕ（v(ｔ) ）の周波数特性、β→∞は
図４に示されたＦＩＲデジタルフィルタの極限特性の出
力信号ｕ（v(ｔ) ）の周波数特性である。図６のゲイン
線図において、従来のデジタル信号処理は元のアナログ
信号を比較的良く近似し、周波数帯域を広く取れるよう
にみえるが、位相特性はかなり劣化する。一方、ＦＩＲ
デジタルフィルタを挿入した場合、ゲイン特性は高周波
数帯域においては従来のデジタル信号処理方式に比べ、
やや劣化する。しかし、サンプリング周波数ωs （=1/
T) とした時、周波数帯域０＜ω＜ωs 以外で実用上使
用されることはないのでその範囲ではβの大きいＦＩＲ
デジタルフィルタを挿入することで特性の改善が図れ、
β＝１における従来の単純なサンプル・ホールドによる
ディジタル化よりもアナログ特性に対する近似の度合が
高いことが言える。
【００４３】以上の観点から、アナログ信号をサンプラ
でディジタル化したディジタル入力信号は、このＦＩＲ
ディジタルフィルタで演算処理後、教師ディジタル信号
d[kT] としてＮＮＤＦへ入力すると、アナログ信号を単
純に、ディジタル化した教師ディジタル信号を入力する
よりも、よりアナログ信号特性を再現するように、ニュ
ーラルネットは学習によって適応的にタップ係数を更新
していくことができる。
でディジタル化したディジタル入力信号は、このＦＩＲ
ディジタルフィルタで演算処理後、教師ディジタル信号
d[kT] としてＮＮＤＦへ入力すると、アナログ信号を単
純に、ディジタル化した教師ディジタル信号を入力する
よりも、よりアナログ信号特性を再現するように、ニュ
ーラルネットは学習によって適応的にタップ係数を更新
していくことができる。
【００４４】図２および図３は、ＮＮＤＦの構成法、信
号処理過程を示すフローチャートである。ＮＮＤＦのタ
イプをＦＩＲ型ディジタルフィルタとし、そのタップ係
数群を階層型ニューラルネットで構成する。まず、手順
６でタップ係数をの小さな乱数で初期化する。また、ｋ
＝０時刻でのディジタル入力信号の（ｉ−１）個の遅延
素子の出力の出発値も同様に手順７で小さな乱数で初期
化する。いま、図１に示す対象物１からのフィードバッ
ク信号v(t)を含むアナログ入力信号ud[v(t)]とし、ｋＴ
時刻における階層型ニューラルネットの入力層ユニット
をｘ(i)[kT] （ｉ＝１、２…β）と表記する。手順８で
入力されたアナログ信号は、サンプラー２によってディ
ジタル化され、手順９でud[v(kT)] はβ個の遅延素子に
よって、１サンプリング時間ごとに遅延される。さらに
手順１０で遅延信号は階層型ニューラルネットの各入力
層ユニットに入力され、ｉ番目の入力層ユニットｘ(i)
に入力されるディジタル入力信号の時刻ｋＴに於ける関
係式は ｘ(i)[kT] ＝ud［v[(k-i+1)T] ］ (12) となる。入力された信号は各層間の結合係数倍されて並
列に階層型ニューラルネットの各層間を伝搬していく。
この時、ｊ番目のＮＮＤＦの中間層ユニットの出力値は
手順１１で次式の様に計算される。
号処理過程を示すフローチャートである。ＮＮＤＦのタ
イプをＦＩＲ型ディジタルフィルタとし、そのタップ係
数群を階層型ニューラルネットで構成する。まず、手順
６でタップ係数をの小さな乱数で初期化する。また、ｋ
＝０時刻でのディジタル入力信号の（ｉ−１）個の遅延
素子の出力の出発値も同様に手順７で小さな乱数で初期
化する。いま、図１に示す対象物１からのフィードバッ
ク信号v(t)を含むアナログ入力信号ud[v(t)]とし、ｋＴ
時刻における階層型ニューラルネットの入力層ユニット
をｘ(i)[kT] （ｉ＝１、２…β）と表記する。手順８で
入力されたアナログ信号は、サンプラー２によってディ
ジタル化され、手順９でud[v(kT)] はβ個の遅延素子に
よって、１サンプリング時間ごとに遅延される。さらに
手順１０で遅延信号は階層型ニューラルネットの各入力
層ユニットに入力され、ｉ番目の入力層ユニットｘ(i)
に入力されるディジタル入力信号の時刻ｋＴに於ける関
係式は ｘ(i)[kT] ＝ud［v[(k-i+1)T] ］ (12) となる。入力された信号は各層間の結合係数倍されて並
列に階層型ニューラルネットの各層間を伝搬していく。
この時、ｊ番目のＮＮＤＦの中間層ユニットの出力値は
手順１１で次式の様に計算される。
【００４５】
【００４６】
【００４７】ただし、 Ｐ(j)[kT] は中間層ユニットに
おける出力、ｆ1(x)は ｆ1 （ｘ）＝１／( １＋e-x) (14) なる非線形特性をもつシグモイド関数である。続いて、
中間層ユニット出力は、出力層ユニットの入力信号とな
り、手順１２でＮＮＤＦの出力y[kT] としてが次式の様
に計算される。
おける出力、ｆ1(x)は ｆ1 （ｘ）＝１／( １＋e-x) (14) なる非線形特性をもつシグモイド関数である。続いて、
中間層ユニット出力は、出力層ユニットの入力信号とな
り、手順１２でＮＮＤＦの出力y[kT] としてが次式の様
に計算される。
【００４８】
【００４９】
【００５０】ただし、Ａj は中間層ユニットと出力層ユ
ニット間の結合係数、ｆ2 （ｘ）は出力層に限り元の信
号レベルに合わせるために、 ｆ2 （ｘ）＝ｘ (17) なる線形関数を採用する。従って、ホールド回路４から
出力されるＮＮＤＦの信号処理に基づく式(2) に対応す
る再生アナログ信号ｕ（v(ｔ) ）は式(12)と式(15)か
ら、
ニット間の結合係数、ｆ2 （ｘ）は出力層に限り元の信
号レベルに合わせるために、 ｆ2 （ｘ）＝ｘ (17) なる線形関数を採用する。従って、ホールド回路４から
出力されるＮＮＤＦの信号処理に基づく式(2) に対応す
る再生アナログ信号ｕ（v(ｔ) ）は式(12)と式(15)か
ら、
【００５１】
【００５２】となることがわかる。さらに、手順１３で
教師ディジタル信号とＮＮＤＦの出力信号の２乗誤差
教師ディジタル信号とＮＮＤＦの出力信号の２乗誤差
【００５３】
【００５４】が計算され、手順１４で学習収束規格値ε
（ただし、εは充分小さな正の実数）以下になるまで学
習が行なわれる。学習が収束しない場合には、手順１
６，手順１７で、ＮＮＤＦのタップ係数を更新する。ま
ず、手順１６では、出力層と中間層間のタップ係数が次
式のように計算される。
（ただし、εは充分小さな正の実数）以下になるまで学
習が行なわれる。学習が収束しない場合には、手順１
６，手順１７で、ＮＮＤＦのタップ係数を更新する。ま
ず、手順１６では、出力層と中間層間のタップ係数が次
式のように計算される。
【００５５】
【００５６】
【００５７】続いて、手順１７で中間層と入力層間のタ
ップ係数が次式のように更新される。
ップ係数が次式のように更新される。
【００５８】
【００５９】
【００６０】ＮＮＤＦの学習過程では、アナログ入力信
号u(v(ｔ))のサンプリングされたディジタル入力信号と
教師ディジタル信号の各ｋＴ時刻での値をセットで与
え、学習が収束するまで繰り返してＮＮＤＦで演算処理
を行なう。学習の終了時点では、階層型ニューラルネッ
トの荷重値Ａj 、μijとしてタップ係数が唯一決定さ
れ、手順１５で計算機内のメモリに格納される。
号u(v(ｔ))のサンプリングされたディジタル入力信号と
教師ディジタル信号の各ｋＴ時刻での値をセットで与
え、学習が収束するまで繰り返してＮＮＤＦで演算処理
を行なう。学習の終了時点では、階層型ニューラルネッ
トの荷重値Ａj 、μijとしてタップ係数が唯一決定さ
れ、手順１５で計算機内のメモリに格納される。
【００６１】以上述べた様にＮＮＤＦ部では、手順１
０、手順１１、手順１２、手順１３、手順１４、手順１
５、手順１６、手順１７の過程で、式(13)、式(15)から
明かなように、ディジタル入力信号の積分演算過程を実
行し、かつ図９に示すように、ｋＴ≦ｔ＜( ｋ＋１) Ｔ
におけるディジタル入力信号を順次推定、補間していく
ことになる。また、ニューラルネット内では、入力され
たディジタル入力信号は各層間ユニットの結合係数倍さ
れて、信号が並列に伝搬するので、図２および図３に示
されるような構造をもつｉ×ｊ個のＦＩＲディジタルフ
イルタの積分過程が並列に実行されていることと等価で
ある。従って、学習の過程では、この並列積分演算処理
過程の信号流れの優劣が、ニューラルネットの結合係数
の強度、すなわちＮＮＤＦのタップ係数Ａj 、μij と
して蓄えられていくことになる。
０、手順１１、手順１２、手順１３、手順１４、手順１
５、手順１６、手順１７の過程で、式(13)、式(15)から
明かなように、ディジタル入力信号の積分演算過程を実
行し、かつ図９に示すように、ｋＴ≦ｔ＜( ｋ＋１) Ｔ
におけるディジタル入力信号を順次推定、補間していく
ことになる。また、ニューラルネット内では、入力され
たディジタル入力信号は各層間ユニットの結合係数倍さ
れて、信号が並列に伝搬するので、図２および図３に示
されるような構造をもつｉ×ｊ個のＦＩＲディジタルフ
イルタの積分過程が並列に実行されていることと等価で
ある。従って、学習の過程では、この並列積分演算処理
過程の信号流れの優劣が、ニューラルネットの結合係数
の強度、すなわちＮＮＤＦのタップ係数Ａj 、μij と
して蓄えられていくことになる。
【００６２】また、学習終了後のＮＮＤＦのタップ係数
Ａj 、μijは、未知の時変アナログ信号を入力しても、
ＮＮＤＦの信号処理演算により、元のアナログ信号を再
生することができる巡回型ディジタルフィルタを学習に
よって獲得しているので、例えば、入力される任意の時
変アナログ信号に局所的なノイズがのっているような場
合や、任意の時刻の信号情報が欠落している場合でも、
ＮＮＤＦによるディジタル信号処理によって、各サンプ
ル時刻の推定、補間され、ノイズにも強い信号再現特性
を実現できる。
Ａj 、μijは、未知の時変アナログ信号を入力しても、
ＮＮＤＦの信号処理演算により、元のアナログ信号を再
生することができる巡回型ディジタルフィルタを学習に
よって獲得しているので、例えば、入力される任意の時
変アナログ信号に局所的なノイズがのっているような場
合や、任意の時刻の信号情報が欠落している場合でも、
ＮＮＤＦによるディジタル信号処理によって、各サンプ
ル時刻の推定、補間され、ノイズにも強い信号再現特性
を実現できる。
【００６３】
【発明の効果】本発明のＮＮＤＦによる信号処理方式
は、対象物の出力するアナログ信号をサンプラーとホー
ルド回路の間に、巡回型ディジタルフィルタのタップ係
数を階層型ニューラルネットの結合係数に対応させた、
ＮＮＤＦを挿入する。ＮＮＤＦに与える教師ディジタル
信号は単純にアナログ信号をサンプリングしたディジタ
ル入力信号を与える代わりに、Adams-Bashforth 法の数
値計算アルゴリスムによりタップ係数が定まるＦＩＲデ
ジ、 タルフィルタの遅延素子数を増加させた極限（β→
∞）の周波数特性を持つＦＩＲディジタルフィルタで信
号処理した教師ディジタル信号を入力する。この信号は
対象物から出力されるアナログ入力信号の周波数特性を
広帯域にわたって精度よく近似しているので、階層型ニ
ューラルネットの学習の終了時点では、もとのアナログ
入力信号特性を反映する適切なＮＮＤＦのタップ係数が
形成されるという効果がある。学習の過程では、各層間
のタップ係数修正式に対し、１時刻前のタップ係数修正
量と学習安定化係数の積を修正項に加えることによっ
て、学習が安定に進み、タップ係数の形成が良好に行な
われるという効果がある。
は、対象物の出力するアナログ信号をサンプラーとホー
ルド回路の間に、巡回型ディジタルフィルタのタップ係
数を階層型ニューラルネットの結合係数に対応させた、
ＮＮＤＦを挿入する。ＮＮＤＦに与える教師ディジタル
信号は単純にアナログ信号をサンプリングしたディジタ
ル入力信号を与える代わりに、Adams-Bashforth 法の数
値計算アルゴリスムによりタップ係数が定まるＦＩＲデ
ジ、 タルフィルタの遅延素子数を増加させた極限（β→
∞）の周波数特性を持つＦＩＲディジタルフィルタで信
号処理した教師ディジタル信号を入力する。この信号は
対象物から出力されるアナログ入力信号の周波数特性を
広帯域にわたって精度よく近似しているので、階層型ニ
ューラルネットの学習の終了時点では、もとのアナログ
入力信号特性を反映する適切なＮＮＤＦのタップ係数が
形成されるという効果がある。学習の過程では、各層間
のタップ係数修正式に対し、１時刻前のタップ係数修正
量と学習安定化係数の積を修正項に加えることによっ
て、学習が安定に進み、タップ係数の形成が良好に行な
われるという効果がある。
【００６４】また、学習で形成されたタップ係数は、任
意の時変アナログ信号にノイズが含まれている場合で
も、元の信号特性を学習によって各サンプリング間隔間
の信号を補間、推定するように演算処理されるので、耐
ノイズ特性にすぐれたフィルタリング機能と信号再現性
が実現できるという効果がある。
意の時変アナログ信号にノイズが含まれている場合で
も、元の信号特性を学習によって各サンプリング間隔間
の信号を補間、推定するように演算処理されるので、耐
ノイズ特性にすぐれたフィルタリング機能と信号再現性
が実現できるという効果がある。
【００６５】さらに、階層型ニューラルネットが学習に
よってタップ係数を適応的に更新していくので、フィル
タの設計の自動化できる上、任意のアナログ信号特性を
反映したディジタルフィルタが学習によって、容易に構
成できるという効果がある。
よってタップ係数を適応的に更新していくので、フィル
タの設計の自動化できる上、任意のアナログ信号特性を
反映したディジタルフィルタが学習によって、容易に構
成できるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】ＮＮＤＦの構成法、信号処理過程を示すフロー
チャートである。
チャートである。
【図３】ＮＮＤＦの構成法、信号処理過程を示すフロー
チャートである。
チャートである。
【図４】Adams-Bashforth 型ＦＩＲデジタルフィルタを
用いたデジタル信号処理方式のブロック図である。
用いたデジタル信号処理方式のブロック図である。
【図５】Adams-Bashforth 型ＦＩＲデジタルフィルタの
フィードフォワードタップ係数、および常微分方程式の
数値計算法の１つであるAdams-Bashforth 法の係数値を
示す図である。
フィードフォワードタップ係数、および常微分方程式の
数値計算法の１つであるAdams-Bashforth 法の係数値を
示す図である。
【図６】Adams-Bashforth 型ＦＩＲデジタルフィルタの
遅延素子数および数値計算法のAdams-Bashforth 法の段
数と計算精度との対照を示す図である。
遅延素子数および数値計算法のAdams-Bashforth 法の段
数と計算精度との対照を示す図である。
【図７】ゲイン−周波数関係を示すグラフである。
【図８】位相−周波数関係を示すグラフである。
【図９】ＮＮＤＦの各サンプリング時刻でのデータ補間
の概念図である。
の概念図である。
【図１０】従来の第１の例を示すブロック図である。
【図１１】従来の第２の例を示すブロック図である。
１ 対象物 ２ サンプラー（Ａ／Ｄ変換器） ３ａ ニューラルネット駆動巡回型デジタルフィルタ ３ｂ ＦＩＲデジタルフィルタ（ Adams-Bashforth型
を含む） ３ｃ 一般に設計されているディジタルフィルタ ４ ホールド回路（Ｄ／Ａ変換器） ５ 教師ディジタル信号生成パルス伝達関数 ａ ディジタル入力信号 ｂ ディジタル出力信号
を含む） ３ｃ 一般に設計されているディジタルフィルタ ４ ホールド回路（Ｄ／Ａ変換器） ５ 教師ディジタル信号生成パルス伝達関数 ａ ディジタル入力信号 ｂ ディジタル出力信号
Claims (1)
- 【請求項１】アナログ信号をサンプリングし、ディジタ
ル入力信号に変換して出力するサンプラーと、β個の遅
延素子と１個の加算器とを有し、ディジタル入力信号に
演算処理を施すニューラルネット駆動巡回型デジタルフ
ィルタ（以下ＮＮＤＦ）と、その出力をアナログ信号に
変換する零次のホールド回路とを含むＮＮＤＦによる信
号処理方式において、 (A) 前記ディジタル入力信号を演算処理し、ＮＮＤＦに
与える教師ディジタル信号を生成する教師ディジタル信
号生成パルス伝達関数が で与えられる教師ディジタル信号発生手段、 (B) 前記ＮＮＤＦが巡回形ディジタルフィルタ（以下Ｆ
ＩＲフィルタ）構造を有し、対象物から出力されるＮＮ
ＤＦへの入力信号ｕd （v(t)）と、ホールド回路からの
アナログ再生信号に対し、ＮＮＤＦが、タップ係数を階
層型ニューラルネットの結合係数μij、Ａj を用いて、 となる関係で決定されるＮＮＤＦの構造決定手段、 (C) 前記ＮＮＤＦのタップ係数群が、入力層ユニット数
ｉ個、中間層ユニット数ｍ個、出力層ユニット数１個を
もつ階層型ニューラルネットで構成され、前記階層型ニ
ューラルネットの学習によって、各層間のタップ係数Ａ
j 、μijが、ＮＮＤＦの出力y(kT) 、と教師ディジタル
信号パルス伝達関数出力d[kT] に対して、 で設定し適応的にタップ係数を更新する手段、 とを含むことを特徴とするＮＮＤＦによる信号処理方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32584691A JPH05243912A (ja) | 1991-12-10 | 1991-12-10 | ニューラルネット駆動巡回型ディジタルフィルタによる信号処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32584691A JPH05243912A (ja) | 1991-12-10 | 1991-12-10 | ニューラルネット駆動巡回型ディジタルフィルタによる信号処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243912A true JPH05243912A (ja) | 1993-09-21 |
Family
ID=18181275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32584691A Withdrawn JPH05243912A (ja) | 1991-12-10 | 1991-12-10 | ニューラルネット駆動巡回型ディジタルフィルタによる信号処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243912A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6519577B1 (en) | 1997-12-19 | 2003-02-11 | Bae Systems Plc | Digital signal filter using weightless neural techniques |
-
1991
- 1991-12-10 JP JP32584691A patent/JPH05243912A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6519577B1 (en) | 1997-12-19 | 2003-02-11 | Bae Systems Plc | Digital signal filter using weightless neural techniques |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5168459A (en) | Adaptive filter using continuous cross-correlation | |
| Liu | QR methods of O (N) complexity in adaptive parameter estimation | |
| US6430220B1 (en) | Distortion reduction method and apparatus for linearization of digital pulse width modulation by efficient calculation | |
| US6665338B1 (en) | Circuitry for converting a sampled digital signal to a naturally sampled digital signal and method therefor | |
| JP3068996B2 (ja) | 適応フィルタ装置及びそのステップゲインの発生方法 | |
| Bitmead | On recursive discrete Fourier transformation | |
| JPH05243911A (ja) | ニューラルネット駆動巡回型ディジタルフィルタによる信号処理方式 | |
| JPH05243912A (ja) | ニューラルネット駆動巡回型ディジタルフィルタによる信号処理方式 | |
| JP3649847B2 (ja) | 残響除去方法及び装置 | |
| JP4705554B2 (ja) | エコーキャンセル装置、その方法、そのプログラム、およびその記録媒体 | |
| JP2001257565A (ja) | ラティス型フィルタの反射係数の更新方法及び、装置 | |
| JPH05267993A (ja) | ニューラルネット駆動巡回型デジタルフィルタによる信号処理方式 | |
| Hsue et al. | Blind deconvolution of symmetric noncausal impulse responses using two-sided linear prediction | |
| JP4473709B2 (ja) | 信号推定方法、信号推定装置、信号推定プログラム及びその記録媒体 | |
| Yu et al. | Recursive least-squares algorithms with good numerical stability for multichannel active noise control | |
| JPH11150568A (ja) | データ処理装置の信号検出方法及びその装置 | |
| JP4769161B2 (ja) | エコーキャンセラ装置、その方法、そのプログラム、およびその記録媒体 | |
| JP4263756B2 (ja) | 未知系構造推定装置およびその方法 | |
| CN110717468A (zh) | 基于六阶基数样条小波网络的带通滤波方法 | |
| Boufounos et al. | Causal compensation for erasures in frame representations | |
| JPH0732343B2 (ja) | 非同期標本化周波数変換方式 | |
| Mirković et al. | Design of IIR digital filters with critical monotonic passband amplitude characteristic-A case study | |
| PL207098B1 (pl) | Sposób filtracji odwrotnej, sposób filtracji syntetycznej, urządzenie filtru odwrotnego, urządzenie filtru syntezy | |
| JPH064810A (ja) | 再生等化器の調整方法 | |
| Angus | Modern Sampling: A Tutorial |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |