JPH05243525A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH05243525A
JPH05243525A JP4075234A JP7523492A JPH05243525A JP H05243525 A JPH05243525 A JP H05243525A JP 4075234 A JP4075234 A JP 4075234A JP 7523492 A JP7523492 A JP 7523492A JP H05243525 A JPH05243525 A JP H05243525A
Authority
JP
Japan
Prior art keywords
layer
bismuth silicate
silicon
oxide
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4075234A
Other languages
Japanese (ja)
Inventor
Seiki Daimon
正機 大門
Takaaki Tsurumi
敬章 鶴見
Souki Kin
宗煕 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP4075234A priority Critical patent/JPH05243525A/en
Publication of JPH05243525A publication Critical patent/JPH05243525A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE:To furnish an oxide buffer film being used preferably when various oxide ceramic thin films of a high-permittivity and ferroelectric material, a superconductor material and a nonlinear optical material, a magnetooptical material, an electrooptical material and an acoustooptical material being abundant in optical characteristics, and the like are formed on a silicon substrate, and an insulating film being used preferably for a capacitor of DRAM. CONSTITUTION:A bismuth silicate layer 3 is formed by supplying a gas containing a bismuth component onto the surface of a silicon substrate or silicon layers 1 and 2 of a silicon oxide or the like at an ambient temperature of 760 to 800 deg.C. On the bismuth silicate layer 3 having a semiconductive property, a ferroelectric layer, an oxide optical material layer and an oxide superconductor layer are formed. The bismuth silicate layer of high permittivity is used as a capacitor of DRAM. A crystal structure of silicon of the ground layer and a perovskite structure of a ferroelectric and others formed on the surface are matched in a lattice with the crystal structure of bismuth silicate and thus the bismuth silicate layer and the ferroelectric layer are to grow epitaxially.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特に、シリコン基板上に高誘電率・強
誘電体材料、超伝導体材料、光学特性に富んだ非線形光
学材料・磁気光学材料・電気光学材料・音響光学材料な
ど各種の酸化物セラミック薄膜を成膜する際に用いて好
ましい酸化物緩衝膜、およびDRAM(ダイナミック・
ランダム・アクセス・メモリ)のキャパシタに用いて好
ましい絶縁膜に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a high dielectric constant / ferroelectric material, a superconductor material, a nonlinear optical material / magneto-optical material having a high optical property on a silicon substrate. Materials, electro-optic materials, acousto-optic materials, and various oxide ceramic thin films that are preferable for forming oxide ceramic thin films, and DRAM (dynamic
The present invention relates to an insulating film preferably used for a capacitor of random access memory).

【0002】[0002]

【従来の技術】PZT(Pb1-x Zrx TiO3 )、P
LZT〔(Pb1-x/100 Lax/100 )(Zry/100 Ti
z/100 1-x/400 3 〕、PT(PbTiO3 )、ある
いは、SrTiO3 など、高誘電率・強誘電体の半導体
メモリへの応用としては、主に、強誘電体の分極反転を
利用した不揮発性メモリと、高誘電率を利用したDRA
Mのキャパシタ絶縁膜が近年注目されている。
2. Description of the Related Art PZT (Pb 1-x Zr x TiO 3 ) P
LZT [(Pb 1-x / 100 La x / 100 ) (Zr y / 100 Ti
z / 100 ) 1-x / 400 O 3 ], PT (PbTiO 3 ), SrTiO 3 and other high dielectric constant / ferroelectric materials are mainly applied to semiconductor memories. Non-volatile memory that uses GaN and DRA that uses high dielectric constant
In recent years, the M capacitor insulating film has attracted attention.

【0003】強誘電体薄膜を不揮発性メモリに応用しよ
うとするのは、超高集積DRAMと同一形式のFETト
ランジスタスイッチと強誘電体薄膜キャパシタで一つの
メモリセルを構成することにより、判別しきい値、電圧
値、動作速度、信頼性などが極めて向上するからであ
る。強誘電体は自発分極を有し、この自発分極が外部電
界によって反転できる材料であって、多くの酸化物強誘
電体はペロブスカイト形、ニオブ酸リチウム形、タング
ステンブロンズ形に属している。
The reason why a ferroelectric thin film is applied to a non-volatile memory can be determined by forming one memory cell with an FET transistor switch of the same type as an ultra-highly integrated DRAM and a ferroelectric thin film capacitor. This is because the value, voltage value, operating speed, reliability, etc. are extremely improved. Ferroelectrics are materials that have spontaneous polarization and can be inverted by an external electric field. Many oxide ferroelectrics belong to the perovskite type, lithium niobate type, and tungsten bronze type.

【0004】チタン酸バリウムを例にとって強誘電体薄
膜を用いた不揮発性メモリの原理を説明すると、次の通
りである。すなわち、キューリ温度である約120℃以
上では立方晶系に属しており正負の電化の重心が一致し
ているが、室温では相対的にイオンが変位すると共に価
電子の配置も変化して単位格子内に永久電子双極子モー
メントΣqi i (C・m)が生じている。結晶全体に
わたって同じ向きと大きさの変位が生じている場合、自
発分極PSは単位体積当たりの永久電気双極子モーメン
トと定義されるので、単位正方格子の体積をVとする
と、 Ps =Σqi i N (C/m3 ) の大きさとなる。この自発分極の向きは外部印加電界に
よって電界方向に揃えることが可能である。
The principle of a non-volatile memory using a ferroelectric thin film will be described by taking barium titanate as an example. That is, above the Curie temperature of about 120 ° C., which belongs to the cubic system and the centers of gravity of positive and negative electrification coincide with each other, but at room temperature, the ions are relatively displaced and the arrangement of valence electrons is changed to change the unit cell. A permanent electron dipole moment Σq i l i (C · m) is generated inside. When the same direction and magnitude of displacement occur throughout the crystal, the spontaneous polarization P S is defined as the permanent electric dipole moment per unit volume, so that P s = Σq, where V is the volume of the unit square lattice. The size is i l i N (C / m 3 ). The direction of this spontaneous polarization can be aligned with the electric field direction by an externally applied electric field.

【0005】そして、作製されたままの単結晶の中、あ
るいはセラミックスや薄膜の中の微結晶中では自発分極
の方向は揃っておらず磁性体における磁区の如く分域
(ドメイン)に別れているが、このような状態の処女試
料に電界を印加すると、分極Pと電界Eは図13に示す
ようにヒステリシス曲線を描く。一度高い電圧を印加し
た後には電界が0のときにAまたはCの状態にあり、そ
れぞれ残留分極−Pr または+Pr が保持されている。
これらの状態をそれぞれ「0」または「1」と定義すれ
ば、電界の印加方向により「0」情報または「1」情報
の書き込みが選択できる。なお、Pr としては10μC
/cm2 程度の値が得られる。読み出しパルス電圧方向
(+方向とする)と書き込まれた方向が同じ方向、すな
わちC状態のときC→Bに対応する(PMAX −Pr )×
面積の電荷が流れ、逆方向、すなわちA状態のときA→
Bに対応する(PMAX +Pr )×面積の電荷が流れる。
この差、すなわち2Pr ×面積が分極反転電荷であり、
この電荷量を判別測定することにより情報の読み取りが
可能となるのである。
In the as-produced single crystal, or in microcrystals in ceramics or thin films, the directions of spontaneous polarization are not aligned and are divided into domains like domains in magnetic materials. However, when an electric field is applied to the virgin sample in such a state, the polarization P and the electric field E draw a hysteresis curve as shown in FIG. After applying a high voltage once, it is in the state of A or C when the electric field is 0, and the remanent polarization −P r or + P r is retained, respectively.
If these states are defined as “0” or “1” respectively, writing of “0” information or “1” information can be selected depending on the direction of application of the electric field. Note that P r is 10 μC
A value of about / cm 2 is obtained. The read pulse voltage direction (+ direction) and the written direction are the same, that is, C → B in the C state (P MAX −P r ) ×
When the area charge flows in the opposite direction, that is, in the A state, A →
An electric charge of (P MAX + P r ) × area corresponding to B flows.
This difference, that is, 2P r × area is the polarization inversion charge,
Information can be read by discriminating and measuring this charge amount.

【0006】このような強誘電体薄膜を用いた不揮発性
メモリ(FRAM)としては、図14に示す構造が提案
されており、キャパシタ30(強誘電体)の下部電極3
1がドライブライン(DL)となり、また上部電極32
がトランジスタに接続されている点が通常のDRAMの
構造とは異なっている。これは、良好なPZT薄膜エレ
メント30をシリコンやポリシリコン上に作製できない
ため、白金薄膜31上にPZT薄膜30を作製する必要
があるためである。かかる強誘電体不揮発性メモリ(F
RAM)は、SRAM、DRAMの高速性とEEPRO
Mの不揮発性とを兼ね備え、しかもセル寸法は原理的に
はDRAMと同じであることから、理想的なメモリとな
り得る。
A structure shown in FIG. 14 has been proposed as a nonvolatile memory (FRAM) using such a ferroelectric thin film, and the lower electrode 3 of the capacitor 30 (ferroelectric) is proposed.
1 becomes a drive line (DL), and the upper electrode 32
Is connected to a transistor, which is different from the structure of a normal DRAM. This is because a good PZT thin film element 30 cannot be formed on silicon or polysilicon, and thus it is necessary to form the PZT thin film 30 on the platinum thin film 31. Such a ferroelectric nonvolatile memory (F
RAM) is the high speed of SRAM and DRAM and EEPRO
Since it has the nonvolatility of M and the cell size is the same as that of DRAM in principle, it can be an ideal memory.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、書換え
回数(分極スイッチング回数)に関しては、DRAMと
同じようにサイクル時間を100ns、保証期間を10
年とすると、最低1015回は書き換えられることが必要
であるにもかかわらず、従来の強誘電体不揮発性メモリ
の書換え回数寿命は1010であった。これは、上述した
白金電極との界面付近の強誘電体薄膜中に酸素欠乏領域
(低酸素濃度領域、図15参照)が存在し、この領域は
n型となって空間電荷が発生し、この電荷によって強誘
電体薄膜中に異常電界が発生し分極が固定されることが
原因であると考えられている(例えば、日経マイクロデ
バイス,1991年6月号83頁)。これにより、分極
の方向を繰り返し反転させると、強誘電体薄膜が疲労し
て残留分極の大きさが小さくなったり、リーク電流が増
加してしまうという問題があった。したがって、強誘電
体の長所を有効に利用するためには、成膜するにあたり
強誘電体薄膜中から酸素欠乏領域を除去して、書換え回
数寿命を改良する必要がある。
However, regarding the number of rewritings (the number of polarization switchings), the cycle time is 100 ns and the guarantee period is 10 as in the DRAM.
In terms of a year, the conventional ferroelectric non-volatile memory has a rewrite life of 10 10 although it needs to be rewritten at least 10 15 times. This is because there is an oxygen-deficient region (low oxygen concentration region, see FIG. 15) in the ferroelectric thin film near the interface with the platinum electrode, and this region becomes n-type and space charge is generated. It is considered that the cause is that an abnormal electric field is generated in the ferroelectric thin film by the electric charge and the polarization is fixed (for example, Nikkei Microdevice, June 1991, p. 83). As a result, when the polarization direction is repeatedly inverted, there is a problem that the ferroelectric thin film becomes fatigued, the size of the residual polarization becomes small, and the leak current increases. Therefore, in order to effectively utilize the advantages of the ferroelectric substance, it is necessary to remove the oxygen-deficient region from the ferroelectric thin film during the film formation to improve the rewriting life.

【0008】一方、従来のDRAMのセルキャパシタに
は、Siの熱酸化による良質な酸化シリコンSiO2
膜(誘電率εr 〜3.8)が用いられてきたが、集積度
の上昇にともなうセル面積の縮小により、1MDRAM
あたりから所要の静電容量に必要なSiO2 の膜厚が1
00オングストローム以下となって薄さの限界に近づい
た。そこで、ナイトライドSi3 4 (誘電率εr
7)を採用すると共に、トレンチ型キャパシタあるいは
スタック型キャパシタ等の構造的な改良によってシリコ
ン基板の平坦面の使用面積は小さいもののキャパシタと
しての面積を増加させることにより上記問題を解決して
いた。
On the other hand, a high quality silicon oxide SiO 2 thin film (dielectric constant ε r ˜3.8) obtained by thermal oxidation of Si has been used for the cell capacitor of the conventional DRAM. 1M DRAM due to reduction of area
The film thickness of SiO 2 required for the required capacitance is about 1
It became less than 00 angstroms and approached the limit of thinness. Therefore, the nitride Si 3 N 4 (dielectric constant ε r ~
In addition to adopting 7), the above problem has been solved by increasing the area as a capacitor, although the used area of the flat surface of the silicon substrate is small by structural improvement of the trench type capacitor or the stack type capacitor.

【0009】しかしながら、このような誘電率が高いナ
イトライドSi3 4 を採用しても、トレンチ型キャパ
シタあるいはスタック型キャパシタ等のように複雑な製
造工程の改良が必要である。また、さらなる集積度向上
の要請により高誘電率薄膜の開発が望まれているもの
の、酸化シリコン層の上に高誘電率の材料を直接堆積し
ても、酸化シリコンと高誘電率材料とが電気的に直列接
合となることから、回路全体の誘電率は誘電率が低い酸
化シリコンに支配されてしまうという問題があった。し
たがって、静電容量を高めながら製造プロセスを簡略化
する新たな技術の開発が希求されている。
However, even if such a nitride Si 3 N 4 having a high dielectric constant is adopted, it is necessary to improve a complicated manufacturing process such as a trench type capacitor or a stack type capacitor. Further, although the development of a high dielectric constant thin film is desired due to the demand for further improvement in the degree of integration, even if a high dielectric constant material is directly deposited on a silicon oxide layer, the silicon oxide and the high dielectric constant material are electrically conductive. Since it is a serial junction, the dielectric constant of the entire circuit is dominated by silicon oxide having a low dielectric constant. Therefore, there is a demand for the development of a new technology that simplifies the manufacturing process while increasing the capacitance.

【0010】そこで本発明者らは、強誘電体等の長所を
遺憾なく発揮する半導体装置を得るためには、強誘電体
等の膜を良好にエピタキシャル成長させることが必要不
可欠であり、この良好なエピタキシャル成長を達成する
ためには、強誘電体等の薄膜を形成する基板が良質な単
結晶であること、および、基板と強誘電体等の薄膜の単
位格子の大きさが少なくとも2次元的に一致しているこ
とが必要であるという知見に基づき、鋭意研究を行っ
た。その結果、シリコンの単位格子定数(0.542n
m)に対してケイ酸ビスマスの単位格子定数(1.04
nm)がほぼ整数倍であり、しかも、このケイ酸ビスマ
スは所定の条件で良質な結晶性を示し、さらに、このケ
イ酸ビスマス層上に形成する強誘電体等の基本構造であ
るペロブスカイト構造などの格子定数(約0.4nm)
に対してケイ酸ビスマスの格子定数は格子整合すること
を見いだし本発明を完成するに至った。
Therefore, in order to obtain a semiconductor device in which the advantages of ferroelectrics and the like are fully exhibited, the inventors of the present invention need to epitaxially grow a film of ferroelectrics or the like satisfactorily. In order to achieve epitaxial growth, the substrate on which the thin film such as a ferroelectric material is formed is a good-quality single crystal, and the unit cell size of the substrate and the thin film such as a ferroelectric material is at least two-dimensional. Based on the knowledge that it is necessary to do, we conducted diligent research. As a result, the unit cell constant of silicon (0.542n
unit cell constant of bismuth silicate (1.04
nm) is almost an integral multiple, and this bismuth silicate exhibits good crystallinity under predetermined conditions. Furthermore, a perovskite structure, which is a basic structure of a ferroelectric substance formed on the bismuth silicate layer, etc. Lattice constant (about 0.4 nm)
On the other hand, it was found that the lattice constant of bismuth silicate was lattice-matched, and the present invention was completed.

【0011】本発明は、このような従来技術の問題点に
鑑みてなされたものであり、シリコン基板上に高誘電率
・強誘電体材料、超伝導体材料、光学特性に富んだ非線
形光学材料・磁気光学材料・電気光学材料・音響光学材
料など各種の酸化物セラミック薄膜を成膜する際に用い
て好ましい酸化物緩衝膜、およびDRAMのキャパシタ
に用いて好ましい絶縁膜を提供することを目的とする。
The present invention has been made in view of the above problems of the prior art, and has a high dielectric constant / ferroelectric material, a superconductor material, and a non-linear optical material rich in optical characteristics on a silicon substrate. An object is to provide an oxide buffer film that is preferable for forming various oxide ceramic thin films such as magneto-optical materials, electro-optical materials, and acousto-optical materials, and an insulating film that is preferable for capacitors of DRAMs. To do.

【0012】[0012]

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、シリコン基板または酸化シ
リコンなどのシリコン系層の表面にケイ酸ビスマス層を
形成したことを特徴としている。このケイ酸ビスマス層
をダイナミックランダムアクセスメモリのキャパシタと
して構成することができる。
In order to achieve the above object, the semiconductor device of the present invention is characterized in that a bismuth silicate layer is formed on the surface of a silicon substrate or a silicon-based layer such as silicon oxide. This bismuth silicate layer can be configured as a capacitor of a dynamic random access memory.

【0013】また、前記ケイ酸ビスマス層を半導性に構
成することも可能である。この半導性のケイ酸ビスマス
層上に強誘電体層、酸化物光学材料層、あるいは超伝導
体層を形成することが好ましい。
Further, the bismuth silicate layer can be made semiconductive. It is preferable to form a ferroelectric layer, an oxide optical material layer, or a superconductor layer on this semiconductive bismuth silicate layer.

【0014】上記目的を達成するために、本発明の半導
体装置の製造方法は、シリコン基板または酸化シリコン
などのシリコン系層の表面に、雰囲気温度が760℃か
ら800℃の状態下でビスマス成分を含む気体を供給
し、ケイ酸ビスマス層を形成することを特徴としてい
る。
In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention is characterized in that a bismuth component is formed on the surface of a silicon substrate or a silicon-based layer such as silicon oxide under an ambient temperature of 760 ° C to 800 ° C. The gas containing gas is supplied to form a bismuth silicate layer.

【0015】[0015]

【作用】半導体装置のシリコン基板上に高誘電率・強誘
電体材料、超伝導体材料、光学特性に富んだ非線形光学
材料・磁気光学材料・電気光学材料・音響光学材料など
各種の酸化物セラミック薄膜を成膜して、これら酸化物
セラミック薄膜特有の長所を引き出すためには、酸化物
セラミック薄膜を良好にエピタキシャル成長させること
が必要不可欠である。この良好なエピタキシャル成長を
達成するためには、酸化物セラミック薄膜を形成する基
板が良質な単結晶であること、および、基板と酸化物セ
ラミック薄膜の単位格子の大きさが少なくとも2次元的
に一致していることが必要である。
[Function] Various oxide ceramics such as high dielectric constant / ferroelectric material, superconductor material, nonlinear optical material, magneto-optical material, electro-optical material, acousto-optical material rich in optical characteristics on a silicon substrate of a semiconductor device In order to form a thin film and bring out the advantages peculiar to these oxide ceramic thin films, good epitaxial growth of the oxide ceramic thin film is essential. In order to achieve this good epitaxial growth, the substrate on which the oxide ceramic thin film is formed is a good single crystal, and the size of the unit cell of the substrate and the oxide ceramic thin film are at least two-dimensionally matched. It is necessary to have

【0016】本発明では、シリコン基板または酸化シリ
コンなどのシリコン系層の表面に、雰囲気温度が760
℃から800℃の状態下でビスマス成分を含む気体を供
給し、ケイ酸ビスマス層を形成する。この製造方法によ
り得られたケイ酸ビスマス層は、シリコンと同じ立方晶
の結晶構造を有しており、しかも、シリコンの単位格子
定数(0.542nm)に対してケイ酸ビスマスの単位
格子定数(1.04nm)がほぼ整数倍であるので、シ
リコンの結晶を並べた上にケイ酸ビスマスの結晶を規則
正しく並べることができ(図16(A)参照)、さら
に、このケイ酸ビスマスは雰囲気温度を760℃から8
00℃とすれば良質な結晶性を示す(図3〜図5参
照)。したがって、このケイ酸ビスマス層の表面に形成
する酸化物セラミック薄膜が良好にエピタキシャル成長
するための要件、すなわち、酸化物セラミック薄膜を形
成する基板が良質な単結晶であること、および、基板と
酸化物セラミック薄膜の単位格子の大きさが少なくとも
2次元的に一致していることを満足することができる。
In the present invention, the ambient temperature is 760 on the surface of the silicon substrate or the silicon-based layer such as silicon oxide.
A gas containing a bismuth component is supplied at a temperature of from 800 to 800 ° C. to form a bismuth silicate layer. The bismuth silicate layer obtained by this manufacturing method has the same cubic crystal structure as silicon, and moreover, the unit lattice constant of bismuth silicate (0.542 nm) with respect to the unit lattice constant of silicon (0.542 nm). 1.04 nm) is almost an integral multiple, so that it is possible to regularly arrange the bismuth silicate crystals on the silicon crystals (see FIG. 16A). From 760 ℃ to 8
If the temperature is 00 ° C., good crystallinity is exhibited (see FIGS. 3 to 5). Therefore, a requirement for favorable epitaxial growth of the oxide ceramic thin film formed on the surface of the bismuth silicate layer, that is, the substrate on which the oxide ceramic thin film is formed is a good single crystal, and It can be satisfied that the size of the unit cell of the ceramic thin film is at least two-dimensionally matched.

【0017】さらに、このケイ酸ビスマス層上に形成す
る強誘電体等の基本構造であるペロブスカイト構造など
の格子定数(0.37〜0.4nm)に対してケイ酸ビ
スマスの格子定数は格子整合するので、すなわち、ケイ
酸ビスマスの結晶を並べた上に強誘電体等の結晶を規則
正しく並べることができるので強誘電体等の結晶は良好
にエピタキシャル成長を行うことになる(図16(B)
参照)。また、このケイ酸ビスマス層は常態では絶縁体
であるが、不純物をドーピングすることにより半導体化
できる性質を備えているので、絶縁性を必要とする膜と
しても、あるいは、半導性を必要とする膜としても用い
ることができる。
Further, the lattice constant of bismuth silicate is lattice-matched with the lattice constant (0.37 to 0.4 nm) of the perovskite structure which is a basic structure of a ferroelectric substance or the like formed on the bismuth silicate layer. That is, since the crystals of the ferroelectric substance can be regularly arranged on the crystal of the bismuth silicate, the crystals of the ferroelectric substance can be epitaxially grown well (FIG. 16 (B)).
reference). Further, this bismuth silicate layer is an insulator in a normal state, but since it has a property that it can be made into a semiconductor by doping impurities, it does not need to be a film requiring insulation or semiconductivity. It can also be used as a film.

【0018】[0018]

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図1は本発明の一実施例に係る半導体装置の示
す断面図であり、シリコン基板を構成するシリコンウエ
ハ1の表面に酸化シリコン層2が形成されている。本実
施例のシリコンウエハ1はp形シリコン単結晶、n形シ
リコン単結晶のいずれでも良く、またシリコン単結晶を
成長させて製造する方法はCZ法あるいはFZ法のいず
れでも良い。この単結晶シリコン基板1上に形成される
酸化シリコン層2は、熱酸化や陽極酸化などのように単
結晶シリコン基板のシリコンを酸化させても良いし、あ
るいは、気相成長(CVD)やスパッタリングなどのよ
うにシリコン基板のシリコンを酸化させずにシリコン基
板の表面に酸化膜を堆積するようにしても良い。要する
に、本発明に係るケイ酸ビスマス層3は、形成面を構成
する下地層に含まれるシリコンとビスマス成分とを反応
させることにより構成されるものであるから、下地層に
金属シリコン成分を含んであれば良い。この要件は、後
述する各実施例(図7〜図12)の半導体装置にもいえ
ることである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view showing a semiconductor device according to an embodiment of the present invention, in which a silicon oxide layer 2 is formed on the surface of a silicon wafer 1 which constitutes a silicon substrate. The silicon wafer 1 of this embodiment may be either a p-type silicon single crystal or an n-type silicon single crystal, and the method of growing the silicon single crystal to produce it may be either the CZ method or the FZ method. The silicon oxide layer 2 formed on the single crystal silicon substrate 1 may be formed by oxidizing silicon of the single crystal silicon substrate by thermal oxidation, anodic oxidation, or the like, or by vapor phase growth (CVD) or sputtering. For example, the oxide film may be deposited on the surface of the silicon substrate without oxidizing the silicon of the silicon substrate. In short, since the bismuth silicate layer 3 according to the present invention is formed by reacting silicon contained in the underlayer forming the formation surface with the bismuth component, the underlayer contains the metallic silicon component. I wish I had it. This requirement can be applied to the semiconductor devices of the respective embodiments (FIGS. 7 to 12) described later.

【0019】次いで、シリコン基板1上に形成された酸
化シリコン層2上にケイ酸ビスマス層3を形成する。こ
のケイ酸ビスマス層3は、化学式Bi12SiO20、ある
いはBi4 Si3 12で表され、格子定数が1.04n
mの立方晶の結晶構造を有するケイ酸ビスマスにより構
成されている。ケイ酸ビスマスは、上述したように化学
組成が単純で、シリコンと同じ立方晶の結晶構造を有
し、生成温度が比較的低温である絶縁体であり、しかも
不純物をドーピングすることにより半導体化できる性質
を備えている。また、毒性がなく成膜が容易で、しかも
原料コスト的にも有利である。
Next, a bismuth silicate layer 3 is formed on the silicon oxide layer 2 formed on the silicon substrate 1. The bismuth silicate layer 3 is represented by the chemical formula Bi 12 SiO 20 or Bi 4 Si 3 O 12 , and has a lattice constant of 1.04n.
It is composed of bismuth silicate having a cubic crystal structure of m. As described above, bismuth silicate is an insulator that has a simple chemical composition, has the same cubic crystal structure as silicon, and has a relatively low generation temperature, and can be made into a semiconductor by doping impurities. It has the property. Further, it is not toxic and film formation is easy, and it is advantageous in terms of raw material cost.

【0020】このようなケイ酸ビスマス層3を酸化シリ
コン層2上に形成するには、酸化ビスマスあるいは金属
ビスマスを化学蒸着法、分子線ビームエピタキシャル
法、ゾルゲル法、スパッタリング法、蒸着法により酸化
シリコン層2上に堆積し、これを別途熱処理するか、あ
るいは堆積と同時に熱処理することにより、この堆積さ
れた酸化ビスマスあるいは金属ビスマスと下地層(酸化
シリコン層2)に含まれる金属シリコンとを反応させ
る。これによりシリコン基板1上にケイ酸ビスマス層3
が形成される。なおこのとき、下地層である酸化シリコ
ン層2は全て消失するが、これはXPS(X線光電子分
光法)、オージェ電子分光法などの表面分析により検証
することができる。
In order to form such a bismuth silicate layer 3 on the silicon oxide layer 2, bismuth oxide or metal bismuth is formed by a chemical vapor deposition method, a molecular beam epitaxy method, a sol-gel method, a sputtering method or a vapor deposition method. The bismuth oxide or the metal bismuth thus deposited is reacted with the metal silicon contained in the underlayer (silicon oxide layer 2) by depositing it on the layer 2 and subjecting it to a separate heat treatment or a heat treatment simultaneously with the deposition. .. As a result, the bismuth silicate layer 3 is formed on the silicon substrate 1.
Is formed. At this time, all of the silicon oxide layer 2 as the underlayer disappears, but this can be verified by surface analysis such as XPS (X-ray photoelectron spectroscopy) or Auger electron spectroscopy.

【0021】ケイ酸ビスマス層3の製法の一具体例を挙
げれば、以下の通りである。例えば、膜厚が約500n
mの酸化シリコン層を形成したシリコン基板上に化学蒸
着法(MOCVD法)を用いてケイ酸ビスマス層を形成
する場合には、ビスマス成分を含むトリフェニルビスマ
ス(Bi(C6 5 3 )気体を原料とし、窒素からな
るキャリアガスと原料気体の酸化を行うための酸素とを
同時に、70cc/分の流量でシリコン基板上に供給す
る。成膜を行う場合のシリコン基板周辺の圧力は約10
トールとし、蒸発チャンバーの温度を80℃、シリコン
基板の温度を760℃〜800℃とする。このとき、ケ
イ酸ビスマスを構成するシリコン成分はシリコン基板上
に形成された酸化シリコン層から供給される。
A specific example of the method for producing the bismuth silicate layer 3 is as follows. For example, the film thickness is about 500n
When a bismuth silicate layer is formed on a silicon substrate on which a silicon oxide layer of m is formed by a chemical vapor deposition method (MOCVD method), triphenylbismuth containing a bismuth component (Bi (C 6 H 5 ) 3 ) Using a gas as a raw material, a carrier gas made of nitrogen and oxygen for oxidizing the raw material gas are simultaneously supplied onto a silicon substrate at a flow rate of 70 cc / min. The pressure around the silicon substrate during film formation is about 10
The temperature of the evaporation chamber is 80 ° C., and the temperature of the silicon substrate is 760 ° C. to 800 ° C. At this time, the silicon component forming the bismuth silicate is supplied from the silicon oxide layer formed on the silicon substrate.

【0022】このような製法による生成物がケイ酸ビス
マスであるかどうかは、別途合成したケイ酸ビスマス粉
末(Bi4 Si3 12)のX線回折図と比較することに
より検証される。図2が別途合成したケイ酸ビスマス粉
末(Bi4 Si3 12)のX線回折図、図3〜図6が上
述した製法により得られた薄膜のX線回折図である。な
お、図3〜図6は、それぞれ基板の温度を760℃〜8
20℃まで変化させた場合の生成膜のX線回折図を示し
ている。このX線回折測定は、マックサイエンス社製粉
末X線回折計(X線管球のターゲットは銅、測定時に管
球に印加する電圧は40kV、電流は20mA)を用い
て行った。横軸はブラッグ角、縦軸は強度を示してい
る。
Whether or not the product produced by such a production method is bismuth silicate is verified by comparing with an X-ray diffraction diagram of a separately synthesized bismuth silicate powder (Bi 4 Si 3 O 12 ). FIG. 2 is an X-ray diffraction pattern of the separately synthesized bismuth silicate powder (Bi 4 Si 3 O 12 ), and FIGS. 3 to 6 are X-ray diffraction patterns of the thin film obtained by the above-described manufacturing method. 3 to 6, the substrate temperature is 760 ° C. to 8 ° C., respectively.
The X-ray-diffraction figure of the produced | generated film at the time of changing to 20 degreeC is shown. This X-ray diffraction measurement was performed using a powder X-ray diffractometer manufactured by Mac Science Co., Ltd. (the target of the X-ray tube is copper, the voltage applied to the tube at the time of measurement is 40 kV, and the current is 20 mA). The horizontal axis represents the Bragg angle, and the vertical axis represents the strength.

【0023】この回折結果のうち図2と図6を比較する
と、シリコン基板上に生成された膜のX回折図とケイ酸
ビスマス粉末のX線回折図は完全に一致していることか
ら、生成膜はケイ酸ビスマス(Bi4 Si3 12)であ
ることが理解され、またこの820℃で作製した膜が多
結晶性であることも理解される。さらに、図3〜図5の
X線回折図から明らかなように、760℃〜800℃の
基板温度条件で作製したケイ酸ビスマス層では、特定方
位の回折線の強度が極めて強くなっていることから、生
成したケイ酸ビスマス層がシリコン基板上に結晶の方位
を揃えてエピタキシャル成長していることが理解され
る。また、760℃〜800℃のうち、特定方位の回折
線が最もシャープに現れているのが図4に示す780℃
近傍であり、この基板温度条件でケイ酸ビスマス層を成
長させるとケイ酸ビスマスの結晶性が最も良好になるこ
とも判る。なお、上述したケイ酸ビスマス層の製法は一
具体例であり、本発明のケイ酸ビスマス層の製法はこの
具体例にのみ限定されることはない。
Comparing FIG. 2 and FIG. 6 among the diffraction results, the X-ray diffraction pattern of the film formed on the silicon substrate and the X-ray diffraction pattern of the bismuth silicate powder are completely in agreement. It is understood that the film is bismuth silicate (Bi 4 Si 3 O 12 ), and it is also understood that the film prepared at 820 ° C. is polycrystalline. Further, as is clear from the X-ray diffraction diagrams of FIGS. 3 to 5, in the bismuth silicate layer produced under the substrate temperature condition of 760 ° C. to 800 ° C., the intensity of the diffraction line in the specific orientation is extremely strong. From this, it is understood that the generated bismuth silicate layer is epitaxially grown on the silicon substrate with the crystal orientations aligned. Further, among 760 ° C. to 800 ° C., the sharpest diffraction line in a specific direction appears at 780 ° C. shown in FIG.
It is also in the vicinity, and it can be seen that the crystallinity of bismuth silicate becomes the best when the bismuth silicate layer is grown under the substrate temperature condition. The above-described method for producing the bismuth silicate layer is a specific example, and the method for producing the bismuth silicate layer of the present invention is not limited to this specific example.

【0024】このように本発明に係るケイ酸ビスマス層
は、以下述べる種々の半導体装置に適用して好ましい種
々の特性を備えている。例えば、シリコンと同じ立方晶
の結晶構造を有しており、しかも、シリコンの単位格子
定数(0.542nm)に対してケイ酸ビスマスの単位
格子定数(1.04nm)がほぼ整数倍であるので、図
16(A)に示すように、シリコンの結晶を並べた上に
ケイ酸ビスマスの結晶を規則正しく並べることができ
る。さらに、このケイ酸ビスマスは所定の条件、すなわ
ち基板温度を780℃〜800℃とすれば良質な結晶性
を示す。したがって、エピタキシャル成長が生じる要件
(すなわち、強誘電体等の薄膜を形成する基板が良質な
単結晶であること、および、基板と強誘電体等の薄膜の
単位格子の大きさが少なくとも2次元的に一致している
こと)を満足することができる。
As described above, the bismuth silicate layer according to the present invention has various characteristics preferable for application to various semiconductor devices described below. For example, since it has the same cubic crystal structure as silicon, and the unit lattice constant of bismuth silicate (1.04 nm) is almost an integral multiple of the unit lattice constant of silicon (0.542 nm). As shown in FIG. 16A, bismuth silicate crystals can be regularly arranged on the silicon crystals. Further, this bismuth silicate exhibits good crystallinity under predetermined conditions, that is, when the substrate temperature is 780 ° C to 800 ° C. Therefore, the requirements for epitaxial growth (that is, the substrate on which the thin film such as a ferroelectric is formed is a good-quality single crystal, and the unit cell size of the substrate and the thin film such as a ferroelectric is at least two-dimensionally Can be satisfied).

【0025】さらに、このケイ酸ビスマス層上に形成す
る強誘電体等の基本構造であるペロブスカイト構造の格
子定数(0.37〜0.4nm)に対してケイ酸ビスマ
スの格子定数(1.04nm)は、図16(B)に示す
ように、 0.4×2√2=1.13≒1.04 となり、ケイ酸ビスマスの結晶を並べた上に強誘電体等
の結晶を規則正しく並べることができるので強誘電体等
の結晶は良好にエピタキシャル成長を行うことになる。
また、常態では絶縁体であるが、不純物(例えば、リン
など)をドーピングすることにより半導体化できる性質
を備えているので、絶縁性を必要とする層としても用い
ることができ、半導性を必要とする層としても用いるこ
とができる。さらに、化学組成が単純で生成温度が比較
的低温であり、毒性がなく成膜が容易であることから、
製造工程における材料の取扱が簡単で特別な管理を必要
とせず、しかも原料コスト的にも有利である。
Further, with respect to the lattice constant (0.37 to 0.4 nm) of the perovskite structure, which is a basic structure of a ferroelectric substance or the like formed on the bismuth silicate layer, the lattice constant of bismuth silicate (1.04 nm) ) Is 0.4 × 2√2 = 1.13≈1.04 as shown in FIG. 16 (B), and crystals of ferroelectric substance or the like should be regularly arranged on top of bismuth silicate crystals. As a result, crystals such as ferroelectrics can be epitaxially grown well.
Further, although it is an insulator in a normal state, it has a property that it can be made into a semiconductor by doping an impurity (for example, phosphorus), so that it can be used also as a layer that requires insulation, and has semiconductivity. It can also be used as a required layer. Furthermore, since the chemical composition is simple and the generation temperature is relatively low, there is no toxicity and film formation is easy,
The handling of materials in the manufacturing process is simple, no special management is required, and the raw material cost is also advantageous.

【0026】図7は、上述した本発明のケイ酸ビスマス
層を用いた強誘電体メモリを示す断面図であり、シリコ
ン基板1にはp形シリコンを用い、イオン注入によりソ
ースおよびドレインにはn形拡散層4,5が形成されて
いる。これら拡散層間に位置するチャネル6の上面に
は、本発明に係るケイ酸ビスマス層3が形成されてお
り、このケイ酸ビスマス層3の上面に強誘電体層7が形
成されている。この強誘電体層7が、従来のMOS構造
における絶縁層を構成するため、本実施例のケイ酸ビス
マス層3はリン等をドーピングすることにより半導体化
しておく。強誘電体層7の上面に形成されたゲート電極
8はアルミニウムあるいはポリシリコンなどからなり、
ソース電極9およびドレイン電極10もアルミニウムあ
るいはポリシリコンなどから構成されている。なお、図
中符号「11」はフィールド酸化シリコン層SiO2
ある。本実施例の強誘電体層7を構成する強誘電体とし
ては、PZT、PLZT、PT(PbTiO3 )、Bi
4 Ti3 12等を例示することができる。
FIG. 7 is a sectional view showing a ferroelectric memory using the above-described bismuth silicate layer of the present invention. P-type silicon is used for the silicon substrate 1, and n and n are used for the source and drain by ion implantation. Formed diffusion layers 4 and 5 are formed. The bismuth silicate layer 3 according to the present invention is formed on the upper surface of the channel 6 located between the diffusion layers, and the ferroelectric layer 7 is formed on the upper surface of the bismuth silicate layer 3. Since the ferroelectric layer 7 constitutes an insulating layer in the conventional MOS structure, the bismuth silicate layer 3 of this embodiment is made a semiconductor by doping phosphorus or the like. The gate electrode 8 formed on the upper surface of the ferroelectric layer 7 is made of aluminum or polysilicon,
The source electrode 9 and the drain electrode 10 are also made of aluminum or polysilicon. Reference numeral "11" in the figure is a field silicon oxide layer SiO 2 . Ferroelectric materials forming the ferroelectric layer 7 of this embodiment include PZT, PLZT, PT (PbTiO 3 ), Bi.
The 4 Ti 3 O 12 and the like can be exemplified.

【0027】このような強誘電体メモリを製造するに
は、まず、シリコン基板1の表面にフィールド酸化シリ
コン膜11を局所酸化法(LOCOS)により形成す
る。このフィールド酸化シリコン膜SiO2 を形成する
には、シリコン基板1上に下敷酸化膜SiO2 とナイト
ナイド膜Si3 4 を被着し、ホトエッチングによっ
て、後にトランジスタを形成する部分にナイトライド膜
Si3 4 を残し、ホトレジスト膜をマスクとしてBを
イオン注入する。このBは隣接する素子間を電気的に分
離するチャネル・ストッパの機能を司ることになる。そ
の後、水蒸気を用いた湿式酸化を行うとナイトライド膜
のない部分のシリコン基板が酸化されてフィールド酸化
シリコン膜11が形成される。
To manufacture such a ferroelectric memory, first, the field silicon oxide film 11 is formed on the surface of the silicon substrate 1 by the local oxidation method (LOCOS). This field to form a silicon oxide film SiO 2 is an underlying oxide film SiO 2 and Naitonaido film Si 3 N 4 was deposited on the silicon substrate 1 by photoetching, after part nitride film forming the transistor Si While leaving 3 N 4 , B is ion-implanted using the photoresist film as a mask. This B functions as a channel stopper that electrically separates adjacent elements. Then, when wet oxidation is performed using water vapor, the silicon substrate in the portion where the nitride film is not present is oxidized to form the field silicon oxide film 11.

【0028】ついで、局所酸化法(LOCOS)に用い
た下敷酸化シリコン膜とナイトライド膜を除去し、新た
に乾式あるいは塩酸酸化によってゲート酸化シリコン膜
を形成する。なお、本発明に係るケイ酸ビスマス層3
は、シリコン基板1上に直接堆積させることもできるの
で、このゲート酸化シリコン膜を省略しても良い。この
ようにして形成されたゲート酸化シリコン膜上(あるい
は直接シリコン基板上)に、既述した方法等によってケ
イ酸ビスマス層3を形成する。さらに、この結晶性が良
好なケイ酸ビスマス層3上に所望の強誘電体膜7を形成
した後に、SiH4 ガスの熱分解等によりポリシリコン
を堆積し、導電性を付与するためにリン等を添加する。
そして、ホトエッチングとCF4 ガス等を用いたドライ
エッチングによってポリシリコンゲート電極8を加工す
る。ついで、ポリシリコンゲート電極8をマスクとして
Asイオンを注入して拡散層4,5を形成すると共に、
図示はしないが、層間絶縁膜とするPを含んだCVD法
によるSiO2 膜(リンケイ酸ガラス、PSG)を形成
する。最後に、ドライエッチングにて層間絶縁膜に電極
接続用の孔を開孔し、Si入りアルミニウムAlをスパ
ッタ蒸着により堆積して、ソース電極9およびドレイン
電極10を形成する。なお、アルミニウム電極9,10
の加工はホトエッチングとBCl3 系ガスを用いたドラ
イエッチングによって行うことができる。
Next, the underlying silicon oxide film and the nitride film used for the local oxidation method (LOCOS) are removed, and a gate silicon oxide film is newly formed by dry or hydrochloric acid oxidation. The bismuth silicate layer 3 according to the present invention
Since it can be directly deposited on the silicon substrate 1, this gate silicon oxide film may be omitted. On the gate silicon oxide film thus formed (or directly on the silicon substrate), the bismuth silicate layer 3 is formed by the method described above or the like. Further, after forming a desired ferroelectric film 7 on the bismuth silicate layer 3 having good crystallinity, polysilicon is deposited by thermal decomposition of SiH 4 gas or the like, and phosphorus or the like is added to impart conductivity. Is added.
Then, the polysilicon gate electrode 8 is processed by photoetching and dry etching using CF 4 gas or the like. Then, As ions are implanted using the polysilicon gate electrode 8 as a mask to form diffusion layers 4 and 5, and
Although not shown, an SiO 2 film (phosphosilicate glass, PSG) containing P as an interlayer insulating film is formed by the CVD method. Finally, a hole for connecting an electrode is opened in the interlayer insulating film by dry etching, and aluminum Al containing Si is deposited by sputter deposition to form the source electrode 9 and the drain electrode 10. The aluminum electrodes 9 and 10
Can be processed by photoetching and dry etching using BCl 3 system gas.

【0029】このように構成された強誘電体メモリによ
れば、下地層を構成するケイ酸ビスマス層3が良質な単
結晶であり、シリコン基板1の格子定数と2次元的に良
好に一致しているため、強誘電体がエピタキシャル成長
をして成膜され、当該強誘電体層7が有する判別しきい
値、電圧値、動作速度、信頼性などの諸特性を遺憾なく
発揮することができる。なお、上述した強誘電体メモリ
の製造方法は一具体例であるので、本発明の半導体装置
はこれにのみ限定されるものではない。
According to the ferroelectric memory having such a structure, the bismuth silicate layer 3 forming the underlayer is a good quality single crystal, and the two-dimensional match well with the lattice constant of the silicon substrate 1. Therefore, the ferroelectric substance is formed by epitaxial growth, and various characteristics of the ferroelectric substance layer 7 such as the determination threshold value, the voltage value, the operating speed, and the reliability can be fully exhibited. The method for manufacturing the ferroelectric memory described above is a specific example, and the semiconductor device of the present invention is not limited to this.

【0030】図8は、上述した実施例と同様に強誘電体
を用いたメモリを示す断面図であり、この場合は強誘電
体をキャパシタとし、本発明に係るケイ酸ビスマス層を
このキャパシタの下部電極として構成している。すなわ
ち、シリコン基板1にはp形シリコンを用い、イオン注
入によりソースおよびドレインにはn形拡散層4,5が
形成されており、一方の拡散層4が本実施例の強誘電体
メモリのビット線に接続される。これら拡散層間に位置
するチャネル6の上面には、ゲート酸化シリコン層12
が形成されており、このゲート酸化シリコン層12の上
面にポリシリコンなどからなるゲート電極13が形成さ
れている。このゲート電極13は本実施例の強誘電体メ
モリのワード線に接続される。他方の拡散層5の上面に
は、シリコン基板上に直接、あるいは酸化シリコン膜を
介して成膜された本発明のケイ酸ビスマス層3が形成さ
れており、さらに、このケイ酸ビスマス層3上に強誘電
体層7が形成されている。この強誘電体層7が、従来の
DRAM構造におけるキャパシタを構成するため、本実
施例のケイ酸ビスマス層3はリン等をドーピングするこ
とにより半導体化しておく。強誘電体層7の上面に形成
されたキャパシタの上部電極14はポリシリコンなどの
酸化物導電体から構成されている。なお、図中符号「1
1」はフィールド酸化シリコン層SiO2 、「15」は
層間絶縁膜である。
FIG. 8 is a sectional view showing a memory using a ferroelectric substance as in the above-mentioned embodiment. In this case, the ferroelectric substance is used as a capacitor, and the bismuth silicate layer according to the present invention is used for this capacitor. It is configured as a lower electrode. That is, p-type silicon is used for the silicon substrate 1, and n-type diffusion layers 4 and 5 are formed in the source and the drain by ion implantation. One diffusion layer 4 is a bit of the ferroelectric memory of this embodiment. Connected to the wire. The gate silicon oxide layer 12 is formed on the upper surface of the channel 6 located between these diffusion layers.
And a gate electrode 13 made of polysilicon or the like is formed on the upper surface of the gate silicon oxide layer 12. The gate electrode 13 is connected to the word line of the ferroelectric memory of this embodiment. On the upper surface of the other diffusion layer 5, the bismuth silicate layer 3 of the present invention formed directly on the silicon substrate or via the silicon oxide film is formed, and further on the bismuth silicate layer 3. A ferroelectric layer 7 is formed on the. Since the ferroelectric layer 7 constitutes a capacitor in the conventional DRAM structure, the bismuth silicate layer 3 of this embodiment is made semiconductor by doping phosphorus or the like. The upper electrode 14 of the capacitor formed on the upper surface of the ferroelectric layer 7 is made of an oxide conductor such as polysilicon. In addition, reference numeral "1" in the figure
“1” is a field silicon oxide layer SiO 2 , and “15” is an interlayer insulating film.

【0031】このように構成した強誘電体メモリによっ
ても、強誘電体層7(キャパシタ)の下部電極を構成す
るケイ酸ビスマス層3が良質な単結晶であり、シリコン
基板1の格子定数と2次元的に良好に一致しているた
め、強誘電体がエピタキシャル成長をして成膜され、当
該強誘電体層7が有する判別しきい値、電圧値、動作速
度、信頼性などの諸特性を遺憾なく発揮することができ
る。また、上部電極14も酸化物導電体を用いているた
め、強誘電体層7と上下電極3,14との界面付近に生
じる酸素欠乏領域を除去することができ、その結果、こ
の酸素欠乏領域の存在が原因と考えられる書換え回数
(分極スイッチング回数)の寿命を向上させることがで
きる。
Also in the ferroelectric memory having such a structure, the bismuth silicate layer 3 forming the lower electrode of the ferroelectric layer 7 (capacitor) is a good single crystal and has a lattice constant of the silicon substrate 1 and 2 Since the dimensions are well matched, the ferroelectric is epitaxially grown to form a film, and various characteristics such as a discrimination threshold value, a voltage value, an operating speed, and reliability of the ferroelectric layer 7 are regretted. Can be demonstrated without. Further, since the upper electrode 14 also uses an oxide conductor, the oxygen-deficient region generated near the interface between the ferroelectric layer 7 and the upper and lower electrodes 3, 14 can be removed, and as a result, this oxygen-deficient region is removed. It is possible to improve the life of the number of times of rewriting (the number of times of polarization switching) which is considered to be caused by the presence of.

【0032】本発明に係るケイ酸ビスマス層は、光学特
性に富んだ非線形光学材料、磁気光学材料、電気光学材
料、音響光学材料などの各種酸化物光学材料を用いた光
集積回路の下地層として用いることができる。光集積回
路は、一つの基板の表面に屈折率が僅かに高い部分を作
って光導波路とし、これを基本として、光源であるレー
ザダイオードと、および機能素子であるスイッチ・変調
器などと、光検出素子であるダイオードとを集積化する
ことによって全体としてある機能を持たせるようにして
光回路である。このような光集積回路として、電気光
学、音響光学、磁気光学、非線形光学効果を持つ材料を
基板として導波路を形成し、光を導波路中に閉じ込めた
状態で、外部入力信号によって導波光を制御することに
より従来のバルク形デバイスとは異なる新たな機能を持
つ様々な導波光形デバイスを構成することができる。
The bismuth silicate layer according to the present invention is used as a base layer of an optical integrated circuit using various oxide optical materials such as nonlinear optical materials, magneto-optical materials, electro-optical materials, and acousto-optical materials having excellent optical characteristics. Can be used. An optical integrated circuit is made by forming a portion with a slightly higher refractive index on the surface of one substrate to form an optical waveguide, and based on this, a laser diode that is a light source and a switch / modulator that is a functional element. It is an optical circuit that has a certain function as a whole by integrating a diode which is a detection element. As such an optical integrated circuit, a waveguide is formed by using a substrate having a material having electro-optic, acousto-optic, magneto-optic, and non-linear optical effects as a substrate, and the guided light is guided by an external input signal while the light is confined in the waveguide. By controlling, various guided wave optical devices having new functions different from the conventional bulk type devices can be constructed.

【0033】図9は、上述した酸化物光学材料を用いた
光集積回路における本発明に係るケイ酸ビスマス層の適
用例を示す断面図であり、シリコン基板1上に既述した
手法等によってケイ酸ビスマス層3が形成されている。
このケイ酸ビスマス層3はリンなどを添加することによ
り半導体化され、その上には、所望の光学特性を備えた
酸化物光学材料からなる酸化物光学材料層16が形成さ
れ、光導波路を構成している。図中符号「17」は外部
入力信号を取り込む電極、「18」は光源である半導体
レーザ層であり、図示はしないが、図中右側に光検出素
子が配置されている。
FIG. 9 is a cross-sectional view showing an application example of the bismuth silicate layer according to the present invention in an optical integrated circuit using the above-mentioned oxide optical material, which is formed on the silicon substrate 1 by the method described above. The bismuth acid layer 3 is formed.
The bismuth silicate layer 3 is made into a semiconductor by adding phosphorus or the like, and an oxide optical material layer 16 made of an oxide optical material having desired optical characteristics is formed thereon to form an optical waveguide. is doing. In the figure, reference numeral "17" is an electrode for taking in an external input signal, and "18" is a semiconductor laser layer which is a light source. Although not shown, a photodetection element is arranged on the right side in the figure.

【0034】本実施例で用いられる酸化物光学材料とし
ては、Ti拡散LiNbO3 、LiTaO3 、As2
3 膜、YIG膜/GGG、常磁性ガラス、ZnO膜など
を例示することができ、外部入力信号による光との相互
作用によって使い分けることが好ましい。例えば、外部
入力信号が電気である場合には、電気光学効果(ポッケ
ルス効果)により屈折率を変化させ、振幅・位相変調・
光路切り換え・偏向・回折・モード変換などの機能を司
るために、導波路材料としてTi拡散LiNbO3 、L
iTaO3 、PZT、PLZT、PTを用いることが好
ましい。また、外部入力信号が音波である場合には、音
響光学効果(光弾性効果)により屈折率を変化させ、偏
向・回折・モード変換・単一側帯波発生などの機能を司
るために、導波路材料としてTi拡散LiNbO3 、A
2 3 膜を用いることが好ましい。外部入力信号が磁
界である場合には、磁気光学効果(ファラデー効果)に
より偏波面を回転させ、非相反性・モード変換などの機
能を司るために、導波路材料としてYIG膜/GGG、
常磁性ガラスを用いることが好ましい。さらに、外部入
力信号が光である場合には、非線形光学効果により分極
誘起を生じさせ、2次高調波発生・パラメトリック増幅
などの機能を司るために、導波路材料としてTi拡散L
iNbO3 、ZnO膜、PZT、PLZT、PTを用い
ることが好ましい。
As the oxide optical material used in this embodiment, Ti-diffused LiNbO 3 , LiTaO 3 , As 2 S are used.
Three films, a YIG film / GGG, a paramagnetic glass, a ZnO film and the like can be exemplified, and it is preferable to use them properly depending on the interaction with light by an external input signal. For example, when the external input signal is electric, the refractive index is changed by the electro-optic effect (Pockels effect), and the amplitude / phase modulation /
In order to control the functions of optical path switching, deflection, diffraction, mode conversion, etc., Ti-diffused LiNbO 3 , L as a waveguide material
It is preferable to use iTaO 3 , PZT, PLZT, and PT. When the external input signal is a sound wave, the waveguide is used to control the functions such as deflection, diffraction, mode conversion, and single sideband generation by changing the refractive index by the acousto-optic effect (photoelastic effect). Ti diffusion LiNbO 3 , A as material
It is preferable to use an s 2 S 3 film. When the external input signal is a magnetic field, the plane of polarization is rotated by the magneto-optical effect (Faraday effect), and the functions such as non-reciprocity and mode conversion are controlled. Therefore, YIG film / GGG as a waveguide material,
It is preferable to use paramagnetic glass. Further, when the external input signal is light, Ti diffusion L is used as a waveguide material in order to induce polarization induction by a non-linear optical effect and control functions such as second harmonic generation and parametric amplification.
It is preferable to use iNbO 3 , ZnO film, PZT, PLZT, and PT.

【0035】このように構成した光集積回路によれば、
酸化物光学材料を良好にエピタキシャル成長させること
ができるため、その酸化物光学材料が備える優れた光学
特性を遺憾なく発揮させることができ、光変調器、光ス
イッチ(電気光学効果を利用する)、光アイソレータ
(磁気光学効果を利用した光を一方向にのみ通す素子で
逆光の防止に応用する)、波長変換器(非線形光学効果
を利用して波長変換を行い半導体レーザー光を青色レー
ザー光に変換する)、光変調器(音響光学効果を利用し
て光の進む方向を電気信号で制御する)、光センサ、光
磁気センサ、圧電素子などに応用して好ましい。
According to the optical integrated circuit configured as described above,
Since the oxide optical material can be epitaxially grown well, the excellent optical characteristics of the oxide optical material can be fully exhibited, and the optical modulator, the optical switch (using the electro-optical effect), the optical Isolator (an element that uses magneto-optical effect to pass light in only one direction and is used to prevent back light), Wavelength converter (conversion of semiconductor laser light to blue laser light by wavelength conversion using nonlinear optical effect) ), An optical modulator (the direction in which light travels is controlled by an electric signal using an acousto-optic effect), an optical sensor, a magneto-optical sensor, a piezoelectric element, and the like, which are preferable.

【0036】図10は、酸化物超伝導体を用いたジョセ
フソン接合素子における本発明に係るケイ酸ビスマス層
の適用例を示す断面図である。ジョセフソン接合素子
は、2つの超伝導体が薄い絶縁膜で隔てられていると
き、絶縁膜を電子対がトンネル効果で通過して生じると
いうジョセフソン効果を利用した回路素子であり、スイ
ッチ素子や高速電子計算機等に応用することができる。
この具体例では、シリコン基板1上に既述した手法等に
よってケイ酸ビスマス層3を形成し、リンなどを添加す
ることにより半導体化した後に、この上に酸化物超伝導
体からなる層19を形成している。なお、図中符号「2
0」はジョセフソン接合素子のチャネルである。本実施
例で用いられる酸化物超伝導体としては、YBa2 Cu
3 7 、Bi2 Sr2 Ca2 Cu3 10、Tl2 Ba2
Ca2 Cu3 10などを挙げることができる。
FIG. 10 is a sectional view showing an application example of the bismuth silicate layer according to the present invention in a Josephson junction device using an oxide superconductor. The Josephson junction element is a circuit element utilizing the Josephson effect in which an electron pair passes through the insulating film by a tunnel effect when two superconductors are separated by a thin insulating film. It can be applied to high-speed electronic computers.
In this specific example, the bismuth silicate layer 3 is formed on the silicon substrate 1 by the above-described method, etc., and after being made into a semiconductor by adding phosphorus or the like, a layer 19 made of an oxide superconductor is formed thereon. Is forming. In addition, reference numeral "2" in the figure
"0" is the channel of the Josephson junction device. The oxide superconductor used in this example is YBa 2 Cu.
3 O 7 , Bi 2 Sr 2 Ca 2 Cu 3 O 10 , Tl 2 Ba 2
Such as Ca 2 Cu 3 O 10 and the like.

【0037】上述した酸化物超伝導体の超伝導転移温度
および臨界電流密度は、超伝導体の結晶性と密接な関係
があり、結晶性を高めないと超伝導特性を示さないこと
が知られている。しかしながら、本実施例によれば、超
伝導体の下地層を構成するケイ酸ビスマス層3が、既述
したように良質な単結晶であり、シリコン基板1の格子
定数と2次元的に良好に一致しているため、超伝導体1
9がエピタキシャル成長をして成膜され、良好な超伝導
特性を示すことになる。
It is known that the superconducting transition temperature and the critical current density of the oxide superconductor described above are closely related to the crystallinity of the superconductor, and the superconducting property is not exhibited unless the crystallinity is increased. ing. However, according to this example, the bismuth silicate layer 3 forming the underlayer of the superconductor is a high-quality single crystal as described above, and the lattice constant of the silicon substrate 1 and the two-dimensional satisfactorily improved. Because they match, superconductor 1
9 is epitaxially grown to form a film, and exhibits excellent superconducting properties.

【0038】上述した酸化物超伝導体は、ジョセフソン
素子以外にも、例えば半導体装置の配線用材料として用
いることもできる。図11は、酸化物超伝導体を半導体
装置電極や配線材料として用いるときのケイ酸ビスマス
層の応用例を示す断面図である。本実施例では、半導体
装置としてMOS形半導体を例示しており、シリコン基
板1にはp形シリコンを用い、イオン注入によりソース
およびドレインにはn形拡散層4,5が形成されてい
る。これら拡散層間に位置するチャネル6の上面には、
本発明に係るケイ酸ビスマス層3が形成されており、こ
のケイ酸ビスマス層3の上面に酸化物超伝導体からなる
ゲート電極21が形成されている。この場合、ケイ酸ビ
スマス層3が、従来のMOS構造におけるゲート絶縁層
を構成するため、チャネル上部のケイ酸ビスマス層3は
半導体化することなく絶縁体のまま成膜する。これに対
して、ソースおよびドレインとなる拡散層4,5の上面
にもケイ酸ビスマス層3が形成され、これらケイ酸ビス
マス層上に酸化物超伝導体からなるソース電極22およ
びドレイン電極23が形成されている。この拡散層上に
形成するケイ酸ビスマス層3は、リン等を添加すること
により半導体化しておく。なお、図中符号「11」はフ
ィールド酸化シリコン層SiO2 である。
The above oxide superconductor can be used as a wiring material for a semiconductor device, for example, in addition to the Josephson element. FIG. 11 is a sectional view showing an application example of a bismuth silicate layer when an oxide superconductor is used as a semiconductor device electrode or wiring material. In this embodiment, a MOS type semiconductor is illustrated as a semiconductor device, p-type silicon is used for the silicon substrate 1, and n-type diffusion layers 4 and 5 are formed in the source and the drain by ion implantation. On the upper surface of the channel 6 located between these diffusion layers,
The bismuth silicate layer 3 according to the present invention is formed, and the gate electrode 21 made of an oxide superconductor is formed on the upper surface of the bismuth silicate layer 3. In this case, since the bismuth silicate layer 3 constitutes the gate insulating layer in the conventional MOS structure, the bismuth silicate layer 3 above the channel is formed as an insulator without being made into a semiconductor. On the other hand, the bismuth silicate layer 3 is also formed on the upper surfaces of the diffusion layers 4 and 5 serving as the source and the drain, and the source electrode 22 and the drain electrode 23 made of an oxide superconductor are formed on the bismuth silicate layer. Has been formed. The bismuth silicate layer 3 formed on this diffusion layer is made into a semiconductor by adding phosphorus or the like. Reference numeral "11" in the figure is a field silicon oxide layer SiO 2 .

【0039】このように構成した半導体装置では、超伝
導体からなる電極や配線21,22,23の下地層が、
既述したように良質な単結晶であってシリコン基板1の
格子定数と2次元的に良好に一致しているケイ酸ビスマ
ス層3であるため、超伝導体21,22,23がエピタ
キシャル成長をして成膜され、良好な超伝導特性を示す
ことになる。したがって、従来の電極・配線材料である
アルミニウムやポリシリコンなどに比べて電気抵抗が極
めて小さくなり半導体装置の消費電力を低減することが
できる。
In the semiconductor device configured as described above, the electrodes made of a superconductor and the underlying layers of the wirings 21, 22 and 23 are
As described above, since the bismuth silicate layer 3 is a good-quality single crystal and two-dimensionally matches well with the lattice constant of the silicon substrate 1, the superconductors 21, 22 and 23 grow epitaxially. The film is formed as a film and exhibits excellent superconducting properties. Therefore, the electric resistance is extremely smaller than that of conventional electrodes and wiring materials such as aluminum and polysilicon, and the power consumption of the semiconductor device can be reduced.

【0040】また、本発明に係るケイ酸ビスマス層は、
その高誘電率を利用してDRAMのキャパシタとして用
いることができる。図12は、DRAMのキャパシタ誘
電体膜に本発明に係るケイ酸ビスマス層を応用した具体
例を示す断面図である。シリコン基板1にはp形シリコ
ンを用い、イオン注入によりソースおよびドレインには
n形拡散層4,5が形成されており、一方の拡散層4が
集積回路のビット線に接続される。これら拡散層間に位
置するチャネル6の上面には、ゲート絶縁層を構成する
酸化シリコン層24が形成されており、このゲート酸化
シリコン層24の上面にポリシリコンなどの酸化物導電
体からなるゲート電極25が形成されている。このゲー
ト電極25は集積回路のワード線に接続される。
Further, the bismuth silicate layer according to the present invention is
It can be used as a capacitor of DRAM by utilizing its high dielectric constant. FIG. 12 is a cross-sectional view showing a specific example in which the bismuth silicate layer according to the present invention is applied to a capacitor dielectric film of DRAM. P-type silicon is used for the silicon substrate 1, and n-type diffusion layers 4 and 5 are formed in the source and the drain by ion implantation, and one diffusion layer 4 is connected to the bit line of the integrated circuit. A silicon oxide layer 24 forming a gate insulating layer is formed on the upper surface of the channel 6 located between these diffusion layers, and a gate electrode made of an oxide conductor such as polysilicon is formed on the upper surface of the gate silicon oxide layer 24. 25 are formed. The gate electrode 25 is connected to the word line of the integrated circuit.

【0041】他方の拡散層5の上面には、シリコン基板
上に直接、あるいは酸化シリコン膜を介して成膜された
本発明のケイ酸ビスマス層3が形成されており、さら
に、このケイ酸ビスマス層3上にはポリシリコンなどの
酸化物導電体からなる電極26が形成されている。この
電極26はDRAMにおける固定電位に接続される。本
実施例のケイ酸ビスマス層3は、ケイ酸ビスマス層3自
体がDRAM構造におけるキャパシタを構成するため、
半導体化することなく絶縁体のまま成膜する。なお、図
中符号「11」はフィールド酸化シリコン層SiO2
ある。
On the upper surface of the other diffusion layer 5, there is formed a bismuth silicate layer 3 of the present invention formed directly on a silicon substrate or through a silicon oxide film, and further, this bismuth silicate. An electrode 26 made of an oxide conductor such as polysilicon is formed on the layer 3. This electrode 26 is connected to a fixed potential in the DRAM. In the bismuth silicate layer 3 of this embodiment, since the bismuth silicate layer 3 itself constitutes the capacitor in the DRAM structure,
The film is formed as an insulator without being made into a semiconductor. Reference numeral "11" in the figure is a field silicon oxide layer SiO 2 .

【0042】このような本実施例に係るDRAMは、以
下のようにして製造することができる。すなわち、ま
ず、p形シリコン基板1上に、例えばSiNを用いた選
択酸化法により素子領域間の分離のためのフィールド酸
化シリコン層11を形成する。このフィールド酸化シリ
コン層11の上に、既述した手法によってケイ酸ビスマ
ス層3を形成し、さらに、このケイ酸ビスマス層3上に
ポリシリコンなどの導電体からなる電極26を形成す
る。これにより、DRAMのキャパシタが形成される。
次いで、トランジスタ集積回路のゲート電極25とワー
ド線を形成するために、酸化シリコン層24(ゲート絶
縁層)を形成した後に、ポリシリコンなどの酸化物導電
体を堆積してゲート電極25を形成する。このゲート電
極25をマスクとしてAsなどのn形イオンを注入し拡
散層4,5を形成し、その上に層間絶縁層である酸化シ
リコン層15を形成する。なお、図示はしないが、トラ
ンジスタ集積回路のビット線に接続される電極は、層間
絶縁層15を開孔してSi入りアルミニウムをスパッタ
蒸着により堆積することにより行われる。このようなD
RAMの製法は、本実施例に係るDRAMを得るための
一具体例であって、特に限定されることはない。
The DRAM according to this embodiment can be manufactured as follows. That is, first, a field silicon oxide layer 11 for isolation between element regions is formed on the p-type silicon substrate 1 by a selective oxidation method using, for example, SiN. The bismuth silicate layer 3 is formed on the field silicon oxide layer 11 by the method described above, and the electrode 26 made of a conductor such as polysilicon is formed on the bismuth silicate layer 3. As a result, a DRAM capacitor is formed.
Next, a silicon oxide layer 24 (gate insulating layer) is formed to form a gate electrode 25 and a word line of the transistor integrated circuit, and then an oxide conductor such as polysilicon is deposited to form the gate electrode 25. .. Using the gate electrode 25 as a mask, n-type ions such as As are implanted to form diffusion layers 4 and 5, and a silicon oxide layer 15 which is an interlayer insulating layer is formed thereon. Although not shown, the electrode connected to the bit line of the transistor integrated circuit is formed by opening the interlayer insulating layer 15 and depositing aluminum containing Si by sputter deposition. D like this
The manufacturing method of the RAM is one specific example for obtaining the DRAM according to this embodiment, and is not particularly limited.

【0043】このように本発明に係るケイ酸ビスマス層
をDRAMのキャパシタとして用いると、従来のトレン
チ型あるいはスタック型などのような複雑な製造工程を
経なくとも、簡単な構造および製造工程で良好な結晶性
を有する高誘電率膜(誘電率εr =56)を形成するこ
とができる。したがって、DRAMの製造工程を簡略化
すると同時に、集積度向上に必要とされるプレーナ型へ
の再転換が可能となり、低コスト・高集積である半導体
装置を得ることができる。
As described above, when the bismuth silicate layer according to the present invention is used as a capacitor of DRAM, a simple structure and a good manufacturing process can be performed without complicated manufacturing processes such as the conventional trench type or stack type. A high dielectric constant film (dielectric constant ε r = 56) having excellent crystallinity can be formed. Therefore, the manufacturing process of the DRAM can be simplified, and at the same time, the conversion to the planar type, which is required for improving the degree of integration, can be performed, and a semiconductor device with low cost and high integration can be obtained.

【0044】なお、本発明は上述した実施例のみに限定
されることなく本発明の要旨を越えない範囲で種々の改
変は可能である。
The present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.

【0045】[0045]

【発明の効果】以上述べたように本発明によれば、シリ
コン基板または酸化シリコンなどのシリコン系層の表面
にケイ酸ビスマス層を形成したので、酸化物セラミック
層を良好にエピタキシャル成長させることができ、高誘
電率・強誘電体材料、超伝導体材料、光学特性に富んだ
非線形光学材料・磁気光学材料・電気光学材料・音響光
学材料など各種の酸化物セラミック薄膜を用いた諸特性
に優れた半導体装置を得ることができる。また、前記ケ
イ酸ビスマス層をDRAMのキャパシタとして用いれ
ば、トレンチ型あるいはスタック型などのような複雑な
製造工程を経なくとも、プレーナ型の簡単な構造および
製造工程で良好な結晶性を有する高誘電率膜を形成する
ことができる。これにより、低コスト・高集積のDRA
Mを得ることができる。
As described above, according to the present invention, since the bismuth silicate layer is formed on the surface of the silicon substrate or the silicon-based layer such as silicon oxide, the oxide ceramic layer can be favorably epitaxially grown. , High dielectric constant / ferroelectric material, superconductor material, various optical ceramic thin films such as nonlinear optical material, magneto-optical material, electro-optical material, acousto-optical material, etc. A semiconductor device can be obtained. If the bismuth silicate layer is used as a DRAM capacitor, a planar type simple structure and high crystallinity can be obtained without a complicated manufacturing process such as a trench type or a stack type. A dielectric constant film can be formed. As a result, low cost and highly integrated DRA
M can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る半導体装置を示す断面
図であり、(A)はシリコン基板上に酸化ビスマス層を
形成する前の状態を示し、(B)は酸化ビスマス層を形
成した状態を示す。
FIG. 1 is a cross-sectional view showing a semiconductor device according to an embodiment of the present invention, (A) shows a state before forming a bismuth oxide layer on a silicon substrate, and (B) shows a bismuth oxide layer formed. Shows the state of being done.

【図2】ケイ酸ビスマス粉末のX線回折図である。FIG. 2 is an X-ray diffraction pattern of bismuth silicate powder.

【図3】本発明の一実施例に係るケイ酸ビスマス層を基
板温度が760℃の条件で形成したときのX線回折図で
ある。
FIG. 3 is an X-ray diffraction diagram when a bismuth silicate layer according to an example of the present invention is formed under the condition that the substrate temperature is 760 ° C.

【図4】本発明の一実施例に係るケイ酸ビスマス層を基
板温度が780℃の条件で形成したときのX線回折図で
ある。
FIG. 4 is an X-ray diffraction diagram when a bismuth silicate layer according to an example of the present invention is formed under the condition that the substrate temperature is 780 ° C.

【図5】本発明の一実施例に係るケイ酸ビスマス層を基
板温度が800℃の条件で形成したときのX線回折図で
ある。
FIG. 5 is an X-ray diffraction diagram when a bismuth silicate layer according to an example of the present invention is formed under the condition that the substrate temperature is 800 ° C.

【図6】本発明の一実施例に係るケイ酸ビスマス層を基
板温度が820℃の条件で形成したときのX線回折図で
ある。
FIG. 6 is an X-ray diffraction diagram when a bismuth silicate layer according to an example of the present invention is formed under the condition that the substrate temperature is 820 ° C.

【図7】本発明の他の実施例に係る半導体装置を示す断
面図である。
FIG. 7 is a sectional view showing a semiconductor device according to another embodiment of the present invention.

【図8】本発明のさらに他の実施例に係る半導体装置を
示す断面図である。
FIG. 8 is a sectional view showing a semiconductor device according to still another embodiment of the present invention.

【図9】本発明のさらに他の実施例に係る半導体装置を
示す断面図である。
FIG. 9 is a sectional view showing a semiconductor device according to still another embodiment of the present invention.

【図10】本発明のさらに他の実施例に係る半導体装置
を示す断面図である。
FIG. 10 is a sectional view showing a semiconductor device according to still another embodiment of the present invention.

【図11】本発明のさらに他の実施例に係る半導体装置
を示す断面図である。
FIG. 11 is a cross-sectional view showing a semiconductor device according to still another embodiment of the present invention.

【図12】本発明のさらに他の実施例に係る半導体装置
を示す断面図である。
FIG. 12 is a sectional view showing a semiconductor device according to still another embodiment of the present invention.

【図13】強誘電体の電界Eに対する分極Pの関係を示
すヒステリシス曲線である。
FIG. 13 is a hysteresis curve showing the relationship of the polarization P with respect to the electric field E of the ferroelectric substance.

【図14】従来の強誘電体を用いた不揮発性RAMを示
す断面図である。
FIG. 14 is a cross-sectional view showing a conventional nonvolatile RAM using a ferroelectric substance.

【図15】従来の強誘電体および金属電極の断面構造と
組成比を説明する図である。
FIG. 15 is a diagram illustrating a cross-sectional structure and a composition ratio of a conventional ferroelectric substance and a metal electrode.

【図16】(A)はシリコン単結晶とケイ酸ビスマス結
晶の結晶構造の基本ユニットを示す平面図、(B)はケ
イ酸ビスマス結晶の結晶構造とペロブスカイト構造の基
本ユニットを示す平面図である。
16A is a plan view showing a basic unit of a crystal structure of a silicon single crystal and a bismuth silicate crystal, and FIG. 16B is a plan view showing a basic unit of a crystal structure of a bismuth silicate crystal and a perovskite structure. ..

【符号の説明】[Explanation of symbols]

1…シリコン基板(シリコン系層) 2…酸化シリコン層(シリコン系層) 3…ケイ酸ビスマス層 7…強誘電体層 16…酸化物光学材料層 19,21,22,23…酸化物超伝導体層 1 ... Silicon substrate (silicon-based layer) 2 ... Silicon oxide layer (silicon-based layer) 3 ... Bismuth silicate layer 7 ... Ferroelectric layer 16 ... Oxide optical material layer 19, 21, 22, 23 ... Oxide superconductivity Body layer

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】シリコン基板または酸化シリコンなどのシ
リコン系層の表面にケイ酸ビスマス層を形成したことを
特徴とする半導体装置。
1. A semiconductor device comprising a bismuth silicate layer formed on the surface of a silicon substrate or a silicon-based layer such as silicon oxide.
【請求項2】前記ケイ酸ビスマス層は半導性であること
を特徴とする請求項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the bismuth silicate layer is semiconducting.
【請求項3】前記ケイ酸ビスマス層上に強誘電体層を形
成したことを特徴とする請求項2に記載の半導体装置。
3. The semiconductor device according to claim 2, wherein a ferroelectric layer is formed on the bismuth silicate layer.
【請求項4】前記ケイ酸ビスマス層上に酸化物光学材料
層を形成したことを特徴とする請求項2に記載の半導体
装置。
4. The semiconductor device according to claim 2, wherein an oxide optical material layer is formed on the bismuth silicate layer.
【請求項5】前記ケイ酸ビスマス層上に酸化物超伝導体
層を形成したことを特徴とする請求項2に記載の半導体
装置。
5. The semiconductor device according to claim 2, wherein an oxide superconductor layer is formed on the bismuth silicate layer.
【請求項6】前記ケイ酸ビスマス層はダイナミックラン
ダムアクセスメモリのキャパシタであることを特徴とす
る請求項1に記載の半導体装置。
6. The semiconductor device according to claim 1, wherein the bismuth silicate layer is a capacitor of a dynamic random access memory.
【請求項7】シリコン基板または酸化シリコンなどのシ
リコン系層の表面に、雰囲気温度が760℃から800
℃の状態下でビスマス成分を含む気体を供給し、ケイ酸
ビスマス層を形成することを特徴とする半導体装置の製
造方法。
7. An atmosphere temperature of 760 ° C. to 800 ° C. on the surface of a silicon substrate or a silicon-based layer such as silicon oxide.
A method of manufacturing a semiconductor device, comprising supplying a gas containing a bismuth component at a temperature of 0 ° C. to form a bismuth silicate layer.
JP4075234A 1992-02-26 1992-02-26 Semiconductor device and manufacture thereof Pending JPH05243525A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4075234A JPH05243525A (en) 1992-02-26 1992-02-26 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4075234A JPH05243525A (en) 1992-02-26 1992-02-26 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH05243525A true JPH05243525A (en) 1993-09-21

Family

ID=13570328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4075234A Pending JPH05243525A (en) 1992-02-26 1992-02-26 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH05243525A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828080A (en) * 1994-08-17 1998-10-27 Tdk Corporation Oxide thin film, electronic device substrate and electronic device
US6307225B1 (en) * 1997-12-19 2001-10-23 Sharp Kabushiki Kaisha Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device
WO2001093336A1 (en) * 2000-05-31 2001-12-06 Motorola, Inc. Semiconductor device and method for manufacturing the same
US6709989B2 (en) * 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6806202B2 (en) 2002-12-03 2004-10-19 Motorola, Inc. Method of removing silicon oxide from a surface of a substrate
JP2005181995A (en) * 2003-11-27 2005-07-07 Nec Corp Optical element, optical integrated device, optical information propagation system and method for manufacturing molded body

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828080A (en) * 1994-08-17 1998-10-27 Tdk Corporation Oxide thin film, electronic device substrate and electronic device
US6307225B1 (en) * 1997-12-19 2001-10-23 Sharp Kabushiki Kaisha Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device
WO2001093336A1 (en) * 2000-05-31 2001-12-06 Motorola, Inc. Semiconductor device and method for manufacturing the same
US6709989B2 (en) * 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6806202B2 (en) 2002-12-03 2004-10-19 Motorola, Inc. Method of removing silicon oxide from a surface of a substrate
JP2005181995A (en) * 2003-11-27 2005-07-07 Nec Corp Optical element, optical integrated device, optical information propagation system and method for manufacturing molded body

Similar Documents

Publication Publication Date Title
EP0673311B1 (en) C-axis perovskite thin films grown on silicon dioxide
US5998819A (en) Thin ferroelectric film element having a multi-layered thin ferroelectric film and method for manufacturing the same
US5270298A (en) Cubic metal oxide thin film epitaxially grown on silicon
KR100292012B1 (en) Barrier layer for ferroelectric capacitors integrated in silicon
US5578845A (en) Dielectric thin film device with lead erbium zirconate titanate
JP3363301B2 (en) Ferroelectric thin film-coated substrate, method of manufacturing the same, and nonvolatile memory constituted by ferroelectric thin-film-coated substrate
US7423308B2 (en) Ferroelectric capacitor
US6197600B1 (en) Ferroelectric thin film, manufacturing method thereof and device incorporating the same
US6307225B1 (en) Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device
US6559469B1 (en) Ferroelectric and high dielectric constant transistors
JP3098629B2 (en) Ferroelectric transistor, semiconductor storage device using the same, semiconductor applied equipment, and artificial intelligence system
JPH05243525A (en) Semiconductor device and manufacture thereof
CA2343129A1 (en) Ferroelectric thin films of reduced tetragonality
JP3664785B2 (en) Switching element
KR100219522B1 (en) A semiconductor device having single crystal ferroelectric film and fabrication method of the same
JPH07509689A (en) Cubic metal oxide thin film grown epitaxially on silicon
JP3232661B2 (en) Semiconductor storage device
JP3604253B2 (en) Semiconductor storage device
KR100363393B1 (en) Ndro-fram memory cell device and the fabrication method there of
JPH02249278A (en) Manufacture of ferroelectric film
Ishiwara Current status of FET-type ferroelectric memories
KR20040079884A (en) Perovskite structure fatigue-free ferroelectric transistor with gallium nitride substrate and method for fabricating the same
KR20030036405A (en) Layered structure ferroelectric transistor with GaN substrate and their manufacturing method
JPH1197630A (en) Manufacture of ferroelectric thin film and ferroelectric memory device
KR19990016997A (en) Ferroelectric FEF (FET)