JPH05236363A - 電荷結合素子の駆動回路及びその駆動方法 - Google Patents
電荷結合素子の駆動回路及びその駆動方法Info
- Publication number
- JPH05236363A JPH05236363A JP4038167A JP3816792A JPH05236363A JP H05236363 A JPH05236363 A JP H05236363A JP 4038167 A JP4038167 A JP 4038167A JP 3816792 A JP3816792 A JP 3816792A JP H05236363 A JPH05236363 A JP H05236363A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- horizontal
- circuit
- horizontal shift
- switch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 5
- 230000009977 dual effect Effects 0.000 abstract description 4
- 230000002950 deficient Effects 0.000 abstract 1
- 238000005457 optimization Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 101100115215 Caenorhabditis elegans cul-2 gene Proteins 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 デュアルチャネル読み出し構造のＣＣＤイメ
ージセンサの垂直シフトレジスタから水平シフトレジス
タへの信号電荷の振り分け時に、駆動電圧の最適化によ
り、振り分け不良のない高品質な画像を得る。 【構成】 デュアルチャネル読み出し構造のＣＣＤイメ
ージセンサの水平シフトレジスタの駆動において、１水
平走査期間のうち、有効映像期間にＣＣＤドライバ１０
の駆動パルスが、スイッチ回路１２がオンされて転送電
極１６に印加される。水平ブランキング期間には、複数
の電源１５２，１５３に接続されたスイッチ回路１５
１，１３がオンされ、電源１５２，１５３の電圧が選択
され印加される。この結果、ＣＣＤドライバ１０の電源
電圧を上げることなく、水平ブランキング期間で、最適
な駆動電圧が設定でき、信号電荷振り分け時の転送効率
が向上する。
ージセンサの垂直シフトレジスタから水平シフトレジス
タへの信号電荷の振り分け時に、駆動電圧の最適化によ
り、振り分け不良のない高品質な画像を得る。 【構成】 デュアルチャネル読み出し構造のＣＣＤイメ
ージセンサの水平シフトレジスタの駆動において、１水
平走査期間のうち、有効映像期間にＣＣＤドライバ１０
の駆動パルスが、スイッチ回路１２がオンされて転送電
極１６に印加される。水平ブランキング期間には、複数
の電源１５２，１５３に接続されたスイッチ回路１５
１，１３がオンされ、電源１５２，１５３の電圧が選択
され印加される。この結果、ＣＣＤドライバ１０の電源
電圧を上げることなく、水平ブランキング期間で、最適
な駆動電圧が設定でき、信号電荷振り分け時の転送効率
が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、電荷結合素子の駆動回
路及びその駆動方法に関する。
路及びその駆動方法に関する。
【０００２】
【従来の技術】電極結合素子（以後、ＣＣＤと記す）
は、近年、画像の高画質化の要求から多画素化が進んで
いる。最近、注目されているハイビジョン等、高精細度
なテレビジョン方式に対応するためには、２００万画素
以上の超高解像度ＣＣＤが必要であり、その結果、パタ
ーンの高密度化、クロックレートの高速化が強いられて
いる。
は、近年、画像の高画質化の要求から多画素化が進んで
いる。最近、注目されているハイビジョン等、高精細度
なテレビジョン方式に対応するためには、２００万画素
以上の超高解像度ＣＣＤが必要であり、その結果、パタ
ーンの高密度化、クロックレートの高速化が強いられて
いる。
【０００３】そこで、その対応策として考案されたもの
にデュアルチャネル読み出し構造がある。これは、同一
構造の水平シフトレジスタをトランスファ電極を挟んで
２本並列に配置し、垂直シフトレジスタからの信号電荷
を１画素おきに上下の水平シフトレジスタに振り分ける
ものであり、パターンルールの緩和、クロックレートの
半減という効果がある。この様に高解像度化に非常に有
効なデュアルチャネル読み出し構造にも幾つかの欠点が
ある。それは、垂直シフトレジスタから２本の水平シフ
トレジスタに振り分ける際の、トラップ等によって生ず
る転送不良であり、画像上では、縦すじ状の固定パター
ン雑音として現れる。
にデュアルチャネル読み出し構造がある。これは、同一
構造の水平シフトレジスタをトランスファ電極を挟んで
２本並列に配置し、垂直シフトレジスタからの信号電荷
を１画素おきに上下の水平シフトレジスタに振り分ける
ものであり、パターンルールの緩和、クロックレートの
半減という効果がある。この様に高解像度化に非常に有
効なデュアルチャネル読み出し構造にも幾つかの欠点が
ある。それは、垂直シフトレジスタから２本の水平シフ
トレジスタに振り分ける際の、トラップ等によって生ず
る転送不良であり、画像上では、縦すじ状の固定パター
ン雑音として現れる。
【０００４】この様な固定パターン雑音を抑制するため
の一手段として、水平ブランキング期間に、上部の水平
シフトレジスタから下部の水平シフトレジスタに転送さ
れる際に、一定期間、下部の水平転送電極に印加される
電圧を上部の水平転送電極に印加される電圧に比べ高く
することによって、上部の水平シフトレジスタから下部
の水平シフトレジスタに転送される際にかかるフリンジ
電界を大きくし、転送効率を向上させる手法がある。
の一手段として、水平ブランキング期間に、上部の水平
シフトレジスタから下部の水平シフトレジスタに転送さ
れる際に、一定期間、下部の水平転送電極に印加される
電圧を上部の水平転送電極に印加される電圧に比べ高く
することによって、上部の水平シフトレジスタから下部
の水平シフトレジスタに転送される際にかかるフリンジ
電界を大きくし、転送効率を向上させる手法がある。
【０００５】ここで、以後下部の水平転送電極において
水平ブランキング期間の一定期間に印加電圧を高くする
駆動回路をＨ−ＣＣＤ３値駆動回路と記す。
水平ブランキング期間の一定期間に印加電圧を高くする
駆動回路をＨ−ＣＣＤ３値駆動回路と記す。
【０００６】従来のＨ−ＣＣＤ３値駆動回路を図３に示
す。駆動パルス制御回路１４で発生した駆動パルスはＣ
ＣＤドライバ１０を介してＨ−ＣＣＤ転送電極に印加さ
れる。また、ＣＣＤドライバ１０の振幅は、ダイオード
３０３を介して直流電圧源３０１によって制御される。
また、上乗せパルス発生回路３０２によって発生したパ
ルスがコンデンサ３０４を介して、このＣＣＤドライバ
の電源電圧に印加される。
す。駆動パルス制御回路１４で発生した駆動パルスはＣ
ＣＤドライバ１０を介してＨ−ＣＣＤ転送電極に印加さ
れる。また、ＣＣＤドライバ１０の振幅は、ダイオード
３０３を介して直流電圧源３０１によって制御される。
また、上乗せパルス発生回路３０２によって発生したパ
ルスがコンデンサ３０４を介して、このＣＣＤドライバ
の電源電圧に印加される。
【０００７】次に、このＨ−ＣＣＤ３値駆動回路の動作
について図４のタイムチャートを使って説明する。駆動
パルス制御回路１４で発生した駆動タイミングパルス
（Ｉ）はＣＣＤドライバ１０により、振幅変換、および
低インピーダンス化され、駆動パルス（IV）として転送
電極に印加される。ＣＣＤドライバ１０の電源電圧レベ
ル（III ）は、通常ＶH であるが、上部の水平シフトレ
ジスタから下部の水平シフトレジスタに転送される際に
は、上乗せパルス発生回路３０２によって発生した振幅
ΔＶH の上乗せパルス（II）が、コンデンサ３０４を介
して、電源電圧レベルの通常レベルＶH に重畳され、一
時的にＶH ＋ΔＶH に設定される。
について図４のタイムチャートを使って説明する。駆動
パルス制御回路１４で発生した駆動タイミングパルス
（Ｉ）はＣＣＤドライバ１０により、振幅変換、および
低インピーダンス化され、駆動パルス（IV）として転送
電極に印加される。ＣＣＤドライバ１０の電源電圧レベ
ル（III ）は、通常ＶH であるが、上部の水平シフトレ
ジスタから下部の水平シフトレジスタに転送される際に
は、上乗せパルス発生回路３０２によって発生した振幅
ΔＶH の上乗せパルス（II）が、コンデンサ３０４を介
して、電源電圧レベルの通常レベルＶH に重畳され、一
時的にＶH ＋ΔＶH に設定される。
【０００８】
【発明が解決しようとする課題】以上述べた従来のＨ−
ＣＣＤ３値駆動回路では、３値レベルを得るのにＣＣＤ
ドライバの電源電圧を制御している。よって、３値レベ
ル（ＶH ＋ΔＶH ）はＣＣＤドライバの絶対最大定格レ
ベルによって制限される。例えば、ＣＣＤドライバにア
ドバンストＣＭＯＳを用いる場合、絶対最大定格の電源
電圧レベルは７Ｖ程度であり、３値レベルをこれ以上に
設定できない。よって、転送電極に最適な電圧に設定で
きない場合が生ずる。
ＣＣＤ３値駆動回路では、３値レベルを得るのにＣＣＤ
ドライバの電源電圧を制御している。よって、３値レベ
ル（ＶH ＋ΔＶH ）はＣＣＤドライバの絶対最大定格レ
ベルによって制限される。例えば、ＣＣＤドライバにア
ドバンストＣＭＯＳを用いる場合、絶対最大定格の電源
電圧レベルは７Ｖ程度であり、３値レベルをこれ以上に
設定できない。よって、転送電極に最適な電圧に設定で
きない場合が生ずる。
【０００９】本発明は、以上の問題点を解決したもの
で、その目的とするところは、Ｈ−ＣＣＤ３値駆動回路
で最適な３値レベルに設定することによって、上部の水
平シフトレジスタから下部の水平シフトレジスタに転送
される際の転送効率を向上させ、固定パターンのない高
品質な画像が得られる、電荷結合素子の駆動回路及びそ
の駆動方法を提供することにある。
で、その目的とするところは、Ｈ−ＣＣＤ３値駆動回路
で最適な３値レベルに設定することによって、上部の水
平シフトレジスタから下部の水平シフトレジスタに転送
される際の転送効率を向上させ、固定パターンのない高
品質な画像が得られる、電荷結合素子の駆動回路及びそ
の駆動方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明の電荷結合素子の
駆動回路は、複数の水平シフトレジスタを有し、垂直シ
フトレジスタからの信号電荷を前記水平シフトレジスタ
に振り分け、水平方向に転送し、互いに同期して読み出
す電荷結合素子と、前記水平シフトレジスタの駆動パル
スのタイミングを制御する駆動パルス制御回路と、この
駆動パルス制御回路の駆動タイミングパルスを振幅変
換、および低インピーダンス化するＣＣＤドライバと、
このＣＣＤドライバと前記水平シフトレジスタの転送電
極を接続し、並列に配置された複数の第１のスイッチ回
路と、複数の電圧源の電圧を切り替える第２のスイッチ
回路と、前記水平シフトレジスタの転送電極と第２のス
イッチ回路を接続する第３のスイッチ回路とを有するこ
とを特徴とする。
駆動回路は、複数の水平シフトレジスタを有し、垂直シ
フトレジスタからの信号電荷を前記水平シフトレジスタ
に振り分け、水平方向に転送し、互いに同期して読み出
す電荷結合素子と、前記水平シフトレジスタの駆動パル
スのタイミングを制御する駆動パルス制御回路と、この
駆動パルス制御回路の駆動タイミングパルスを振幅変
換、および低インピーダンス化するＣＣＤドライバと、
このＣＣＤドライバと前記水平シフトレジスタの転送電
極を接続し、並列に配置された複数の第１のスイッチ回
路と、複数の電圧源の電圧を切り替える第２のスイッチ
回路と、前記水平シフトレジスタの転送電極と第２のス
イッチ回路を接続する第３のスイッチ回路とを有するこ
とを特徴とする。
【００１１】また本発明の駆動方法は、前記電荷結合素
子の駆動回路において、前記水平シフトレジスタの駆動
パルスの１水平走査期間のうち、有効映像期間には前記
第１のスイッチ回路をオン状態、前記第３のスイッチ回
路をオフ状態にして、前記ＣＣＤドライバの出力信号を
前記水平シフトレジスタの転送電極に印加し、水平ブラ
ンキング期間には、前記第１のスイッチ回路をオフ状
態、前記第３のスイッチ回路をオン状態にして、前記第
２のスイッチ回路により選択される電源の電圧レベルを
前記水平シフトレジスタの転送電極に印加することを特
徴とする。
子の駆動回路において、前記水平シフトレジスタの駆動
パルスの１水平走査期間のうち、有効映像期間には前記
第１のスイッチ回路をオン状態、前記第３のスイッチ回
路をオフ状態にして、前記ＣＣＤドライバの出力信号を
前記水平シフトレジスタの転送電極に印加し、水平ブラ
ンキング期間には、前記第１のスイッチ回路をオフ状
態、前記第３のスイッチ回路をオン状態にして、前記第
２のスイッチ回路により選択される電源の電圧レベルを
前記水平シフトレジスタの転送電極に印加することを特
徴とする。
【００１２】
【作用】本発明では、ＣＣＤドライバの電源電圧を上げ
ることなく、水平ブランキング期間のうち、一定期間、
電圧源を切り替えることにより、Ｈ−ＣＣＤ転送電極に
高い電圧（３値レベル）を印加できる。
ることなく、水平ブランキング期間のうち、一定期間、
電圧源を切り替えることにより、Ｈ−ＣＣＤ転送電極に
高い電圧（３値レベル）を印加できる。
【００１３】
【実施例】次に、本発明の実施例について図面を用いて
説明する。
説明する。
【００１４】図１は、本発明の電荷結合素子の駆動回路
の実施例であるＨ−ＣＣＤ３値駆動回路を示すブロック
図である。駆動パルス制御回路１４で発生した駆動タイ
ミングパルスは、ＣＣＤドライバ１０によって、電圧変
換、および低インピーダンス化される。ＣＣＤドライバ
１０の振幅は、直流電圧源１１によって制御される。Ｃ
ＣＤドライバ１０の出力信号（振幅、およびインピーダ
ンス変換された駆動パルス）（ａ）は、複数のアナログ
スイッチを並列に接続したスイッチ回路１２を介して、
下方の水平シフトレジスタに対応するＨ１転送電極１６
に印加される。また、Ｈ１転送電極１６は、スイッチ回
路１３を介して、３値レベル用電圧源１５に接続されて
いる。この電圧源１５は、２つの直流電圧源１５２，１
５３と、その電圧を駆動パルス制御回路１４の制御によ
り、切り替えるスイッチ回路１５１とにより構成され
る。
の実施例であるＨ−ＣＣＤ３値駆動回路を示すブロック
図である。駆動パルス制御回路１４で発生した駆動タイ
ミングパルスは、ＣＣＤドライバ１０によって、電圧変
換、および低インピーダンス化される。ＣＣＤドライバ
１０の振幅は、直流電圧源１１によって制御される。Ｃ
ＣＤドライバ１０の出力信号（振幅、およびインピーダ
ンス変換された駆動パルス）（ａ）は、複数のアナログ
スイッチを並列に接続したスイッチ回路１２を介して、
下方の水平シフトレジスタに対応するＨ１転送電極１６
に印加される。また、Ｈ１転送電極１６は、スイッチ回
路１３を介して、３値レベル用電圧源１５に接続されて
いる。この電圧源１５は、２つの直流電圧源１５２，１
５３と、その電圧を駆動パルス制御回路１４の制御によ
り、切り替えるスイッチ回路１５１とにより構成され
る。
【００１５】次に、このＨ−ＣＣＤ３値駆動回路の動作
について、図２のタイムチャートを使って説明する。駆
動パルスは、１水平走査期間のうち、信号電荷を水平方
向に転送する有効映像期間２０１と垂直シフトレジスタ
から水平シフトレジスタに振り分ける水平ブランキング
期間２０２からなる。駆動パルス制御回路１４で発生し
た駆動パルスは、ＣＣＤドライバ１０により、振幅変
換、および低インピーダンス化され駆動パルス（ａ）と
して、出力される。このとき、駆動パルス（ａ）のハイ
レベルは、電圧源１１の電圧ＶH となる。そして、タイ
ムチャートで、ｔ1 −ｔ2 期間、およびｔ3 −ｔ6 期間
に、スイッチ回路１２が、駆動パルス制御回路１４から
の制御信号により制御されオフ状態になり、一方スイ
ッチ回路１３が、制御信号によってオン状態となり、
電圧源１５の電圧が転送電極１６に印加される。ｔ1 −
ｔ2 期間、およびｔ3 −ｔ6 期間以外の期間では、スイ
ッチ回路１２がオン状態に、スイッチ回路１３がオフ状
態になり、ＣＣＤドライバ１０の出力信号（ａ）が、直
接に転送電極１６に印加される。そして、電圧源１５の
電圧は、スイッチ回路１５１が制御信号に制御され、
電圧源１５の電圧が転送電極１６に印加されるｔ1 −ｔ
2 期間、およびｔ3 −ｔ6 期間のうち、ｔ4 −ｔ5 期間
には、電源１５２の電圧ＶHP1 が出力され、それ以外の
期間では、電源１５３の電圧ＶHP2 が出力される。電圧
源１５からの出力電圧を、図２に波形（ｂ）で示す。
について、図２のタイムチャートを使って説明する。駆
動パルスは、１水平走査期間のうち、信号電荷を水平方
向に転送する有効映像期間２０１と垂直シフトレジスタ
から水平シフトレジスタに振り分ける水平ブランキング
期間２０２からなる。駆動パルス制御回路１４で発生し
た駆動パルスは、ＣＣＤドライバ１０により、振幅変
換、および低インピーダンス化され駆動パルス（ａ）と
して、出力される。このとき、駆動パルス（ａ）のハイ
レベルは、電圧源１１の電圧ＶH となる。そして、タイ
ムチャートで、ｔ1 −ｔ2 期間、およびｔ3 −ｔ6 期間
に、スイッチ回路１２が、駆動パルス制御回路１４から
の制御信号により制御されオフ状態になり、一方スイ
ッチ回路１３が、制御信号によってオン状態となり、
電圧源１５の電圧が転送電極１６に印加される。ｔ1 −
ｔ2 期間、およびｔ3 −ｔ6 期間以外の期間では、スイ
ッチ回路１２がオン状態に、スイッチ回路１３がオフ状
態になり、ＣＣＤドライバ１０の出力信号（ａ）が、直
接に転送電極１６に印加される。そして、電圧源１５の
電圧は、スイッチ回路１５１が制御信号に制御され、
電圧源１５の電圧が転送電極１６に印加されるｔ1 −ｔ
2 期間、およびｔ3 −ｔ6 期間のうち、ｔ4 −ｔ5 期間
には、電源１５２の電圧ＶHP1 が出力され、それ以外の
期間では、電源１５３の電圧ＶHP2 が出力される。電圧
源１５からの出力電圧を、図２に波形（ｂ）で示す。
【００１６】以上の動作によって、図２の波形（ｃ）に
示すように、有効映像期間２０１では、振幅ＶH の駆動
パルスが転送電極１６に印加され、水平ブランキング期
間２０２には、電源１５２，１５３の電圧ＶHP1 ，Ｖ
HP2 により電圧レベルが決定される駆動パルスが印加さ
れる。
示すように、有効映像期間２０１では、振幅ＶH の駆動
パルスが転送電極１６に印加され、水平ブランキング期
間２０２には、電源１５２，１５３の電圧ＶHP1 ，Ｖ
HP2 により電圧レベルが決定される駆動パルスが印加さ
れる。
【００１７】
【発明の効果】以上述べたように本発明によれば、複数
の水平シフトレジスタを有するＣＣＤにおいて、上方の
シフトレジスタから下方の水平シフトレジスタに転送さ
れる際、ＣＣＤドライバの最大絶対定格の電源電圧レベ
ルに関係なく、下方の水平シフトレジスタの転送電極に
高い電圧（３値レベル）が印加できる。
の水平シフトレジスタを有するＣＣＤにおいて、上方の
シフトレジスタから下方の水平シフトレジスタに転送さ
れる際、ＣＣＤドライバの最大絶対定格の電源電圧レベ
ルに関係なく、下方の水平シフトレジスタの転送電極に
高い電圧（３値レベル）が印加できる。
【００１８】この様に最適な３値レベルに設定すること
によって、上部の水平シフトレジスタから下方の水平シ
フトレジスタに転送される際に形成されるフリンジ電界
を大きくすることができ、それによって転送効率が向上
し、転送不良による固定パターンのない高品質の画像を
提供することができる。
によって、上部の水平シフトレジスタから下方の水平シ
フトレジスタに転送される際に形成されるフリンジ電界
を大きくすることができ、それによって転送効率が向上
し、転送不良による固定パターンのない高品質の画像を
提供することができる。
【００１９】また、本発明では、ＣＣＤドライバからの
信号を負荷に切り替えるスイッチ回路のオン抵抗が大き
い場合、複数並列に接続することによりオン抵抗を減ら
し、駆動波形の鈍りを防いでいる。
信号を負荷に切り替えるスイッチ回路のオン抵抗が大き
い場合、複数並列に接続することによりオン抵抗を減ら
し、駆動波形の鈍りを防いでいる。
【図面の簡単な説明】
【図１】本発明の電荷結合素子の駆動回路の一実施例を
示す構成図である。
示す構成図である。
【図２】図１の電荷結合素子の駆動回路の動作を説明す
るタイムチャートである。
るタイムチャートである。
【図３】従来のＨ−ＣＣＤ３値駆動回路を示す構成図で
ある。
ある。
【図４】図３の従来例の動作を示すタイムチャートであ
る。
る。
【符号の説明】 １０ ＣＣＤドライバ １１，１５，１５２，１５３，３０１ 直流電圧源 １２，１３，１５１ スイッチ回路 １４ 駆動パルス制御回路 １６ 転送電極 ３０２ パルス発生回路 ３０３ ダイオード ３０４ コンデンサ
Claims (2)
- 【請求項１】複数の水平シフトレジスタを有し、垂直シ
フトレジスタからの信号電荷を前記水平シフトレジスタ
に振り分け、水平方向に転送し、互いに同期して読み出
す電荷結合素子と、 前記水平シフトレジスタの駆動パルスのタイミングを制
御する駆動パルス制御回路と、 この駆動パルス制御回路の駆動タイミングパルスを振幅
変換、および低インピーダンス化するＣＣＤドライバ
と、 このＣＣＤドライバと前記水平シフトレジスタの転送電
極を接続し、並列に配置された複数の第１のスイッチ回
路と、 複数の電圧源の電圧を切り替える第２のスイッチ回路
と、 前記水平シフトレジスタの転送電極と第２のスイッチ回
路を接続する第３のスイッチ回路とを有することを特徴
とする電荷結合素子の駆動回路。 - 【請求項２】請求項１記載の電荷結合素子の駆動回路に
おいて、 前記水平シフトレジスタの駆動パルスの１水平走査期間
のうち、有効映像期間には前記第１のスイッチ回路をオ
ン状態、前記第３のスイッチ回路をオフ状態にして、前
記ＣＣＤドライバの出力信号を前記水平シフトレジスタ
の転送電極に印加し、水平ブランキング期間には、前記
第１のスイッチ回路をオフ状態、前記第３のスイッチ回
路をオン状態にして、前記第２のスイッチ回路により選
択される電源の電圧レベルを前記水平シフトレジスタの
転送電極に印加することを特徴とする駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03816792A JP3212667B2 (ja) | 1992-02-25 | 1992-02-25 | 電荷結合素子の駆動回路及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03816792A JP3212667B2 (ja) | 1992-02-25 | 1992-02-25 | 電荷結合素子の駆動回路及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05236363A true JPH05236363A (ja) | 1993-09-10 |
| JP3212667B2 JP3212667B2 (ja) | 2001-09-25 |
Family
ID=12517845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03816792A Expired - Lifetime JP3212667B2 (ja) | 1992-02-25 | 1992-02-25 | 電荷結合素子の駆動回路及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3212667B2 (ja) |
-
1992
- 1992-02-25 JP JP03816792A patent/JP3212667B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3212667B2 (ja) | 2001-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6519000B1 (en) | Image pickup apparatus with mode switching between a still picture mode and a moving picture mode | |
| EP0569202B1 (en) | Solid state imaging device with electronic shutter | |
| US6377301B1 (en) | Image pickup apparatus having different processing rates for still and moving images | |
| JPH06217206A (ja) | 固体撮像装置 | |
| JPH05252446A (ja) | 電荷結合イメージセンサ | |
| JP2656475B2 (ja) | 固体撮像装置 | |
| KR950014884B1 (ko) | 고체촬상장치 | |
| US5796432A (en) | Method of and apparatus for solid state imaging device | |
| JPH05236363A (ja) | 電荷結合素子の駆動回路及びその駆動方法 | |
| US5483283A (en) | Three level high speed clock driver for an image sensor | |
| JP2006074367A (ja) | 固体撮像素子 | |
| JP2515749B2 (ja) | 撮像装置 | |
| US6211507B1 (en) | Signal charge transferring method in image sensor in which clock signal phase is switched | |
| US20010005228A1 (en) | Solid state image sensing device | |
| US6355949B1 (en) | Solid state imaging apparatus with horizontal charge transfer register which can transfer signal charge faster | |
| JP2765332B2 (ja) | 電荷結合撮像装置の駆動回路 | |
| US8531569B2 (en) | CCD-type solid-state imaging device, driving method for CCD-type solid-state imaging device, and imaging system | |
| JP2000032480A (ja) | ２次元カラー画像入力装置 | |
| JP2559407B2 (ja) | 走査回路 | |
| JP3276830B2 (ja) | 撮像装置 | |
| JPH05176241A (ja) | 電荷結合撮像装置の駆動回路 | |
| JP2802942B2 (ja) | 電荷転送素子駆動装置 | |
| JPH11266401A (ja) | 固体撮像素子 | |
| JPS6331280A (ja) | 撮像装置 | |
| JP2001186418A (ja) | 固体撮像装置およびその駆動方法並びにカメラシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990721 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |