JPH05235991A

JPH05235991A - Ａｔｍ交換機における分配接続方式

Info

Publication number: JPH05235991A
Application number: JP3823192A
Authority: JP
Inventors: Yuji Kato; 祐司加藤; Hiroshi Tomonaga; 博朝永; Naoki Matsuoka; 直樹松岡
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-02-25
Filing date: 1992-02-25
Publication date: 1993-09-10

Abstract

(57)【要約】【目的】分配接続に用いるヘッダ変換テーブルのメモ
リ容量を減少し、かつ、分配接続・１対１接続を同一設
備で行う。【構成】ヘッダ処理部２１ａ〜２１ｎは分配接続呼の
場合には、変換テーブルＴＢＬ１０〜ＴＢＬ１ｎより分
配表示データ、中間ＶＣＩ及びビットマップタグを求め
てセルに付与してスイッチ部１１に入力し、１対１接続
呼の場合には、分配表示データ、正規ＶＣＩ及びコード
タグを求めてセルに付与してスイッチ部１１に入力す
る。スイッチ部１１はタグ情報に基づいてスイッチして
セルを所定の出ハイウェイに出力する。出ハイウェイに
設けられた後処理部３１ａ〜３１ｎは分配接続呼の場
合、変換テーブルＴＢＬ２１〜ＴＢＬ２ｎを用いて入力
されたセルの中間ＶＣＩを出ハイウェイでの正規なＶＣ
Ｉに変換して出力し、１対１接続呼の場合には、ＶＣＩ
を変換せずそのまま出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は呼識別情報を含むヘッダ
と情報とからなるセルを複数の出ハイウェイに出力する
ＡＴＭ交換機における分配接続方式に関する。近年、高
度化情報社会の発達に伴って、音声通信、データ通信だ
けでなく動画像通信も含めたマルチメディア通信のニー
ズが高まりつつあり、そのような広帯域の通信の実現手
段として、非同期転送モード（Asynchronous Transfer
Mode:以下略してＡＴＭという）を使ったＡＴＭ交換技
術がＣＣＩＴＴで合意され、研究が進められている。

【０００２】ＡＴＭ交換機では、セル毎に固有なルーチ
ング情報に基づきセルフルーチングを行う交換方式のた
め、従来の回線交換のように単に複数のクロスポイント
を同時にオンして分配接続を行うことが不可能である。
しかし、音声、データ等のマルチメディア通信を扱うＡ
ＴＭ交換においても同報通信を行うことが必須の機能で
あり、その実現が望まれている。

【０００３】

【従来の技術】図１４はＡＴＭ交換機における分配接続
方式の従来例説明図である。図において、８０はヘッダ
と情報よりなるセル、８１は前処理部（ＦＰ０〜ＦＰ３
で表示）、８２は入ハイウェイ（ＩＨＷ０〜ＩＨＷ３で
表示）、８３は前処理部から出力された情報、８４はマ
トリックス状のスイッチ部（ＳＷで表示）、８５は出ハ
イウェイ（ＯＨＷ０〜ＯＨＷ３で表示）、８６は変換部
（ＣＮＶ０〜ＣＮＶ３で表示）である。

【０００４】ＡＴＭ方式の交換機の場合、各種速度の通
信を非同期モードでの交換により実現するために、セル
という一定量の情報単位で交換処理を行う。スイッチ部
８４の各クロスポイント（図中ＣＰで表示）には図示し
ないバッファ及びバッファ制御部が設けられ、入ハイウ
ェイ８２から入力した情報はスイッチ部８４内の対応す
る水平路に与えられ、出力されるべき出ハイウェイ８５
に接続した垂直路とのクロスポイントにおいてバッファ
に書き込まれ、そのバッファから出ハイウェイ８５へ読
み出されて交換が行われる。

【０００５】入力したセル８０はデータ（ＤＡＴＡ）と
呼識別情報（回線識別番号、Virtual Channel Identifi
er を略したＶＣＩで表示される）を含むヘッダとから
成り、前処理部８１においてタグ情報８3-1、入ハイウ
ェイ番号83-2が付加されてセル８３となって入ハイウェ
イ８２上に出力される。セル８３のタグ83-1は出ハイウ
ェイ８５に対応したビットのマーク（”１”にする）に
よりスイッチ部８４の各クロスポイントにおける接続動
作を制御する。

【０００６】図の例では、タグ83-1の内容が”１１０
１”（図中、左側が先頭ビット）であるから、第１番目
のビット（出ハイウェイ０に対応）と第３番目のビット
（出ハイウェイ２に対応）及び第４番目のビット（出ハ
イウェイ３に対応）がそれぞれ”１”であるから、入ハ
イウェイ番号０からスイッチ部８４に入力したセル８３
は出ハイウェイ０、出ハイウェイ２、出ハイウェイ３に
接続することを指示している。スイッチ部８４の入ハイ
ウェイ０上の各クロスポイントではこのタグを調べて、
自分が指定されている時はそのセルをバッファに書き込
んで、出ハイウェイへ読み出して、分配接続が行われ
る。図の例ではイ、ロ、ハのクロスポイントのバッファ
により接続が行われる。

【０００７】このようにして出ハイウェイ０、２、３上
に分配された３つのセル８３は、全て同じ呼識別情報
（ＶＣＩ）であるＡ（数字を表す）を使用しており、各
セル毎に制御をおこなうためにユニークな情報にしなけ
ればならない。又、各入ハイウェイ０〜３から入力した
セルは同一ＶＣＩを有するものがあり、これらを区別し
てユニークな情報にしなければならない。そのため、変
換部８６においてそれぞれが内蔵するテーブルＴＢＬ０
〜ＴＢＬ３（ＴＢＬ１，ＴＢＬ２は省略）を参照して変
換を行う。出ハイウェイ０の変換部８６（ＣＮＶ０）の
場合、テーブルＴＢＬ０が備えられ、その内容として図
示のように入ハイウェイ番号ＩＨＷ０〜ＩＨＷ３に対応
して入力した呼識別情報（ＶＣＩ）をアドレスした位置
に出ハイウェイでの呼識別情報（ＶＣＩ）が格納されて
いる。

【０００８】図の例では、入ハイウェイ番号83-2の”
０”がスイッチ部８４から出力したセルから得られるの
で、変換部ＣＮＶ０においてテーブルＴＢＬ０のＩＨＷ
０の列の中から”Ａ”番目を参照すると、そこからＶＣ
Ｉとして数字Ｂが得られ、それまで付加されていた”
Ａ”の代わりに新たな呼識別情報Ｂがセルに付加され、
後段に出力される。同様にしてＣＮＶ２（図示せず）で
は新たな呼識別情報Ｃが付加され、ＣＮＶ３ではテーブ
ルＴＢＬ３が参照され呼識別情報Ｄが付加される。

【０００９】かかる従来例の分配接続方式によれば、変
換テーブルとして、入ハイウェイ数をＮ、呼識別情報Ｖ
ＣＩで識別可能な呼数をＭとすれば、各出ハイウェイ毎
にＭ×Ｎワードのメモリを配置する必要がある。従っ
て、変換テーブルの総量として、Ｍ×Ｎ²（出ハイウェ
イ数Ｎ）ワードとなる。このようにテーブルに要するメ
モリの容量が膨大なものとなり、コストが高くなるとい
う問題がある。

【００１０】このため、分配接続を行う際に呼識別情報
の変換に要するテーブルのメモリ容量を少なくしたＡＴ
Ｍ交換機の分配接続方式が提案されている。図１５はか
かる分配接続方式の従来例であり、１は情報と呼識別情
報（ＶＣＩ）を含むヘッダから成るセル、２はヘッダ変
換部（ＶＣＣで表示）、３はスイッチ部（Ｓで表示）、
４は処理装置（ＣＰＵ）、５は各ヘッダ部に設けられた
変換テーブルである。

【００１１】ヘッダ変換部２とスイッチ３が一組となっ
て、ｍ段（設例ではｍ＝３）のリンク構成の通話路が示
され、各段にｎ組（設例ではｎ＝２）のヘッダ変換部と
スイッチ部の組が設けられている。スイッチ部３の内容
は図示されないが、最も単純な形式である２×２（２入
力、２出力のマトリックス）の構成を備えている。ヘッ
ダ変換部２は、スイッチ部３の前段に設けられると共
に、分配接続後の出ハイウェイにおけるＶＣＩ変換値を
格納する変換テーブルを備えている。ヘッダ変換部２か
らそれらのＶＣＩを全てセルと共にスイッチ部３に転送
させ、分配接続を行うクロスポイントにおいて対応する
呼識別情報を付加したセルを形成して出力することによ
り分配接続における呼識別情報の変換を行う。

【００１２】発呼情報がＣＰＵ４に与えられると、ＣＰ
Ｕ４では発呼情報に含まれる分配接続の要求に応じて接
続経路を生成し、それに対応して各ヘッダ変換部２（Ｖ
ＣＣ）内の変換テーブル５の内容を設定する。変換テー
ブル５は、図１５の下側に一部が示されているように、
ＶＣＩ値で指示された位置にタグ5-1とスイッチ接続後
の呼識別情報（ＶＣＩ変換値で表示）5-2が格納され
る。タグ5-1は図１４の例と同様にスイッチ部３におけ
る出ハイウェイへ接続するか、接続しないかを”
１”，”０”により表現し、ＶＣＩ変換値5-2にはタグ
により分配先の数(ＶＣＣ１１では１個、ＶＣＣ１２で
は２個）に対応して、順にＶＣＩ変換値が格納されてい
る。

【００１３】発呼により生成したセル１はＶＣＩ値とし
てＡを含んでおり、初段のヘッダ変換部ＶＣＣ１１に入
力すると、そこに設けられた変換テーブル５（図中ＴＢ
Ｌ１１）のアドレスＡに格納されたタグ”１０”がセル
の先頭に付加されると共にＶＣＩ変換値Ｂが取り出され
てセル情報と共にスイッチ部３に転送される。

【００１４】これらの情報がスイッチ部Ｓ１１に入力す
ると、タグ5-1により指示されたクロスポイント（出ハ
イウェイ０の方だけ）でセルを取り込んで蓄積すると共
にクロスポイントの位置に対応するＶＣＩ変換値を選択
して、先頭に付加することによりヘッダを付け換え（入
力セル１に含まれたＶＣＩ値Ａは付加せず）、続けてバ
ッファから情報を取り出してセルを形成して出ハイウェ
イに出力する。

【００１５】スイッチ部Ｓ１１から出力されたセルは次
に第２段のヘッダ変換部ＶＣＣ１２に入力し変換テーブ
ルＴＢＬ１２において、ＶＣＩ値Ｂによりアドレスされ
た位置からタグ”１１”をセルの先頭に付加し、ＶＣＩ
変換値Ｃ，Ｄを取り出して、スイッチ部Ｓ１２に転送す
る。スイッチ部Ｓ１２では、出ハイウェイの０、１の両
方に接続するクロスポイントにおいて、入力した情報を
受け取って蓄積し、出ハイウェイへの０側へはＶＣＩ値
としてＣが付加され、１側へはＶＣＩ値としてＤが付加
され出力される。

【００１６】スイッチ部Ｓ１２の出ハイウェイ０、１か
ら出力した同じ情報を含むセルは、第３段目のヘッダ変
換部ＶＣＣ１３とＶＣＣ２３に入力し、それぞれ図に示
すテーブルＴＢＬ１３とＴＢＬ２３に従って上記と同様
に処理され、スイッチ部Ｓ１３とスイッチ部Ｓ２３から
同じ情報を含む３つの分配接続の出力6-1〜6-3が得られ
る。各出力6-1〜6-3はＶＣＩ値としてそれぞれ、Ｅ，
Ｆ，Ｇが付加されており、互いに異なる値となる。

【００１７】

【発明が解決しようとする課題】図１５のＡＴＭ交換機
における分配接続方式によれば、分配接続を行う際に必
要な変換テーブル用メモリの容量を図１４の方式に比べ
て大幅に少なくでき、しかも、分配接続の回線数が制限
を受けず、通話路内のパス管理が容易となるメリットが
ある。

【００１８】しかし、かかる従来の分配接続方式におい
ては各スイッチの前段にヘッダ変換部を設けなければな
らないため、変換テーブルを記憶するメモリの容量削減
効果が十分でない問題がある。特に、多数のスイッチを
多段リンク接続して通話路を形成する場合には、上記問
題点が顕在化する。

【００１９】又、従来の分配接続方式においては、非分
配接続呼（１対１接続呼）も分配呼と区別せず同様の接
続制御を行うため、一つ一つの変換テーブルメモリの容
量が大きくなり、変換テーブルを記憶するメモリの容量
削減効果が十分でない問題がある。

【００２０】以上から本発明の目的は、分配接続に用い
るヘッダ変換テーブルを記憶するメモリの容量を減少で
きるＡＴＭ交換機における分配接続方式を提供すること
である。本発明の別の目的は、分配接続・１対１接続を
同一設備で行えるＡＴＭ交換機における分配接続方式を
提供することである。本発明の更に別の目的は、分配接
続・１対１接続を同一設備で行うようにしても、ヘッダ
変換テーブルを記憶するメモリの容量を減少できるＡＴ
Ｍ交換機における分配接続方式を提供することである。

【００２１】

【課題を解決するための手段】図１は本発明の原理説明
図である。図１(a)は通話路が１つのスイッチ部で構成
される場合であり、１１は自己ルーティング形のスイッ
チ部、２１ａ〜２１ｎはスイッチ部の各入ハイウェイＩ
ＨＷ０〜ＩＮＨｎに設けられたヘッダ処理部、３１ａ〜
３１ｎはスイッチ部の各出ハイウェイＯＨＷ０〜ＯＨＷ
ｎに設けられた後処理部である。各ヘッダ処理部には、
変換テーブルＴＢＬ１０〜ＴＢＬ１ｎが設けられ、入力
されるセルの呼識別情報（ＶＣＩ）に対応させて、(1)
呼が分配接続呼であるか１対１接続呼であるかを示す分
配表示データと共に、(2) 分配接続呼の場合にはスイッ
チ部内における中間呼識別情報（中間ＶＣＩ）と出ハイ
ウェイに対応したビットをマークしたビットマップのタ
グを、また１対１接続呼の場合には出ハイウェイでの正
規の呼識別情報（正規のＶＣＩ）とコード化されたタグ
を、それぞれ格納する。各後処理部には、変換テーブル
ＴＢＬ２０〜ＴＢＬ２ｎが設けられ、中間ＶＣＩに対応
させて出ハイウェイでの正規のＶＣＩを格納する。

【００２２】図１(b)は、通話路を多数のスイッチ部で
多段リンク接続した場合であり、１１₁₁〜１１_1nは初段
スイッチ部、１２₁₁〜１２_1nは中間段スイッチ部、１３
₁₁〜１３_1nは最終段スイッチ部、２１ａ〜２１ｎは初段
スイッチ部の各入ハイウェイに設けられたヘッダ処理
部、３１ａ〜３１ｎは最終段スイッチ部の各出ハイウェ
イに設けられた後処理部、６１ａ〜６１ｎ，７１ａ〜７
１ｎは中間段スイッチ部及び最終段スイッチ部の前段に
設けられ、中間ＶＣＩに応じたビットマップ化されたタ
グをセルに付加するタグ付加回路である。

【００２３】

【作用】ハイウェイ１０よりセルが入力された時、ヘッ
ダ処理部２１ａは該セルの呼識別情報ＶＣＩに基づいて
変換テーブルＴＢＬ１０より分配表示データ、中間又は
正規の呼識別情報及びタグ情報を求めてセルに付加して
スイッチ部１１に入力し、スイッチ部１１は分配接続呼
の場合にはビットマップ化されたタグによりスイッチし
てセルを所定の１以上の出ハイウェイに出力し、１対１
接続呼である場合には、コード化されたタグを用いてス
イッチしてセルを所定の１つの出ハイウェイに出力す
る。出ハイウェイに設けられた後処理部３１ａ〜３１ｎ
は分配接続呼の場合、変換テーブルＴＢＬ２１〜ＴＢＬ
２ｎを用いて、入力されたセルの中間ＶＣＩを出ハイウ
ェイでの正規なＶＣＩに変換して出力し、１対１接続呼
の場合には、ＶＣＩを変換せずそのまま出力する。

【００２４】多数のスイッチ部を多段リンク接続して通
話路を構成する場合には、初段スイッチ部１１₁₁〜１１
_1nの各入ハイウェイにヘッダ処理部２１ａ〜２１ｎを設
け、最終段スイッチ部１３₁₁〜１３_1nの各出ハイウェイ
に後処理部３１ａ〜３１ｎを設け、中間段スイッチ部１
２₁₁〜１２_1n及び最終段スイッチ部１３₁₁〜１３_1nの前
段にビットマップ化されたタグをセルに付加するタグ付
加回路６１ａ〜６１ｎ，７１ａ〜７１ｎを設ける。１対
１接続の場合には、初段、中間段、最終段スイッチ部
は、ヘッダ処理部１１ａ〜１１ｎで付加した各段のコー
ド化されたタグを用いてスイッチを行ってセルを１つの
出ハイウェイに出力する。分配接続呼の場合には、初段
スイッチ部１１₁₁〜１１_1nはヘッダ処理部２１ａ〜２１
ｎで付加したビットマップ化されたタグを用いてスイッ
チすると共に、中間段、最終段スイッチ部１２₁₁〜１２
_1n、１３₁₁〜１３_1nは中間ＶＣＩに基づいてタグ付加回
路６１ａ〜６１ｎ，７１ａ〜７１ｎで付加されたビット
マップ化されたタグを用いてスイッチしてセルを１以上
の出ハイウェイに出力する。出ハイウェイに設けられた
後処理部３１ａ〜３１ｎは分配接続呼の場合、変換テー
ブルＴＢＬ２１〜ＴＢＬ２ｎを用いて入力されたセルの
中間ＶＣＩを出ハイウェイでの正規なＶＣＩに変換して
出力し、１対１接続呼の場合には、ＶＣＩを変換せずそ
のまま出力する。

【００２５】以上のように、ヘッダ変換部、後処理部を
初段スイッチ部の前段及び最終段スイッチ部の後段に設
け、中間段及び最終段スイッチ部の前段にはタグ付加回
路のみを設けるだけで良いため、分配接続に用いるヘッ
ダ変換テーブルのメモリ容量を減少することができる。
又、分配接続・１対１接続を同一設備で行うことができ
る。更に、１対１接続の場合にはヘッダ変換部で出ハイ
ウェイでの正規のＶＣＩと各段におけるコード化された
タグを求めるようにしているため、中間、最終段で何等
の変換も必要なく、換言すれば、タグ変換部、後処理部
では１対１接続呼に対して何等考慮する必要は無いか
ら、分配接続・１対１接続を同一設備で行うようにして
も、ヘッダ変換テーブル用メモリ等の容量増加が少な
い。

【００２６】

【実施例】(a) 本発明の第１の実施例全体の構成図２は本発明に係わるＡＴＭ交換機における分配接続方
式の第１の実施例構成図であり、通話路が１つのスイッ
チ部で構成される場合である。図中、１１は自己ルーテ
ィング形のスイッチ部、２１ａ〜２１ｎはスイッチ部の
各入ハイウェイＩＨＷ０〜ＩＮＨｎに設けられたヘッダ
処理部、３１ａ〜３１ｎはスイッチ部の各出ハイウェイ
ＯＨＷ０〜ＯＨＷｎに設けられた後処理部、４１はＣＰ
Ｕである。

【００２７】各ヘッダ処理部２１ａ〜２１ｎには、変換
テーブルＴＢＬ１０〜ＴＢＬ１ｎがそれぞれ設けられ、
発呼情報に基づいてＣＰＵ４１によりテーブルの内容が
設定される。すなわち、各変換テーブルＴＢＬ１０〜Ｔ
ＢＬ１ｎには、入力されるセル１０１の呼識別情報ＶＣ
Ｉ１０１ａをアドレスとする位置に、(1) 呼が分配接続
呼であるか１対１接続呼であるかを示す分配表示データ
101a-1と、(2) 分配接続呼の場合には、セルを出力する
出ハイウェイに対応したビットをマーク（”１”）した
ビットマップのタグ101a-2と、スイッチ部内における中
間ＶＣＩ101a-3、中間仮想パス識別子（中間ＶＰＩ）10
1a-4が格納され、また、(3) １対１接続呼の場合にはセ
ルを出力する１つの出ハイウェイに応じたコード化され
たタグ101a-2′と、セルを出力する出ハイウェイでの正
規のＶＣＩ101a-3′と、正規のＶＰＩ101a-4′が格納さ
れる。尚、各ハイウェイから入力されたセルのヘッダ変
換後の中間ＶＣＩ値がスイッチ部１１内で同一値を取ら
ないように各中間ＶＣＩ値が決められている。

【００２８】分配表示データ101a-1は１ビットの分配表
示ビットにより表現され、”１”の場合には分配接続
呼、”０”の場合には１対１接続呼である。この分配表
示は分配表示ビットによらず仮想パス識別情報により表
現することもできる。例えば、特定の１つの仮想パス識
別情報（ＶＰＩ＝９９）により呼が分配接続呼であるこ
とを表示し、それ以外の仮想パス識別情報（ＶＰＩ≠９
９）により呼が１対１接続呼であることを表示するよう
に構成する。すなわち、分配接続呼の場合に中間ＶＰＩ
を９９とし、また正規のＶＰＩは９９の値を取らないよ
うにすることにより分配表示を行う。

【００２９】タグには前述のようにビットマップ化され
たタグ（ビットマップタグ）とコード化されたタグ（コ
ードタグ）の２種類があり、分配接続の場合にはビット
マップタグを用いて分配接続の方路（出ハイウェイ）を
指示し、１対１接続の場合にはコードタグを用いて１対
１接続の方路（出ハイウェイ）を指示する。分配接続の
場合、１つの入ハイウェイ（ＩＨＷ０〜ＩＨＷ７）から
入力した情報は図３に示すようにスイッチ部１１内の対
応する水平路に与えられ、出力されるべき１以上の出ハ
イウェイに接続した垂直路とのクロスポイントにおいて
後述するバッファに書き込まれ、そのバッファから１以
上の出ハイウェイへ読み出されてスイッチ（交換）が行
われる。そして、どのクロスポイントのバッファに書き
込み、読み出すかは８×８のマトリックス状スイッチの
場合には、８個の出ハイウェイＯＨＷ０〜ＯＨＷ７に対
応したビット位置を備えた８ビットのタグＴＧＢ（図４
(a)参照)により表現され、情報を出力すべき出ハイウェ
イに応じたビット位置にマーク（”１”）が書かれてビ
ットマップタグが形成される。例えば、出ハイウェイＯ
ＨＷ０，１，６，７にセルを分配接続する場合にはビッ
トマップタグは１１００００１１となる。

【００３０】１対１接続の場合、１つの入ハイウェイか
ら入力した情報はスイッチ部１１内の対応する水平路に
与えられ、出力されるべき１つの出ハイウェイに接続し
た垂直路とのクロスポイントにおいてバッファに書き込
まれ、そのバッファから１つの出ハイウェイへ読み出さ
れてスイッチ（交換）が行われる。そして、どのクロス
ポイントのバッファに書き込み、読み出すかは８×８の
マトリックス状スイッチの場合には、８個の出ハイウェ
イＯＨＷ０〜ＯＨＷ７に対応したクロスポイントを３ビ
ットのバイナリーコードのタグＴＧＣ（図４(b)参照)に
より表現され、情報を出力すべき出ハイウェイに応じた
3ビット２進数値が書かれてコードタグが形成される。

【００３１】各後処理部３１ａ〜３１ｎには、変換テー
ブルＴＢＬ２０〜ＴＢＬ２ｎが設けられ、入力されたセ
ルの中間ＶＣＩ（＝Ｍ）をアドレスとする位置に出ハイ
ウェイでの正規のＶＣＩ101a-5、正規のＶＰＩ101a-6が
格納されている。各出ハイウェイ上に分配されるセルは
セル毎に制御を行うなうためにユニークな情報にする必
要があり、各出ハイウェイ上におけるセルのＶＣＩを異
ならせなければならない。このため、各変換テーブルＴ
ＢＬ２０〜ＴＢＬ２０の内容は異なっている。

【００３２】ヘッダ処理部ヘッダ処理部２１ａ〜２１ｎは同一の構成を有し、例え
ばヘッダ処理部２１ａは図５に示すように変換テーブル
ＴＢＬ１０とヘッダ変換制御を行うヘッダ変換部ＨＣＶ
を備えている。ヘッダ変換部ＨＣＶは、ハイウェイ１０
より入力されたセルから呼識別情報ＶＩＣ（＝Ａ）を分
離する分離部ＤＥＶと、呼識別情報ＶＣＩ（＝Ａ）101a
に応じた情報を変換テーブルＴＢＬ１０から出力される
までの期間、セル情報を遅延させる遅延回路ＤＥＬと、
変換テーブルＴＢＬ１０から出力される分配表示ビット
101a-1、タグ情報101a-2，101a-2′、中間又は正規のＶ
ＣＩ101a-3,101a-3′、中間又は正規のＶＰＩ101a-4,10
1a-4′をセルの情報１０１ｂに選択的に付加するセレク
タＳＥＬを備えている。尚、分配表示を特定のＶＰＩ
（＝９９）により表現する場合には、分配表示ビットは
付加されない。

【００３３】図６はヘッダ処理部の変換動作の説明図で
あり、セル１０１が分配接続呼の場合には、情報１０１
ｂの先頭に分配表示ビット（”１”）101a-1、ビットマ
ップ化されたタグ101a-2、スイッチ内の中間ＶＣＩ101a
-3、中間ＶＰＩ101a-4が付加されて後段のスイッチ部１
１に入力される。セル１０１が１対１接続呼の場合に
は、情報１０１ｂの先頭に分配表示データ（”０”）10
1a-1、コード化されたタグ101a-2′、出ハイウェイでの
正規のＶＣＩ101a-3′、正規のＶＰＩ101a-4′が付加さ
れて後段のスイッチ部１１に入力される。

【００３４】クロスポイントの構成スイッチ部１１における各クロスポイントは図７に示す
ようにタグ解析部ＴＧＤと、リングバッファＲＧＢと、
セルバッファＣＢＦを備えている。タグ解析部ＴＧＤ
は、入力セルのヘッダに付加された分配表示データから
分配接続呼か１対１接続呼かを判断し、分配接続呼の場
合にはタグ情報をビットマップタグとみなし、該ビット
マップタグの内容を解析して自己の位置（クロスポイン
ト）が出ハイウェイと接続することが指示されているか
判断し、また１対１接続呼の場合にはタグ情報をコード
タグとみなし、該コードタグを解析して自己の位置（ク
ロスポイント）が出ハイウェイと接続することが指示さ
れているか判断し、指示されている場合には、書き込み
制御信号ＷＲＳを出力する。リングバッファＲＧＢはセ
ルバッファＣＢＦに対する書き込み、読み出し制御を行
い、多数個のセルバッファＣＢＦをＦＩＦＯ（First In
First Out:先入れ・先出し）形式のメモリとして動作
させる。すなわち、タグ解析部ＴＧＤより書き込み制御
信号ＷＲＳが入力されると、リングバッファＲＧＢは、
入ハイウェイの信号速度に従ってセル情報をセルバッフ
ァＣＢＦに書き込む。この結果、分配表示ビット、タ
グ、中間又は正規のＶＣＩ、ＶＰＩ及び情報からなるセ
ルがセルバッファＣＢＦに格納され、格納後読み出し制
御信号ＲＤＳにより格納したアドレス位置から出ハイウ
ェイへ順に読み出しが行われる。尚、タグについては１
対１接続呼のセルの場合のみバッファに格納し、分配接
続呼の場合には除去するように構成することもできる。

【００３５】後処理部の構成後処理部３１ａ〜３１ｎは同一の構成を備え、例えば後
処理部３１ａは図８に示すように変換テーブルＴＢＬ２
０と、分配表示データに基づいて分配接続呼、１対１接
続呼（非分配接続呼）の別を判断する分配・非分配呼判
定部ＣＬＤと、ヘッダ変換部ＨＤＣを備えている。ヘッ
ダ変換部ＨＤＣは１対１接続呼の場合には、入力セルを
そのまま出力し（分配表示ビット、タグは除去）、分配
接続呼の場合には、入力されたセルに付加されている中
間ＶＣＩ、ＶＰＩを出ハイウェイでの正規なＶＣＩ、Ｖ
ＰＩに変換すると共に分配表示ビット及びタグを除去し
て出力する。

【００３６】図９は後処理部の変換動作の説明図であ
り、セル１０１が分配接続呼の場合には、中間ＶＣＩ10
1a-3、中間ＶＰＩ101a-4を出ハイウェイでの正規なＶＣ
Ｉ101a-5、ＶＰＩ101a-6に変換すると共に分配表示ビッ
ト(”１”）101a-1、タグ101a-2を除去して出力し、セ
ル１０１が１対１接続呼の場合には、分配表示ビッ
ト（”０”）101a-1及びタグ101a-2′を除去し、ＶＣ
Ｉ、ＶＰＩはそのままにして出力する。

【００３７】全体の動作発呼情報がＣＰＵ４１に与えられると、ＣＰＵ４１は発
呼情報に含まれる分配接続の要求に応じて接続経路を生
成、それに対応して各ヘッダ処理部２１ａ〜２１ｎ内の
変換テーブルＴＢＬ１０〜ＴＢＬ１ｎの内容を設定す
る。尚、分配接続呼の場合には、変換テーブルに発呼す
るセルのＶＣＩ（＝Ａ）に対応させて、分配表示データ
（”１”）101a-1、ビットマップタグ101a-2、中間ＶＣ
Ｉ101a-3、中間ＶＰＩ101a-4を記憶させ、１対１接続呼
の場合には、分配表示データ（”０”）101a-1、コード
タグ101a-2′、正規のＶＣＩ101a-3′、正規のＶＰＩ10
1a-4′を記憶させる。

【００３８】発呼により発生したセルはＶＣＩ値として
例えばＡを含んでおり、ハイウェイ１０よりヘッダ処理
部２１ａに入力すると、変換テーブルＴＢＬ１０の所定
アドレスに格納されたＶＣＩ（＝Ａ）に応じた分配表示
ビット、タグ情報、中間又は正規のＶＣＩ、中間又は正
規のＶＰＩがセルの先頭に付加されてスイッチ部１１に
転送される。

【００３９】これらの情報がスイッチ部１１に入力する
と、スイッチ部１１は分配表示ビットに基づいて分配接
続呼か１対１接続呼かの判断を行い、分配接続呼の場合
にはタグ情報をビットマップタグとみなし、１対１接続
呼の場合にはコードタグとみなす。しかる後、ビットマ
ップタグ又はコードタグにより指示された１以上のクロ
スポイントでセルを取り込んでセルバッファに蓄積する
と共に、蓄積後セルバッファからセルを取り出して、該
クロスポイントに応じた１以上の出ハイウェイに出力す
る。

【００４０】セルが出力された１以上の出ハイウェイの
後処理部３１ａ〜３１ｎは、セルの先頭に付されている
分配表示データに基づいて分配接続呼、１対１接続呼
（非分配接続呼）の別を判断し、１対１接続呼の場合に
は、入力セルをそのまま出力し（分配表示ビット、タグ
は除去）、分配接続呼の場合には、入力されたセルに付
加されている中間ＶＣＩに応じた出ハイウェイでの正規
なＶＣＩ101a-5、正規なＶＰＩ101a-6を求め、セルにこ
れらを付加して出力する（分配表示ビット、タグは除
去）。

【００４１】以上により、１対１接続呼の場合、ヘッダ
処理部２１ａで入力セルの情報101bに(1) 所定の出ハイ
ウェイでの正規ＶＣＩ、ＶＰＩ及び(2) １対１接続のた
めのコードタグが付され、スイッチ部１１で該コードタ
グに基づいて１つの出ハイウェイにに出力され、該出ハ
イウェイに挿入された後処理部ではＶＣＩ、ＶＰＩの変
換をせずそのまま出力する。又、分配接続呼の場合に
は、ヘッダ処理部２１ａで入力セルの情報101bに(1) ス
イッチ部内での中間ＶＣＩ、中間ＶＰＩ及び(2)１以上
の出ハイウェイへの分配接続のためのビットマップタグ
が付され、スイッチ部１１で該ビットマップタグに基づ
いて１以上の出ハイウェイに分配出力され、１以上の各
出ハイウェイにおける後処理部３１ａ〜３１ｎでは中間
ＶＣＩに基づいて各出ハイウェイでの正規のＶＣＩ（こ
の値は出ハイウェイ毎に異なる）、正規のＶＰＩを求
め、該正規のＶＣＩ、ＶＰＩをセルに付加して伝送す
る。

【００４２】(b) 本発明の第２の実施例全体の構成図１０は通話路を多段リンク接続構成した場合の本発明
の実施例構成図であり、ｍ段（設例ではｍ＝３）のリン
ク構成の通話路が示され、各段にｎ組（設例ではｎ＝
３）のスイッチ部が設けられている。

【００４３】図中、１１₁₁〜１１₁₃は初段スイッチ部、
１２₁₁〜１２₁₃は中間段スイッチ部、１３₁₁〜１３₁₃は
最終段スイッチ部、２１ａ〜２１iは初段スイッチ部の
各入ハイウェイに設けられたヘッダ処理部、３１ａ〜３
１iは最終段スイッチ部の各出ハイウェイに設けられた
後処理部、４１は処理装置（ＣＰＵ）、６１ａ〜６１
i，７１ａ〜７１iはタグ付加回路であり、中間ＶＣＩに
応じたビットマップタグをセルに付加するものである。
各スイッチ部１１_ij、ヘッダ処理部２１ａ〜２１ｉ、後
処理部３１ａ〜３１ｉは、第１の実施例で示したスイッ
チ部、ヘッダ処理部、後処理部と同一の構成を有してい
る。

【００４４】尚、ヘッダ処理部は各ハイウェイから入力
されたセルのヘッダ変換後の中間ＶＣＩ値が通話路内で
同一値を取らないように中間ＶＣＩ値を出力する。又、
通話路内で分配されて同一の中間ＶＣＩ値のセルであっ
ても後処理部で互いに異なる正規のＶＣＩに変換して出
力される。更に、１対１接続呼の場合、ヘッダ処理部で
セルに付加されるタグ情報は、各段におけるコードタグ
を有している。すなわち、１対１接続呼の場合、ヘッダ
変換後のセルは図１１に示すように構成され、タグ情報
101a-2′は初段、中間段、最終段のコードタグＴＧ１，
ＴＧ２，ＴＧ３を有している。

【００４５】タグ付加回路タグ付加回路６１ａ〜６１ｉ、７１ａ〜７１ｎは同一の
構成を備え、例えばタグ付加回路６１ａは図１２に示す
ように中間ＶＣＩ・タグ変換テーブルＴＢＬ３０と、分
配表示データに基づいて分配接続呼、１対１接続呼（非
分配接続呼）の別を判断する分配・非分配呼判定部ＣＤ
Ｄと、タグ付加部ＴＧＡを備えている。タグ付加部ＴＧ
Ａは１対１接続呼の場合には、入力セルをそのまま出力
し、分配接続呼の場合には、入力されたセルに付加され
ている中間ＶＣＩ値に基づいて次段スイッチ部における
ビットマップタグを変換テーブルＴＢＬ３０より求め、
セルに付加して出力する。

【００４６】図１３はタグ付加回路のタグ付加説明図で
あり、セル１０１が分配接続呼の場合には、旧タグを除
去し、代わって新タグを付加して出力し、セル１０１が
１対１接続呼の場合には、何もせず入力セルをそのまま
出力する。

【００４７】全体の動作発呼情報がＣＰＵ４１に与えられると、ＣＰＵ４１は発
呼情報に含まれる分配接続の要求に応じて接続経路を生
成、それに対応して各ヘッダ処理部２１ａ〜２１i内の
変換テーブル及びタグ付加回路６１ａ〜６１i，７１ａ
〜７１i内の変換テーブルの内容を設定する。

【００４８】発呼により発生したセルがハイウェイ１０
よりヘッダ処理部２１ａに入力すると、ヘッダ処理部は
内蔵の変換テーブルより入力セルのＶＣＩに応じた分配
表示ビット、タグ情報、中間又は正規のＶＣＩ、中間又
は正規のＶＰＩを読み出してセルの先頭に付加してスイ
ッチ部１１₁₁に転送する。

【００４９】スイッチ部１１₁₁は分配表示ビットに基づ
いて分配接続呼か１対１接続呼かの判断を行い、分配接
続呼の場合にはタグ情報をビットマップタグとみなし、
１対１接続呼の場合にはコードタグとみなす。しかる
後、ビットマップタグ又は１番目のコードタグＴＧ１に
より指示された１以上のクロスポイントでセルを取り込
んでセルバッファに蓄積すると共に、蓄積後セルバッフ
ァからセルを取り出して、該クロスポイントに応じた１
以上の出ハイウェイに出力し、該出ハイウェイを通して
中間段の所定のタグ付加回路６１ａ〜６１ｉに入力す
る。

【００５０】セルが入力された各タグ付加回路は、分配
表示データに基づいて分配接続呼、１対１接続呼（非分
配接続呼）の別を判断し、１対１接続呼の場合には、入
力セルをそのまま次段スイッチ部に転送し、分配接続呼
の場合には、入力されたセルに付加されている中間ＶＣ
Ｉ値に基づいて次段スイッチ部において使用される新タ
グを求め、旧タグに替えてセルに付加して出力する。

【００５１】セルが入力された中間段スイッチ１２₁₁〜
１２₁₃は初段スイッチ１１₁₁と同様のスイッチ動作を行
い（ただし、１対１接続呼の場合には、２番目のコード
タグＴＧ２を用いてスイッチ）、１以上の出ハイウェイ
に出力する。以後、同様に該出ハイウェイを通して最終
段の所定のタグ付加回路７１ａ〜７１ｉに入力し、タグ
付加回路は、１対１接続呼のセルはそのまま最終段のス
イッチ部に転送し、分配接続呼のセルは新たなタグを付
加して最終段のスイッチ部に転送する。最終段スイッチ
部１３₁₁〜１３₁₃も初段スイッチ１１₁₁と同様のスイッ
チ動作を行い（ただし、１対１接続呼の場合には、３番
目のコードタグＴＧ３を用いてスイッチ）、１以上の出
ハイウェイに出力する。

【００５２】セルが出力された出ハイウェイの後処理部
３１ａ〜３１ｎは、セルの先頭に付されている分配表示
データに基づいて分配接続呼、１対１接続呼（非分配接
続呼）の別を判断し、１対１接続呼の場合には、入力セ
ルをそのまま出力し（分配表示ビット、タグは除去）、
分配接続呼の場合には、入力されたセルに付加されてい
る中間ＶＣＩに応じた出ハイウェイでの正規なＶＣＩ、
ＶＰＩを求め、セルにこれらを付加して出力する（分配
表示ビット、タグは除去）。

【００５３】以上要約すると、１対１接続の場合には、
ヘッダ処理部２１ａ〜２１ｎは入力セルに(1) 所定の出
ハイウェイでの正規ＶＣＩ、ＶＰＩ及び(2) １対１接続
のための各段でのコードタグを付加し、初段、中間段、
最終段スイッチ部はセルに付加された各段のコードタグ
を用いてスイッチを行ってセルを所定の1つの出ハイウ
ェイに出力し、出ハイウェイの後処理部３１ａ〜３１ｉ
はＶＣＩ、ＶＰＩの変換をせずそのまま次のＡＴＭ交換
機に伝送する。

【００５４】又、分配接続呼の場合には、ヘッダ処理部
２１ａ〜２１ｎは入力セルに(1) スイッチ部内での中間
ＶＣＩ、ＶＰＩ及び(2) １以上の出ハイウェイへの分配
接続のためのビットマップタグを付加し、初段スイッチ
部で該ビットマップタグに基づいて１以上の出ハイウェ
イに分配出力し、中間段、最終段スイッチ部は中間ＶＣ
Ｉ値に基づいてタグ付加回路で付加されたビットマップ
タグを用いてスイッチしてセルを所望の１以上の出ハイ
ウェイに出力する。出ハイウェイに設けられた後処理部
３１ａ〜３１ｉは入力されたセルの中間ＶＣＩ値、ＶＰ
Ｉ値を出ハイウェイでの正規なＶＣＩ値、ＶＰＩ値に変
換して次のＡＴＭ交換機に伝送する。

【００５５】以上、本発明を実施例により説明したが、
本発明は請求の範囲に記載した本発明の主旨に従い種々
の変形が可能であり、本発明はこれらを排除するもので
はない。

【００５６】

【発明の効果】以上本発明によれば、ヘッダ変換部、後
処理部をスイッチ部の前段、後段にそれぞれ設けるだけ
で良く、またスイッチ部を多段リンク接続する場合には
ヘッダ変換部、後処理部をそれぞれ初段スイッチ部の前
段及び最終段スイッチ部の後段に設け、タグ付加回路を
中間段及び最終段スイッチ部の前段には設けるだけで良
く、分配接続用のヘッダ変換テーブルのメモリ容量を減
少することができる。

【００５７】又、本発明によれば、分配接続・１対１接
続を同一設備で行うことができ、しかも、１対１接続の
場合にはヘッダ変換部で出ハイウェイでの正規のＶＣＩ
と各段におけるコード化されたタグを付加するようにし
ているため、中間、最終段で何等の変換も必要なく、換
言すれば、タグ付加部、後処理部は１対１接続呼に対し
て何等考慮する必要は無いから、分配接続・１対１接続
を同一設備で行うようにしても、ヘッダ変換テーブル用
メモリ、タグ付加テーブル用メモリ等の容量増加を少な
くできる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の第１の実施例構成図である。

【図３】タグの第１の説明図である。

【図４】タグの第２の説明図である。

【図５】ヘッダ処理部の構成図である。

【図６】ヘッダ処理部のヘッダ変換動作説明図である。

【図７】スイッチ部の各クロスポイントの構成図であ
る。

【図８】後処理部の構成図である。

【図９】後処理部の変換動作説明図である。

【図１０】本発明の第２の実施例構成図である。

【図１１】１対１接続呼のヘッダ説明図である。

【図１２】タグ付加回路の構成図である。

【図１３】タグ付加説明図である。

【図１４】従来の分配接続方式における通話路の構成図
である。

【図１５】従来の分配接続方式における通話路の別の構
成図である。

【符号の説明】

１１・・スイッチ部１１₁₁〜１１_1n・・初段スイッチ部１２₁₁〜１２_1n・・中間段スイッチ部１３₁₁〜１３_1n・・最終段スイッチ部２１ａ〜２１ｎ・・ヘッダ処理部３１ａ〜３１ｎ・・後処理部６１ａ〜６１ｎ，７１ａ〜７１ｎ・・タグ付加回路

Claims

【特許請求の範囲】

【請求項１】呼識別情報を含むヘッダと情報からなる
セルを複数の出ハイウェイに出力するＡＴＭ交換機にお
ける分配接続方式において、通話路は、自己ルーティング形のスイッチ部(11)と、ス
イッチ部の各入ハイウェイに設けられたヘッダ処理部(2
1a〜21n)と、スイッチ部の各出ハイウェイに設けられた
後処理部(31a〜31n)を備え、ヘッダ処理部は、入力セルの呼識別情報に対応させて、
(1) 呼が分配接続呼であるか１対１接続呼であるかを示
す分配表示データと共に、(2) 分配接続呼の場合にはス
イッチ部内における中間呼識別情報と出ハイウェイに対
応したビットをマークしたビットマップのタグを、また
１対１接続呼の場合には出ハイウェイでの正規の呼識別
情報とコード化されたタグを、それぞれ格納する変換テ
ーブルを備え、後処理部は分配接続呼の場合には、中間呼識別情報を出
ハイウェイでの正規の呼識別情報に変換する変換テーブ
ルを備え、セルが入力された時、ヘッダ処理部は該セルの呼識別情
報に基づいて変換テーブルより分配表示データ、中間又
は正規の呼識別情報及びタグ情報を求めてセルに付与し
てスイッチ部に入力し、スイッチ部は分配接続呼の場合にはビットマップ化され
たタグによりスイッチして１以上の出ハイウェイに出力
し、１対１接続呼である場合には、コード化されたタグ
を用いてスイッチして１つの出ハイウェイに出力し、出ハイウェイに設けられた後処理部は分配接続呼の場合
には入力されたセルの中間呼識別情報を変換テーブルを
用いて出ハイウェイでの正規な呼識別情報に変換して出
力し、１対１接続呼の場合には、そのまま出力すること
を特徴とするＡＴＭ交換機における分配接続方式。
【請求項２】スイッチ部を多段のリンク接続すると共
に、初段スイッチ部(11₁₁〜11_1n)の各入ハイウェイに前
記ヘッダ処理部(21a〜21n)を設け、最終段スイッチ部(1
3₁₁〜13_1n)の各出ハイウェイに前記後処理部(31a〜31n)
を設け、中間段スイッチ部(12₁₁〜12_1n)及び最終段スイ
ッチ部の前段に中間呼識別情報に応じたビットマップ化
されたタグをセルに付加するタグ付加回路を設け、１対１接続の場合、初段、中間段、最終段スイッチ部
は、ヘッダ処理部で付加した各段のコード化されたタグ
を用いてスイッチを行い、分配接続呼の場合、初段スイッチ部はヘッダ処理部で付
加したビットマップ化されたタグを用いてスイッチする
と共に、中間段、最終段スイッチ部は中間呼識別情報に
基づいて前段のタグ付加回路で付加されたビットマップ
化されたタグを用いてスイッチすることを特徴とする請
求項１記載のＡＴＭ交換機における分配接続方式。
【請求項３】特定の１つの仮想パス識別情報により、
呼が分配接続呼であることを表示し、それ以外の仮想パ
ス識別情報により、呼が１対１接続呼であることを表示
することを特徴とする請求項１記載のＡＴＭ交換機にお
ける分配接続方式。