JPH02137542A - Ａｔｍ交換機における分配接続方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ ヘッダと情報とからなる一個のセルを複数の出ハイウェ
イに出力するＡＴＭ交換機における分配接続方式に関し
、 分配接続を行う際に呼識別情報の変換に要するテーブル
のメモリ容量を少なくしたＡＴＭ交換機の分配接続方式
を提供することを目的とし、通話路は、スイッチ部の前
段に設けたヘッダ変換部と、マトリックスの各交点にバ
ッファを持つ自己ルーティイング形のスイッチ部とを一
組にした多段のリンク接続により構成され、ヘッダ変換
部は、出ハイウェイに対応したビットをマークしたビッ
トマツプのタグと分配接続を含むスイッチ部の接続後の
呼識別情報が格納された変換テーブルを備え、入力した
セルのヘッダ情報に基づいて変換テーブルから前記タグ
と呼識別情報を取り出して、セルの情報と共にスイッチ
部へ転送し、スイッチ部は、ヘッダ変換部から転送され
た情報に基づいて分配接続を行うとともに、分配接続先
の出ハイウェイに対応した呼識別情報を選択してヘッダ
を付け換えて出ハイウェイへ出力するよう構成する。

［産業上の利用分野〕 本発明はヘッダと情報とからなる一個のセルを複数の出
ハイウェイに出力するＡＴＭ交換機における分配接続方
式に関する。

近年、高度化情報社会の発達に伴って、音声通信、デー
タ通信だけでなく動画像通信も含めたマルチメディア通
信のニーズが高まりつつあり、そのような広帯域の通信
の実現手段として、非同期転送モード（Ａｓｙｎｃｈｒ
ｏｎｏｕｓ　Ｔｒａｎｓｆｅｒ　Ｍｏｄｅ　：以下これ
をＡＴＭと略称する）を使ったＡＴＶ交換技術がＣＣＩ
ＴＴで合意され、研究が進められている。

そのＡＴＭ交換機では、セル毎に固有なルーティング情
報にもとづきセルフルーティングを行う交換方式のため
、従来の回線交換のように単に複数のクロスポイントを
同時にオンして分配接続を行うことが不可能である。し
かし、音声、データ等のマルチメディア通信を扱うＡＴ
Ｍ交換においても同報通信を行うことが必須の機能であ
り、その実現が望まれている。

［従来の技術］ 第５図は従来例の構成図である。

図において５０は入力情報であるセル、５１０は前処理
部（ＦＰＯ〜ＦＰ３’ｔ’表示）、５ｚＯは入りハイウ
ェイ（ＩＨＷＯ〜ＩＨＷ３で表示）、５３は前処理部か
ら出力された情報、５４はマトリックス状のスイッチ部
（ＳＷで表示）、５５は出ハイウェイ（○ＨＷＯ〜０Ｈ
Ｗ３で表示）、５６は変換部（ＣＮＶＯ〜ＣＮＶ３で表
示）を表す。

ＡＴＭ方式の交換機の場合、各種の速度の通信は非同期
モードでの交換を実現するため、セルという一定量の情
報単位で交換処理が行われる。スイッチ部５４の各クロ
スポイント（図中ＣＰで表示）には図示しないバッファ
およびバッファ制御部が設けられ、入りハイウェイ５Ｚ
Ｏから入力した情報はスイッチ部５４内の対応する水平
路に与えられ、出力されるべき出ハイウェイ５５に接続
した垂直路とのクロスポイントにおいてバッファに書込
まれ、そのバッファから出ハイウェイ５５へ読出されて
交換が行われる。

入力したセル５０はデータ（ＤＡＴＡ）と呼識別情報（
または回線識別番号、Ｖｉｒｔｕａｌ　Ｃｈａｎｎｅｌ
Ｉｄｅｎｔｉｆｉｅｒを略したＶＣＩで表示される）を
含むヘッダとから成り、前処理部５１０においてタグ情
報と入りハイウェイ番号５３２が付加されてセル５３と
なって入りハイウェイ５２０上に出力される。

セル５３のタグ５３１は、出ハイウェイ５５に対応した
ビットのマーク（°′１”にする）によりスイッチ部５
４の各クロスポイントにおける接続動作を制御する。

図の例では、タグ５３１の内容が“’１０１１“′（図
中、右側が先頭ビン日であるから、第１番目のビット（
出線０に対応）と第３番目のビット（出線２に対応）お
よび第４番目のビット（出線３に対応）がそれぞれ１゛
°であるから、入りハイウェイ番号Ｏからスイッチ部５
４に入力したセル５３は出線Ｏ２出線２．出線３に接続
することを指示している。スイッチ部５４の入りハイウ
ェイ０上の各クロスポイントではこのタグを調べて、自
分が指定されている時はそのセルをバッファに書込んで
、出ハイウェイへ読出して、分配接続が行われる。図の
例ではイ３３ロ、ハクロスポイントのバッファにより接
続が行われる。

こうして出ハイウェイ０，２．３上に分配された３つの
セル５３は、全て同じ呼識別情報（ＶＣＩ）であるＡ（
数字を表す）を使用しており、各セル毎に制御を行うた
めにユニークな情報にしなければならない。そのため、
変換部５６においてそれぞれが内蔵するテーブルＴＢＬ
Ｏ〜３　（ＴＢＬｌ、２は図示省略）を参照して変換を
行う。出ハイウェイ０の変換部５６　（ＣＮＶＯ）の場
合、テーブルＴＢＬＯが備えられ、その内容として図示
のように入りハイウェイ番号ＩＨＷＯ−ＩＨＷ３に対応
して入力した呼識別情報をアドレスした位置に呼識別情
報が格納されている。

図の例では、入りハイウェイ番号５３２の“°０゛′が
スイッチ部５４から出力したセルから得られるので、変
換部ＣＮＶＯにおいてテーブルＴＢＬＯのＩＨＷＯの列
の中から“Ａ”°番目を参照すると、そこからＶＣＩと
して数字Ｂが得られ、それまで付加されていた°′Ａ”
′の代わりに新たな呼識別情報Ｂがセルに付加され、後
段に出力される。同様にＣＮＶ２　（図示せず）では新
たな呼識別情報Ｃが付加され、ＣＮＶ３ではテーブルＴ
ＢＬ３が参照され呼識別情報りが付加される。

［発明が解決しようとする課題］ 上記した従来例の方式によれば、変換テーブル（ＴＢＬ
）として、入すハイウ主イ数をＮ、呼識別情報ＶＣＩで
識別可能な呼数をＭとすれば、各出ハイウエイ毎にＭＸ
Ｎワードのメモリを配置する必要がある。従って、変換
テーブルの総量として、ＭＸＮ”　　（出ハイウエイ数
Ｎ）ワードとなる。

このようにテーブルに要するメモリの容量が膨大なもの
となり、コストが高くなるという問題があった。

本発明は、分配接続を行う際に呼識別情報の変換に要す
るテーブルのメモリ容量を少なくしたＡＴＭ交換機の分
配接続方式を提供することを目的とする。

［課題を解決するための手段］ 第１図に本発明の原理構成図を示す。

第１図において、１は情報と呼識別情報ＶＣＩを含むヘ
ッダとからなるセル、２はヘッダ変換部（ＶＣＣで表示
）、３はスイッチ部（Ｓで表示）、４はＣＰＵ、５は変
換テーブルを表す。

第１図にはヘッダ変換部２とスイッチ部３が一組となっ
て、３段のリンク構成の通話路が示され、各段に２組の
ヘッダ変換部とスイッチ部の組が設けられている。また
、スイッチ部の内容は図示されないが、最も単純な形式
である２ｘ２　（２人力。

２出力のマトリックス）の構成を備えている。

本発明は、スイッチ部の前段にヘッダ変換部を設け、該
変換部に備えた変換テーブルに分配接続後の出ハイウェ
イにおける変換値を格納しておき、変換部からそれらの
変換値を全てセルとともにスイッチ部に並走（並列に転
送）させ、分配接続を行うクロスポイントにおいて対応
する呼識別情報を付加したセルを形成して出力すること
により分配接続における呼識別情報の変換を行う。

［作用］ 発呼情報がＣＰＵ４に与えられると、ＣＰＵ４では発呼
情報に含まれた分配接続の要求に応じて接続経路を生成
し、それに対応して各ヘッダ変換部２　（ＶＣＣ）内の
変換テーブル５の内容を設定する。

変換テーブル５は、第１図の下側に一部が示されている
ように、ＶＣＩ値で指示された位置にタグ５１とスイッ
チ接続後の呼識別情報（ＶＣＩ変換値で表示）５２が格
納される。タグ５１は従来と同様にスイッチ部３におけ
る出ハイウェイへ接続するか、接続しないかが“１”、
”Ｏ”により表現され、ＶＣＩ変換値５２にはタグによ
り接続先の数（ＶＣＣＩＩでは一個、ＶＣＣＩ２では２
個）に対応して、順にＶＣＩ値が格納されている。

発呼により生成したセル１はＶＣＩ値としてＡを含んで
おり、初段のヘッダ変換部ＶＣＣＩＩに入力すると、そ
こに設けられた変換テーブル５（図中ＴＢＬＩＩ）のア
ドレスＡに格納されたタグ“１０”がセルの先頭に付加
されるとともにＶＣ！変換値Ｂが取り出されてセル情報
と並列にスイッチ部に転送される。

これらの情報がスイッチ部Ｓｌｌに入力すると、タグ５
１により指示されたクロスポイント（出ハイウェイ０の
方だけ）でセルを取り込んで蓄積するとともにクロスポ
イントの位置に対応する■ＣＩ変換値を選択して、先頭
に付加することによりヘッダを付け換え（入力セル１に
含まれたＶＣＩ値Ａは付加せず）、続けてバッファから
情報を取り出してセルを形成して出ハイウェイに出力す
る。

スイッチ部Ｓｌｌから出力されたセルは次に第２段のヘ
ッダ変換部ＶＣＣ１２に人力し変換テーブルＴＢＬ１２
において、ＶＣＩ値Ｂによりアドレスされた位置からタ
グ“１１“°をセルの先頭に付加し、ＶＣＩ変換値Ｃ，
Ｄを取り出して、スイッチ部Ｓ１２へ並走させる。スイ
ッチ部ＳＬ２では、出ハイウェイの０．１の両方に接続
するクロスポイントにおいて、入力した情報を受取って
蓄積し、出ハイウェイへのＯ側へはＶＣＩ値としてＣが
付加され、１側へはＶＣＩ値としてＤが付加され出力さ
れる。

スイッチ部３１２の出ハイウェイ０．１から出力した同
じ情報を含むセルは、第３段目のヘッダ変換部ＶＣＣ１
３とＶＣＣ２３に人力し、それぞれ図に示すテーブルＴ
　Ｂ　Ｌ　１３とＴＢＬ２３に従って上記と同様に処理
され、スイッチ部Ｓ１３とスイッチ部Ｓ２３から同じ情
報を含む３つの分配接続の出力６１〜６３が得られる。

各出力６１はＶＣＩ値としてそれぞれ、Ｅ、Ｆ、Ｇが付
加されており、互いに異なる値となっている。

［実施例］ 第２図は本発明の実施例の構成図、第３図はハードウェ
ア論理回路の構成例を示す図、第４図はスイッチ部の各
クロスポイントの構成例を示す図である。

第２図において、２０はセル情報が入力するハイウェイ
、２１は各ハイウェイ２０に対応して設けられたハード
ウェア論理回路、２２は各ハードウェア論理回路で使用
するＶＣＩテーブル（■ＣＩＴで表示）、２３はスイッ
チ部へ入力する入りハイウェイ（ＩＨＷＯ〜３で表示）
、２４は入線・出線がともに４本の４×４のマトリック
ス状のスイッチ部、２５はスイッチ部から出力する出ハ
イウェイ（ＯＨＷＯ〜３で表示）を表す。

以下に実施例の構成および動作を、分配接続の具体例に
より説明する。この例では、１つのセル２００が入力側
のハイウェイ２０から供給されて、−段のスイッチ部２
４を通過すると、出ハイウェイ○ＨＷＯ，０ＨＷ２，０
ＨＷ３のそれぞれに分岐して合計３個のセルとなって出
力される場合である。

ハイウェイ２０からセル２００がハードウェア論理回路
２１に入力する。セル２００は通信される内容である情
報（データ）２０２にＶＣＩ値（＝Ａ）２０１が付加さ
れたもので従来と同様の構成であり、その幅（並列に転
送される量）はｂビット、長さは！ワードである。具体
的には、例えば、ｂ＝１６ビツトで、！−６４ワードで
構成する。

ハードウェア論理回路２１には■Ｃｒテーブル２２が設
けられ、発呼情報により図示しない処理装置（ｃｐｕ）
からテーブルの内容が予め設定されている。その内容は
、テーブルのＶＣＩ値（＝Ａ）に対応した位置に、タグ
２２１とこれに続いた位置に各出ハイウェイへ出力され
るべきＶＣＴ変換値が分配接続される個数分格納され、
分配接続されない位置にはスペース°“−°が袷１Ｆ］
されており、図の例では、タグ（ＴＡＧで表示）２２１
は”　１０１１′であるから、出ハイウェイ０，２゜３
の３つに分配接続されることを指示し、それぞれのｖｅ
ｒ変換値は“Ｂ”、”Ｃ’”、“Ｄ　＋＋であることを
表示している。

第３図にハードウェア論理回路２１の構成例を示す。図
において、２２は第２図と同じＶＣＩ変換テーブル、２
７はレジスタ、２８はアンド回路、２９はマルチプレク
サを表し、この回路はハードウェアによる論理動作を行
うことにより高速動作を実現することができる。

第２図、第３図を用いてハードウェア論理回路２１の動
作を説明する。ハードウェア論理回路２１は入力したセ
ル２００の先頭のＶＣＩ値（＝Ａ）によりＶＣＩテーブ
ル２２を参照して、タグ２２１を取り出し、入力したセ
ルの情報２０１の先頭のタイミングでマルチプレクサ２
９に入力するとともにレジスタ２７に各ビット情報がセ
ットされる。また、タグの読み出しと同時にＶＣＩテー
ブル２２からタグ２２１に続くアドレスから順に■Ｃ１
変換値２２２〜２２５を取り出してそれぞれ対応するア
ンド回路２８−１〜４に入力する。

各アンド回路２８−１〜４の他方の入力にはそれぞれタ
グの各ビット情報が入力されており、タグのビットが“
１゛°の時アンド回路から出力が発生し、マルチプレク
サ２９に入力する。“°０°′の時は、オール“０゛の
情報がアンド回路から出力する。マルチプレクサ２９で
は、アンド回路２８１の出力からｉｌ［にアンド回路２
８−４の出力までを入力ハイウェイへａビット並列の信
号に変換して入りハイウェイに出力する。これと並行し
て■Ｃｌテーブル２２から読み出したタグ２２１を先頭
に付して、入力した情報２０１を含むセルがマルチプレ
クサ２９からｂビットの並列信号として入りハイウェイ
に出力される。こうして、ハードウェア論理回路２１か
らは第２図の２３０に示すようなａ＋ｂビットの並列（
ビット幅）の転送情報が発生してスイッチ部２４に入力
する。並列な転送情報のビット幅は、具体的に、例えば
ａ＝４ビットを使用し、１つのＶＣＩ変換値が１６ビツ
トである場合は、４ビット並列の信号４個で転送され、
ｂ＝１６ビツトの場合、ａ＋ｂ＝２０ビットが転送され
る。

タグにより接続することが指定された出ハイウェイに対
応するＶＣＩ変換値を含むＶＣＩ情報（“’Ｂ”、スペ
ース、“′Ｃ“、°“Ｄ”°）が順次、セルと並行して
読み出され、入りハイウェイ２３（ＩＨＷＯ）へ送出さ
れスイッチ部２４へ転送される。

スイッチ部２４では、入りハイウェイＩＨＷＯから入力
した転送情報２３０を各クロスポイントにおいて監視し
、自分が関係する出ハイウェイへの接続指示があること
をタグの解析により検出すると、情報をバッファへ書込
み、並行して送られてくるＶＣＩ変換値の中から自分の
出ハイウェイに対応するＶＣＩ変換値を取り出し、その
値を先頭に付加して情報を出ハイウェイに転送する。図
の例では、水平路０から入力した転送情報２３０はクロ
スポイント２４０，２４２，２４３において接続され（
バッファに書込まれ、ＶＣＩ値の変換が施されて垂直路
０，２．３　（出ハイウェイ０１（ＷＯ，０ＨＷ２，０
ＨＷ３に接続）に出力される。

第４図に示すスイッチ部の各クロスポイントの構成例に
ついて説明する。

第４図において、３０は入りハイウェイ　（Ｔｌ（Ｗ）
、３１はタグ解析部、３２はＶＣＩ保持レジスタ、３３
はリングバッファ制御部、３４はセルバッファ、３５は
出ハイウェイ（ＯＨＷ）を表す。

リングバッファ制御部３３はセルバッファ３４に対する
書込み、読出しの制御を行い、多数個ののセルバッファ
３４をＦＩＦＯ（先入れ・先出し）形式のメモリとして
動作させる。すなわち、書込みは、入りハイウェイ３０
の信号の速度により行い、読出しは書込み後に順次出ハ
イウエイ３５例の読み出し制御信号３３１により行われ
、読み出しアドレスは、現在の書き込みアドレスを越え
ないよう制御される。

入りハイウェイ（ＩＨＷ）３０には、第２図のハードウ
ェア論理回路２１から出力されたａ十すのビット幅の転
送情報２３０が供給され、その先頭に受は取られるタグ
２２１（第２図）がタグ解析部３１において解析される
。各クロスポイント位置のタグ（ＴＡＧ）解析部３１は
、タグの内容を解析して自己の位置が出ハイウェイと接
続することが指示されているかどうかを判別する。

第２図に示すタグの例（ＶＣＩテーブル２２内の２２１
）では、タグは“１０１１”であり、第２図のスイッチ
部２４のクロスポイント２４０でこれを受けた場合は、
自己の位置（出ハイウェイ０１（ＷＯと接続する位置）
がタグの第１ビツトに対応し、それが°“１′”となっ
ているので接続動作を行う。もし、これが“０°“であ
れば何も行わない。

タグ解析部３１において接続を行うことが判別されると
、書込み制御信号３１２がリングバッファ制御部３３に
出力され情報２０１をセルバッファ３４のデータ（ＤＡ
ＴＡ）部に書込む。これと並行して、ＶＣＩ保持レジス
タ３２に対し、入りハイウェイのａビット幅のＶＣＩ値
を保持する動作を実行させる制御信号３１１を出力する
。−旦、各変換値（第２図の例では、“Ｂｏ” “°Ｃ“、“Ｄｏ“）を保持した後、自己のクロスポイ
ントに対応するＶＣＩ変換値を選択してリングバッファ
制御部３３を介してｂビットの幅の変換値をセルバッフ
ァ３４のＶＣＩ部に設定する。この場合、自己のクロス
ポイントに対応する位置のＶＣ１変換値だけをタイミン
グをとってＶＣＩ保持レジスタ３２に取り込む制御信号
３１１を出力する構成によっても実現できる。

こうしてセルバッファ３４にはＶＣＩ値とデータからな
るセルが蓄積され、その容量（例えば、１００個程度の
数を備えることができる）の限度分のセルが蓄積可能で
あり、蓄積されると同時に読み出し制御信号３３１によ
り出ハイウェイ３５へ書き込んだアドレス位置から順に
読み出しが行われる。出ハイウェイ３５から更に次段の
スイッチへ入力する場合は、第２図と同様の構成により
ＶＣＩの変換とスイッチ部における接続が行われる。

このように本発明では、スイッチの前段で各出ハイウェ
イに必要なＶＣＩを共有して一つのメモリに持ち、セル
と共に並走させ分配接続する呼が全体の中の一部である
という事実に着目すると、ＶＣＩ変換テーブルに必要な
メモリ容量を小さくすることができ、出ハイウェイにお
いてＶＣＩの処理を行う必要がない。

［発明の効果］ 本発明によればＡＴＭ交換機において分配接続を行う際
に呼識別情報を変換するために必要な変換テーブル用の
メモリ容量を、大幅に少なくすることができる。

具体的に、入りハイウェイ数をＮ、呼識別情報で識別可
能な呼数をＭとすると、従来例の技術でＭＸＮ２ワード
のメモリ容量が必要であったのを本発明では一割程度の
呼が１：１０の分配接続を行うとすると約２ＸＭＸＮワ
ードとすることができる。

【図面の簡単な説明】

第１図は本発明の扉王キー構成図、第２図は本発明の実
施例構成図、第３図はハードウェア論理回路の構成例を
示す図、第４図はスイッチ部の各クロスポイントの構成
例を示す図、第５図は従来例の構成図である。 第１図中、 １；セル ２：ヘッダ変換部 ３：スイッチ部 ４：ｃＰＵ ５：変換テーブル 特許出願人　　　富士通株式会社 復代理人弁理士　　穂坂　和雄 従来例の構成図 第５図

Claims (1)

1. 【特許請求の範囲】 呼識別情報を含むヘッダと情報とからなる一個のセルを
   複数の出ハイウェイに出力するＡＴＭ交換機における分
   配接続方式において、 通話路は、スイッチ部（３）の前段に設けたヘッダ変換
   部（２）と、マトリックスの各クロスポイントにバッフ
   ァを持つ自己ルーティイング形のスイッチ部（３）とを
   一組にした多段のリンク接続により構成され、 前記ヘッダ変換部（２）は、出ハイウェイに対応したビ
   ットをマークしたビットマップのタグ（５１）と分配接
   続を含むスイッチ部（３）の接続後の呼識別情報（５２
   ）が格納された変換テーブル（５）を備え、入力したセ
   ルのヘッダ情報に基づいて変換テーブル（５）からタグ
   と呼識別情報を取り出して、セルの情報と共にスイッチ
   部（３）へ転送し、 前記スイッチ部（３）は、前記ヘッダ変換部（２）から
   転送された情報に基づいて分配接続を行うとともに、分
   配接続先の出ハイウェイに対応した呼識別情報を選択し
   てヘッダを付け換えて出ハイウェイへ出力することを特
   徴とするＡＴＭ交換機における分配接続方式。