JPH05235067A - 混成集積回路装置の製造方法 - Google Patents

混成集積回路装置の製造方法

Info

Publication number
JPH05235067A
JPH05235067A JP29689491A JP29689491A JPH05235067A JP H05235067 A JPH05235067 A JP H05235067A JP 29689491 A JP29689491 A JP 29689491A JP 29689491 A JP29689491 A JP 29689491A JP H05235067 A JPH05235067 A JP H05235067A
Authority
JP
Japan
Prior art keywords
substrate
laser beam
suspension pin
cut
individual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29689491A
Other languages
English (en)
Other versions
JP2887992B2 (ja
Inventor
Yoshifumi Moriyama
好文 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29689491A priority Critical patent/JP2887992B2/ja
Publication of JPH05235067A publication Critical patent/JPH05235067A/ja
Application granted granted Critical
Publication of JP2887992B2 publication Critical patent/JP2887992B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】ガラスエポキシ基板等からなる回路基板をバリ
がなく高い位置精度で切断する。 【構成】切断しようとする個片基板11の周囲に導体パ
ターンを含まないつりピン9を設けておき、つりピン9
の部分にレーザービームをあてて切断する混成集積回路
装置の製造方法。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は混成集積回路装置の製造
方法に関し、特に有機基板上に半導体素子,チップ部品
等が実装された混成集積回路装置の製造方法に関する。
【0002】
【従来の技術】従来、ガラスエポキシ基板,フェノール
コンポジット基板,変成ポリイミド基板等の有機基板
(以下、基板と記す)を用い、主として生産の合理化を
行なう目的で、一枚の基板に回路パターンを形成した個
片基板を複数編集し、各個片基板上に半導体素子,パッ
ケージ部品,チップ部品等を実装し、場合によっては、
外装,捺印等の所定の工程が終了した段階で個片基板に
分割する混成集積回路の基板の分割方法は、金型を用い
たプレス切断機で切断を行なっていた。
【0003】すなわち、図3(a),(b)に示す様
に、ダイ14およびパッド13で各個片基板の端部を固
定し、ポンチ12により所定の切断箇所を切断する。金
型で打ち抜き切断を行なう場合、各個片基板の周囲を打
ち抜くことが可能であるが、打ち抜きを容易にするため
に個片基板の周囲の一部を残し外枠あるいは隣接個片基
板とつなげたつりピンを形成しておき切断する方法も行
なわれている。通常、このような方法で製造される混成
集積回路の場合、使用される基板の厚みは0.6〜2.
0mm程度であるが、この場合のつりピンの幅は1.0
〜5mm程度となる。製品によっては、ひとつの辺全体
を残す場合もある。
【0004】
【発明が解決しようとする課題】従来の金型プレス切断
機による分割方法では、少なくとも、切断するためのポ
ンチのあたる周囲にはパッド押さえのための余白部を設
けることが必要となる。このパッドの幅は1〜2mmで
あり、位置精度を考慮してポンチのあたる周囲に2〜3
mmの余白が要求される。このポンチのあたる部分に導
体パターンを設けることは好ましくないため、余白部が
そのまま基板のロスとなるという問題点がある。
【0005】また、金型で打ち抜いた場合、位置精度が
0.1〜0.2mmと悪いためにつりピン部分が突起と
して残り、また、ポンチ,パッド,ダイの磨耗により切
断部分にバリが残り易く、製品の寸法精度を悪くする要
因となるという問題点があった。
【0006】さらに、金型プレス切断、および、V溝切
断の場合、切断部周囲に機械的ストレスが加わるため基
板かけ、あるいは、搭載部品の接続トラブルの発生する
危険性が高いという問題点があった。
【0007】本発明の目的は、基板のロスがなく、寸法
精度が高く機械的ストレスによる基板のかけや搭載部品
の接続トラブルのない混成集積回路装置の製造方法を提
供することにある。
【0008】
【課題を解決するための手段】本発明は、回路が形成さ
れたガラスエポキシ基板とフェノールコンポジット基板
と変成ポリイミド基板を含む有機基板の個片基板上に半
導体素子とパッケージ部品とチップ部品とを含む部品が
搭載された混成集積回路装置の製造方法において、前記
個片基板が複数個編集された前記有機基板の周囲にフレ
ームと、前記個片基板を前記フレームと隣接する前記個
片基板に連結する導体パターンを有しないつりピンとを
設け、該つりピンをレーザービームにて切断する工程を
有する。
【0009】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0010】図1は本発明の一実施例を説明するレーサ
ビーム切断機の概略構成図である。
【0011】図1に示す様に、切断機のステージ7上に
載せられた基板1の切断しようとする個片基板11のつ
りピン9にレーザービームをあてて基板1を切断し個片
基板11に分割する。レーザービームを発するレーザー
切断機は光源であるレーザー光2を光軸調整用反射鏡
3,ビームエクスパンダ4,集光レンズ6等からなる光
学系により構成される。光源となるレーザー光2は、比
較的高い出力が必要となるためCO2 レーザー等が使用
可能である。レーザー光2の出力は、使用される基板1
の厚みや材質により異なるが、ガラスエポキシ基板をC
2 レーザーを用いて切断する場合、15Wの出力にて
約2mm厚程度の厚みまでの基板1の切断が可能であ
る。基板1の厚みの違いによってレーザービームの基板
1上の走査スピードを変える必要が生じるが、そのスピ
ードは、例えば、1mm厚のガラスエポキシ基板では6
mm/S,1.6mm厚のガラスエポキシ基板では2m
m/S程度が適切なスピードとなる。
【0012】図2は図1の切断機により切断される個片
基板が編集された基板の平面図である。
【0013】図2に示す様に、複数の個片基板11をフ
レーム8、あるいは、隣接する個片基板11とつりピン
9により接続し、つりピン9の部分には、基板製造時に
必要となるめっき引き出し線等の導体パターンは含まな
い様にする。基板製造に必要たなるめっき引き出し線、
あるいは、特性確認用の導体パターンは、個片基板11
の周囲の金型で打ち抜かれるスリット部に配置させてお
く。従って、レーザー切断箇所10には導体パターンを
含まない様にしておくことが可能となり、前述したレー
ザービームによる切断方法を用いることにより、容易に
個片基板11に分割することが可能となる。
【0014】
【発明の効果】以上説明した様に本発明は、個片基板を
編集した基板に導体パターンを含まないつりピンを設
け、このつりピンをレーザー光により、切断することに
より、次に列挙する効果が得られる。
【0015】(1)従来金型で切断する場合に必要とな
っていたパッド金型押さえのためスペースが不要とな
り、基板ロスが無くなる。
【0016】(2)金型で切断する場合には、装置の位
置精度、あるいは、金型の摩耗により個片基板に突起や
バリの発生する不具合いが生じ易かったが、レーザービ
ームを用いた場合、切断部が溶断された状態となるもの
の平坦に近い切断面が得られる。
【0017】(3)レーザービームを用いた切断機は位
置確認の機能を加えることが容易であり、0.1mm以
下の高い寸法精度を得ることが可能である。
【0018】(4)つりピンには導体パターンを設けて
いないことから、電気的な不具合の発生する危険性は無
い。
【0019】(5)金型プレス切断、あるいは、V溝切
断の様に、切断時に機械的ストレスが加わることが無く
なり、機械的応力による製品の不具合の発生が無くな
る。
【図面の簡単な説明】
【図1】本発明の一実施例を説明するレーザービーム切
断機の概略構成図である。
【図2】図1の切断機により切断される個片基板が編集
された基板の平面図である。
【図3】従来の基板の切断方法の一例を説明する工程順
に示した金型プレスの断面図である。
【符号の説明】
1 基板 2 レーザー光 3 光軸調整用反射鏡 4 ビームエクスパンダ 5 反射鏡 6 集光レンズ 7 ステージ 8 フレーム 9 つりピン 10 レーザー切断箇所 11 個片基板 12 ポンチ 13 パッド 14 ダイ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 回路が形成されたガラスエポキシ基板と
    フェノールコンポジット基板と変成ポリイミド基板を含
    む有機基板の個片基板上に半導体素子とパッケージ部品
    とチップ部品とを含む部品が搭載された混成集積回路装
    置の製造方法において、前記個片基板が複数個編集され
    た前記有機基板の周囲にフレームと、前記個片基板を前
    記フレームと隣接する前記個片基板に連結する導体パタ
    ーンを有しないつりピンとを設け、該つりピンをレーザ
    ービームにて切断する工程を有することを特徴とする混
    成集積回路装置の製造方法。
JP29689491A 1991-11-13 1991-11-13 混成集積回路装置の製造方法 Expired - Lifetime JP2887992B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29689491A JP2887992B2 (ja) 1991-11-13 1991-11-13 混成集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29689491A JP2887992B2 (ja) 1991-11-13 1991-11-13 混成集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05235067A true JPH05235067A (ja) 1993-09-10
JP2887992B2 JP2887992B2 (ja) 1999-05-10

Family

ID=17839544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29689491A Expired - Lifetime JP2887992B2 (ja) 1991-11-13 1991-11-13 混成集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP2887992B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006061625A (ja) * 2004-08-30 2006-03-09 Olympus Corp 被検体内導入装置の製造方法
JP2013045962A (ja) * 2011-08-25 2013-03-04 Toshiba Corp プリント基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006061625A (ja) * 2004-08-30 2006-03-09 Olympus Corp 被検体内導入装置の製造方法
JP4578899B2 (ja) * 2004-08-30 2010-11-10 オリンパス株式会社 被検体内導入装置の製造方法
JP2013045962A (ja) * 2011-08-25 2013-03-04 Toshiba Corp プリント基板

Also Published As

Publication number Publication date
JP2887992B2 (ja) 1999-05-10

Similar Documents

Publication Publication Date Title
KR20030031843A (ko) 리드프레임 및 그 리드프레임을 사용한 반도체 장치의제조 방법
US4851862A (en) Led array printhead with tab bonded wiring
US4899174A (en) Method of making LED array printhead with tab bonded wiring
US5067229A (en) Cutting device for use in manufacturing electronic components
US5281556A (en) Process for manufacturing a multi-layer lead frame having a ground plane and a power supply plane
JP2887992B2 (ja) 混成集積回路装置の製造方法
JP2739269B2 (ja) 表示装置の製造方法
US6903375B1 (en) Solid-state image device, camera using the same, and method of manufacturing the same
JPH0685327A (ja) 光半導体装置の製造方法
JP2666778B2 (ja) 電子装置用基板編集体およびその分割方法
JPS589360A (ja) 混成集積回路の製造方法
JP2644194B2 (ja) 半導体装置及びその製造方法
JPH0966493A (ja) 一括分割切断機
JP2538770B2 (ja) プリント配線板の製造方法
TWI828198B (zh) 導線架料片、導線架及其製造方法、電子元件及其製造方法
JPH0738036A (ja) 半導体装置の製造方法
JPH09172231A (ja) セラミック基板の分割方法
US20020079560A1 (en) Method of producing an integrated circuit and an integrated circuit
JPH0690028A (ja) 表面実装型ledの製造方法
KR100276275B1 (ko) 인쇄회로기판 가공방법
JPH02161739A (ja) 回路基板装置の製造方法
JPH0730043A (ja) 半導体装置及び半導体装置の製造方法
JP2794209B2 (ja) メガネ型ビーズインダクタ及びその製造方法
JPH04114458A (ja) 半導体装置の製造方法
JPS60240200A (ja) リ−ド端子插入機

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990119