JPH05233364A - ブレークポイント設定方式 - Google Patents

ブレークポイント設定方式

Info

Publication number
JPH05233364A
JPH05233364A JP4069815A JP6981592A JPH05233364A JP H05233364 A JPH05233364 A JP H05233364A JP 4069815 A JP4069815 A JP 4069815A JP 6981592 A JP6981592 A JP 6981592A JP H05233364 A JPH05233364 A JP H05233364A
Authority
JP
Japan
Prior art keywords
execution
breakpoint
program
address
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4069815A
Other languages
English (en)
Other versions
JP2653411B2 (ja
Inventor
Koichi Takeda
浩一 武田
Yuichi Yoshida
裕一 吉田
Teruhiko Ohara
輝彦 大原
Osamu Yamashita
修 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP4069815A priority Critical patent/JP2653411B2/ja
Publication of JPH05233364A publication Critical patent/JPH05233364A/ja
Application granted granted Critical
Publication of JP2653411B2 publication Critical patent/JP2653411B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】 命令を書き換えずに多数のブレークポイント
の設定を可能とする。 【構成】 まず、ブレークポイント設定ルーチンBは、
指定された複数のブレークポイントBP1、BP2、B
P3のうち、プログラム実行の特定のタイミングで、次
に検出されるフレームポイントを予測し、そのアドレス
をブレークポイントレジスタ1に設定する。即ち、プロ
グラムの実行に従って次に現われるブレークポイントを
予測し、これに従ってブレークポイントレジスタ1を入
換える。これにより、1個のブレークポイントレジスタ
1で複数のブレークポイントを支援する。ここに、ブレ
ークポイントを予測し、ブレークポイントレジスタ1の
設定を行なうタイミングは、デバッグ対象プログラムP
の実行開始直前、ブレークポイント検出時及び分岐時に
行なう。分岐の検出は分岐トレース機構3による。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、いわゆるデバッガ等の
プログラムデバッグ支援ツールにおける、命令の実行を
途中で停止するためのブレークポイント設定方式に関す
るものである。
【0002】
【従来の技術】従来、多くのデバッグ支援システムにお
いて、命令実行のブレークポイント機能が備えられてい
る。プログラムのデバッグにおいて、命令実行のブレー
クポイント機能は、有効であり、多くのデバッグ支援シ
ステムに組み込まれている。この機能は、デバッグ対象
プログラムにおいて、指定した命令で実行を停止させる
ものである。このような機能は、プログラムのデバッグ
において、有用である。この機能を用いる場合、ユーザ
は、予め実行を停止させたい命令を指定しておいてか
ら、デバッグ対象プログラムを実行させる。これによ
り、デバッグ対象プログラムは、指定された命令で実行
が停止する。その際、オペレータは、必要ならば、その
停止した時点でのレジスタやメモリの値を調べたり変更
したりすることができる。その後、また、その停止した
時点からプログラムの実行を再開することができる(例
えば、「情報科学辞典」岩波書店 第1刷、1990年p.65
5 “ブレークポイント”参照)。ブレークポイント機能
の実現方法として、次の (1)〜(3) のような方法があ
る。
【0003】(1)指定された命令をトラップ命令で置き
換える。即ち、トラップ命令が検出されると、トラップ
が発生し、トラップ処理ルーチンを経由してデバッグ支
援プログラムに制御が渡り、ユーザにその旨が通知され
る。実行の再開が指示されると、置き換えられた元の命
令の実行をシミュレートした後、制御を元に戻す(例え
ば、飯塚、田中「ソフトウェア指向アーキテクチャ」
オーム社 第1版1985年p,212 “命令の実行に関する割
出し”参照)。この方法には、複数のブレークポイント
を設定できるという特徴がある。
【0004】(2)ハードウェアにブレークポイントレジ
スタを設ける。ブレークポイントレジスタ(BPR)
は、実行を停止させたい命令のアドレスを保持するレジ
スタである。このレジスタで指定される命令が検出され
ると、トラップが発生し、トラップ処理ルーチンを経由
してデバッグ支援プログラムに制御が渡り、ユーザにそ
の旨が通知される。実行の再開が指示されると、制御が
元に戻される(例えば、「32ビット・マイクロプロセ
ッサ」日経マグロウヒル社p.178 参照)。この方法は、
以下の(a)、(b) の特徴を持つ。 (a)デバッグ対象プログラムを変更する必要がない。 (b)命令の実行をシミュレートする必要がない。
【0005】(3)命令毎にブレークポイントを制御する
フラグを用意する。このフラグがセットされている命令
が検出されると、トラップが発生し、トラップ処理を経
由してデバッグ支援プログラムに制御が渡り、ユーザに
その旨が通知される。実行の再開が指示されると、制御
が元に戻される(例えば、「MC68020 ユーザーズ・マニ
ュアル 2nd Edition」Motorola Inc., 1989 CQ出版p.
80参照)。この方法は、以下の(a)、(b) の特徴を持つ。 (a)複数のブレークポイントを設定できる。 (b)命令の実行をシミュレートする必要がない。
【0006】
【発明が解決しようとする課題】しかしながら、上述し
た (1)〜(3) の従来の技術には、次のような問題があっ
た。即ち、(1)には、次の(a)、(b) のような問題があっ
た。 (a)ブレークポイントを設定するために元のプログラム
を書き直す必要がある。従って、プログラムが読み出し
専用メモリなどに書き込まれていて、プログラムの書き
換えができない場合、ブレークポイントの設定ができな
い。 (b)ブレークポイントからプログラムの実行を再開する
ためには、書き換えられた元の命令の実行をシミュレー
トする必要がある。このため、以下の(ア)、(イ)の問題が
あった。
【0007】(ア)プログラムカウンタ相対アドレッシン
グモード等を使う命令の場合、プログラムカウンタの値
が元のプログラムの実行状態とは異なるため、正しくシ
ミュレートするには多くの命令を必要とする。 (イ)特権モードなどのプロセッサの状態が、元のプログ
ラムの実行状態と異なることがある場合、元のプログラ
ムの状態ではその命令の実行が許可されていないときで
もそれが検出できない。
【0008】また、(2)には、次のような問題があった。
ハードウェアで用意できるブレークポイントレジスタの
数には限りがあるため、その数を超えるブレークポイン
トを設定できない。例えば、ブレークポイントレジスタ
の数が4つの場合は、最大4つのブレークポイントしか
同時に監視できない。そして、(3)には、次の(a)、(b) の
ような問題があった。 (a)ブレークポイントを設定するために元のプログラム
中の命令のフラグを書き直す必要がある。従って、(1)
(a)と同様に、プログラムが読み出し専用メモリなどに
書き込まれていて、プログラムの書き換えができない場
合、ブレークポイントの設定ができない。 (b)命令にブレークポイントを制御するフラグが備わっ
ている特殊なプロセッサ以外のプロセッサには適用でき
ない。
【0009】本発明は、以上の点に着目してなされたも
ので、従来の (1)〜(3) の各方法の問題点を解決し、以
下の (A)〜(D) の特徴を保ちつつ、デバッグ支援システ
ムが命令実行のブレークポイントを実現できるブレーク
ポイント設定方式を提供することを目的とするものであ
る。 (A)任意の複数個数のブレークポイントを設定できる。 (B)デバッグ対象プログラムを書き換える必要がない。 (C)命令の実行をシミュレートする必要がない。 (D)命令自身に特別な機構を設ける必要がない。
【0010】
【課題を解決するための手段】本発明のブレークポイン
ト設定方式は、複数の命令から成るプログラム中で、指
定された各命令で当該プログラムの実行をそれぞれ停止
させる複数のブレークポイントを用意し、当該ブレーク
ポイントのアドレスのうちのいずれかを保持する少なく
とも1つのレジスタと、当該レジスタに保持されたアド
レスに存在する命令の実行に対応して割込みを要求する
ブレークポイント検出機構とを用意するとともに、前記
プログラム中の連続したアドレスに存在する命令を順次
実行する途中で、不連続な他のアドレスに分岐する分岐
命令が出現した場合に、当該分岐命令の実行後に割込み
を要求する分岐トレース機構を用意し、前記プログラム
のデバッグのため、当該プログラムの実行を開始する場
合には、実行開始アドレス以上で、且つ、当該実行開始
アドレスに最も近いブレークポイントのアドレスを前記
レジスタに設定し、前記プログラムのブレークポイント
での停止後、当該プログラムの実行を再開する場合に
は、実行再開アドレスより大きく、且つ、当該実行再開
アドレスに最も近いブレークポイントのアドレスを前記
レジスタに設定し、前記プログラムの実行の途中で前記
分岐トレース機構により分岐が検出された場合には、分
岐先アドレス以上で、且つ、当該分岐先アドレスに最も
近いブレークポイントのアドレスを前記レジスタに設定
することにより、前記プログラムの実行の途中で、実行
される先の命令を順次前記レジスタに設定することを特
徴とするものである。
【0011】
【作用】本発明のブレークポイント設定方式において
は、まず、ブレークポイント設定ルーチンは、指定され
た複数のブレークポイントのうち、プログラムの実行の
特定のタイミングで、次に検出されるフレームポイント
を予測し、そのアドレスをブレークポイントレジスタに
設定する。即ち、プログラムの実行に従って次に現われ
るであろうブレークポイントを予測し、これに従ってブ
レークポイントレジスタを入換える。これにより、1個
のブレークポイントレジスタで複数のブレークポイント
を支援する。ここに、ブレークポイントを予測し、ブレ
ークポイントレジスタの設定を行なうタイミングは、デ
バッグ対象プログラムの実行開始直前、ブレークポイン
ト検出時及び分岐時に行なう。分岐の検出は分岐トレー
ス機構による。
【0012】また、ブレークポイントの予測は、次の性
質を利用することにより、行なう。即ち、分岐が起きな
い限りは、実行される命令のアドレスは、順次増加す
る。従って、次のブレークポイントのアドレスは、現在
の命令実行アドレスより大きいブレークポイントアドレ
スのうち、最小のアドレスを持つものである。この予測
は、プログラムの実行開始直前及びブレークポイント検
出時に適用する。分岐が起きたときは、分岐先の命令ア
ドレス以上のブレークポイントアドレスのうちで最小の
アドレスを持つものを次のブレークポイントと予測す
る。
【0013】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。図1は、本発明の方式を適用した装置の実
施例のブロック図である。本発明の方式を実現するため
の装置は、ブレークポイントレジスタ1と、ブレークポ
イント検出機構2と、分岐トレース機構3と、ブレーク
ポイント設定ルーチンBとから構成される。ブレークポ
イントレジスタ1は、1個設けられている。尚、このブ
レークポイントレジスタ1は、少なくとも1個設けられ
るものであり、2個以上いくつあってもよい。ブレーク
ポイント検出機構2は、ブレークポイントレジスタ1に
より指定された命令が検出されたとき、又は実行された
ときに割込みを要求する。分岐トレース機構3は、分岐
が起きたときに割込みを要求する機構である。ブレーク
ポイント設定ルーチンBは、ブレークポイントレジスタ
1にブレークポイントのアドレスを設定するためのルー
チンである。
【0014】図において、割込み処理ルーチンTは、デ
バッグ支援プログラムDによって対象プログラムPのデ
バッグを行なう。対象プログラムPは、デバッグの対象
となるプログラムであり、ブレークポイントBP1、B
P2、BP3を有する。ブレークポイントBP1、BP
2、BP3は、デバッグを途中で停止させるアドレスを
示す。これらのアドレスは、所定の記憶領域に格納され
ている。
【0015】一方、デバッグ支援プログラムDは、デバ
ッグのための各種ルーチンの集合体である。この中に
は、ブレークポイント設定ルーチンが含まれている。ブ
レークポイント設定ルーチンBは、対象プログラムP上
のブレークポイントBP1、BP2、BP3を設定する
ためのルーチンである。このブレークポイント設定ルー
チンは、デバッグ支援プログラムD内で実行されるサブ
ルーチンから成る。
【0016】上述したブレークポイントBP1、BP
2、BP3は、デバッグ支援プログラムDを使って対象
プログラムPのデバッグを行なっているユーザが指定す
る。指定されたすべてのブレークポイントBP1、BP
2、BP3のアドレスは、デバッグ支援プログラムDの
使用する記憶領域に蓄えられているものとする。例え
ば、3個のブレークポイントBP1、BP2、BP3が
設定されていて、アドレスは、この順に大きくなってい
るものとする。次に、上述した装置の動作を説明する。
まず、ユーザが、ブレークポイントBP1、BP2、B
P3を設定してから、デバッグ支援プログラムDに対象
プログラムPの実行を指示する。すると、ブレークポイ
ントレジスタ1に設定されたブレークポイントによる割
込み及び分岐トレース機能を有効にして、デバッグ支援
プログラムDから割込み処理ルーチンTを経由して対象
プログラムPへ制御が移される。
【0017】ブレークポイントレジスタ1で指定される
ブレークポイントBP1、BP2又はBP3が検出され
たときは、割込み処理ルーチンTを経由してデバッグ支
援プログラムDに制御が渡される。ユーザがデバッグ支
援プログラムDに対象プログラムPの実行再開を指示し
たときは、ブレークポイント設定ルーチンBを実行して
から割込み処理ルーチンTを経由して対象プログラムP
に制御が渡される。分岐トレース機構3により分岐が検
出されたときは、割込み処理ルーチンTを経由してブレ
ークポイント設定ルーチンBに制御が渡され、その実行
後、割込み処理ルーチンTを経由して対象プログラムP
に制御が戻される。
【0018】ここでは、ブレークポイントレジスタ1で
指定されるブレークポイントが検出された場合、その命
令を実行する前に割込み処理ルーチンTに制御が移るも
のとする。従って、ブレークポイントの命令から実行が
再開される。また、分岐トレース機構3により分岐が検
出された場合は、その分岐を引き起こした命令の実行が
完了した後に割込み処理ルーチンTに制御が移るものと
する。従って、分岐先の命令から実行が再開される。ブ
レークポイントレジスタ1で指定される命令が分岐を引
き起こす場合は、ブレークポイントが優先される。割込
み処理ルーチンTから戻ってくるときの実行再開アドレ
スは、特別なレジスタ又はスタックに格納されていて、
デバッグ支援プログラムDから知ることができるものと
する。次に、ブレークポイント設定ルーチンにおける処
理手順について説明する。
【0019】図2は、対象プログラムPの実行を再開す
る場合の処理手順を説明するフローチャートである。ま
ず、ブレークポイントの個数を調べる(ステップS1、
S2)。そして、ブレークポイントの個数が“0”でな
く、“1”でもないときは、ブレークポイントレジスタ
による割込み、分岐トレース機能が、プログラムの実行
が開始されるとき([1]-(1)) に有効になるようにする
(ステップS3、[1]-(1)) 。次に、ブレークポイントレ
ジスタに実行開始アドレス以上で、且つ当該実行開始ア
ドレスに最も近いブレークポイントを探す(ステップS
4)。図1の場合は、これは、ブレークポイントBP1
である。従って、ブレークポイントレジスタには、ブレ
ークポイントBP1のアドレスを設定する(ステップS
5、[2]-(1)、(2))。
【0020】一方、ブレークポイントが指定されていな
いときは、ブレークポイントレジスタによる割込み、及
び、分岐トレース機能が無効になるようにしておく(ス
テップS8)。また、ブレークポイントが1つだけ指定
されているときは、ブレークポイントレジスタによる割
込みのみを有効にし、従って、分岐トレースを無効にす
る(ステップS6)。そして、ブレークポイントレジス
タには、そのブレークポイントを設定する(ステップS
7)。
【0021】図3は、ブレークポイントで中断された実
行を再開する場合の処理手順を説明するフローチャート
である。まず、実行再開アドレスを得る(ステップS1
1、[2]-(3)、(4)、(5))。次に、実行再開アドレスより大
きく、且つ、それに最も近いブレークポイントを探す
(ステップS12)。その次に、該当するブレークポイ
ントがあるかどうかを調べる(ステップS13)。そし
て、そのブレークポイントのアドレスをブレークポイン
トレジスタに設定する(ステップS14)。例えば、ブ
レークポイントBP1から実行を再開する場合は、ブレ
ークポイントBP2を設定する。該当するブレークポイ
ントが見つからなかった場合は、ブレークポイントレジ
スタの変更は行なわない。
【0022】図4は、分岐が検出された場合の処理手順
を説明するフローチャートである。まず、実行再開アド
レスを得る(ステップS21、[2]-(3)、(4)、(5))。そし
て、この場合、実行再開アドレスが分岐先アドレスにな
っているので、実行再開アドレス以上で、且つ当該実行
再開アドレスに最も近いブレークポイントを探す(ステ
ップS22、[3]-(1)、(2)、(3)、(4))。次に、該当するブ
レークポイントがあるかどうかを調べる(ステップS2
3)。そして、そのブレークポイントのアドレスをブレ
ークポイントレジスタに設定する(ステップS24)。
例えば、図1に示すように、ブレークポイントBP1と
BP2との間で分岐命令を実行し、ブレークポイントB
P2とBP3との間にあるアドレスLに分岐したとする
と、このときはブレークポイントBP3を設定する。一
方、該当するブレークポイントが見つからなかった場合
は、ブレークポイントレジスタの変更は行なわない。
【0023】
【発明の効果】以上説明したように、本発明のブレーク
ポイント設定方式によれば、少なくとも1つのレジスタ
に複数のブレークポイントアドレスを順次設定していく
ようにしたので、次のような効果がある。 (A)デバッグ対象プログラムを書き直す必要がないた
め、読み出し専用メモリ上のプログラムに対してもブレ
ークポイントが設定できる。 (B)ブレークポイントの命令をシミュレートする必要が
ないため、命令シミュレートのためのルーチン及びデー
タ領域を不要とすることができる。 (C)任意の複数個数のブレークポイントを設定すること
ができる。 (D)プログラムの実行状態が通常の動作時と同じにでき
る。従って、命令自身に特別なフラグ等の機構を設ける
必要がない。
【図面の簡単な説明】
【図1】本発明のブレークポイント設定方式の実施例の
説明図である。
【図2】対象プログラムPの実行を開始する場合の処理
手順を説明するフローチャートである。
【図3】中断された実行を再開する場合の処理手順を説
明するフローチャートである。
【図4】中断された実行を再開する場合の処理手順を説
明するフローチャートである。
【符号の説明】
1 ブレークポイントレジスタ 2 ブレークポイント検出機構 3 分岐トレース機構 P 対象プログラム T 割込み処理ルーチン D デバッグ支援プログラム BP1、BP2、BP3 ブレークポイント
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山下 修 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数の命令から成るプログラム中で、指
    定された各命令で当該プログラムの実行をそれぞれ停止
    させる複数のブレークポイントを用意し、 当該ブレークポイントのアドレスのうちのいずれかを保
    持する少なくとも1つのレジスタと、当該レジスタに保
    持されたアドレスに存在する命令の実行に対応して割込
    みを要求するブレークポイント検出機構とを用意すると
    ともに、 前記プログラム中の連続したアドレスに存在する命令を
    順次実行する途中で、不連続な他のアドレスに分岐する
    分岐命令が出現した場合に、当該分岐命令の実行後に割
    込みを要求する分岐トレース機構を用意し、 前記プログラムのデバッグのため、当該プログラムの実
    行を開始する場合には、実行開始アドレス以上で、且
    つ、当該実行開始アドレスに最も近いブレークポイント
    のアドレスを前記レジスタに設定し、 前記プログラムのブレークポイントでの停止後、当該プ
    ログラムの実行を再開する場合には、実行再開アドレス
    より大きく、且つ、当該実行再開アドレスに最も近いブ
    レークポイントのアドレスを前記レジスタに設定し、 前記プログラムの実行の途中で前記分岐トレース機構に
    より分岐が検出された場合には、分岐先アドレス以上
    で、且つ、当該分岐先アドレスに最も近いブレークポイ
    ントのアドレスを前記レジスタに設定することにより、 前記プログラムの実行の途中で、実行される先の命令を
    順次前記レジスタに設定することを特徴とするブレーク
    ポイント設定方式。
JP4069815A 1992-02-19 1992-02-19 ブレークポイント設定方法 Expired - Lifetime JP2653411B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4069815A JP2653411B2 (ja) 1992-02-19 1992-02-19 ブレークポイント設定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4069815A JP2653411B2 (ja) 1992-02-19 1992-02-19 ブレークポイント設定方法

Publications (2)

Publication Number Publication Date
JPH05233364A true JPH05233364A (ja) 1993-09-10
JP2653411B2 JP2653411B2 (ja) 1997-09-17

Family

ID=13413639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4069815A Expired - Lifetime JP2653411B2 (ja) 1992-02-19 1992-02-19 ブレークポイント設定方法

Country Status (1)

Country Link
JP (1) JP2653411B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004326789A (ja) * 2003-04-21 2004-11-18 Microsoft Corp ジャストマイコード型のデバッグ方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63303440A (ja) * 1987-06-03 1988-12-12 Mitsubishi Electric Corp 計測装置
JPH01211129A (ja) * 1988-02-19 1989-08-24 Nec Corp 情報処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63303440A (ja) * 1987-06-03 1988-12-12 Mitsubishi Electric Corp 計測装置
JPH01211129A (ja) * 1988-02-19 1989-08-24 Nec Corp 情報処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004326789A (ja) * 2003-04-21 2004-11-18 Microsoft Corp ジャストマイコード型のデバッグ方法

Also Published As

Publication number Publication date
JP2653411B2 (ja) 1997-09-17

Similar Documents

Publication Publication Date Title
EP0638864B1 (en) Development support system for microcomputer with internal cache
JP2653411B2 (ja) ブレークポイント設定方法
JPH0581070A (ja) プログラマブルコントローラ、およびプログラマブルコントローラにおけるユーザプログラム実行方法
JP2653412B2 (ja) ブレークポイント設定方法
JP2808757B2 (ja) デバッグ用マイクロプロセッサ
JP3029355B2 (ja) 命令のシングルステップ実行方式
JP3449812B2 (ja) 制御用電子装置
JPH0581068A (ja) デバツグ支援装置
JP3102381B2 (ja) タスクデバッグ装置、タスクデバッグ方法及びその記録媒体
JPH0259829A (ja) マイクロコンピュータ
JPH0772874B2 (ja) 割込み受取り装置
JPS59202546A (ja) デバツグ装置
JPH02191046A (ja) プログラムの追跡方式
JPS6270947A (ja) デバグ割込み制御方式
JPH03141436A (ja) デバッグ装置
JPH04140851A (ja) 情報処理装置の診断方式
JPH04167146A (ja) 情報処理装置のアドレストレース方式
JP2001147830A (ja) リアルタイムosの状態変更方法
JPH0375832A (ja) 仮想計算機制御方式
JPH01244547A (ja) プログラム開発デバッグ支援方式
JPH02103636A (ja) 付加演算装置
JPS638946A (ja) プログラムデバツグサポ−ト方式
JPH04157537A (ja) アドレストラップ方式
JPH0282322A (ja) ファームウェア処理装置
JPH04184544A (ja) ブレークポイント制御方式

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term