JPH05233103A - 電源制御装置 - Google Patents
電源制御装置Info
- Publication number
- JPH05233103A JPH05233103A JP4035274A JP3527492A JPH05233103A JP H05233103 A JPH05233103 A JP H05233103A JP 4035274 A JP4035274 A JP 4035274A JP 3527492 A JP3527492 A JP 3527492A JP H05233103 A JPH05233103 A JP H05233103A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- power
- power supply
- operation switch
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 情報処理装置において、スイッチ操作による
第3者の不正な電源投入及び遮断を防止する。 【構成】 メイン電源回路6に商用交流電源1を供給す
る電源ラインにリレー3を挿入し、このリレー3の駆動
回路であるD型フリップフロップ12のクロック端子C
Kに、第1及び第2の操作スイッチ8,9を直列に接続
する。そして、第1スイッチ8の一端を接地し、第2ス
イッチ9とクロック端子CKとの接続点をプルアップす
る。これにより、第2スイッチ9が閉のときのみ第1ス
イッチ8によるリレー3,11の制御が実行され、開の
ときは第1スイッチ8の操作に係わらず、リレー3,1
1の状態は保持される。又、第2スイッチ9は施蓋可能
に構成され、蓋体は施錠可能に構成されている。
第3者の不正な電源投入及び遮断を防止する。 【構成】 メイン電源回路6に商用交流電源1を供給す
る電源ラインにリレー3を挿入し、このリレー3の駆動
回路であるD型フリップフロップ12のクロック端子C
Kに、第1及び第2の操作スイッチ8,9を直列に接続
する。そして、第1スイッチ8の一端を接地し、第2ス
イッチ9とクロック端子CKとの接続点をプルアップす
る。これにより、第2スイッチ9が閉のときのみ第1ス
イッチ8によるリレー3,11の制御が実行され、開の
ときは第1スイッチ8の操作に係わらず、リレー3,1
1の状態は保持される。又、第2スイッチ9は施蓋可能
に構成され、蓋体は施錠可能に構成されている。
Description
【0001】
【産業上の利用分野】本発明は、パーソナルコンピュー
タ等の情報処理装置において、操作スイッチに応じて電
源電圧の供給及び遮断を制御する電源制御装置に関す
る。
タ等の情報処理装置において、操作スイッチに応じて電
源電圧の供給及び遮断を制御する電源制御装置に関す
る。
【0002】
【従来の技術】特開平1−128111号公報に記載さ
れているように、電源制御用に複数の手動操作スイッチ
を設けることは、従来から行われていた。このような装
置においては、使用者が通常操作する手動用の電源スイ
ッチの他に、電源供給ラインに手動操作可能なメインス
イッチを挿入する事が多い。
れているように、電源制御用に複数の手動操作スイッチ
を設けることは、従来から行われていた。このような装
置においては、使用者が通常操作する手動用の電源スイ
ッチの他に、電源供給ラインに手動操作可能なメインス
イッチを挿入する事が多い。
【0003】又、一般に、通常使用する電源スイッチ
は、装置本体表面に露出するよう配置され、メインスイ
ッチは常時使用することがないため、装置背面に配置さ
れている。
は、装置本体表面に露出するよう配置され、メインスイ
ッチは常時使用することがないため、装置背面に配置さ
れている。
【0004】
【発明が解決しようとする課題】従来の構成において
は、メインスイッチをオフしておけば、電源の供給は遮
断されてしまうので、電源スイッチを操作しても電源を
投入することはできない。従って、メインスイッチをオ
フしておけば、第3者の不正な電源投入を防止すること
ができる。しかしながら、電源が既に供給されている状
態で、メインスイッチをオフしても電源が遮断されるだ
けであるので、電源供給状態において第3者による不正
な電源遮断を防止することはできなかった。
は、メインスイッチをオフしておけば、電源の供給は遮
断されてしまうので、電源スイッチを操作しても電源を
投入することはできない。従って、メインスイッチをオ
フしておけば、第3者の不正な電源投入を防止すること
ができる。しかしながら、電源が既に供給されている状
態で、メインスイッチをオフしても電源が遮断されるだ
けであるので、電源供給状態において第3者による不正
な電源遮断を防止することはできなかった。
【0005】又、第3者が、メインスイッチが装置背面
に配置されていることを知っている場合、上記構成では
セキュリティ上全く効果がなかった。
に配置されていることを知っている場合、上記構成では
セキュリティ上全く効果がなかった。
【0006】そこで、電源スイッチ自体を施錠可能に構
成することが考えられるが、このような方法では、通常
の電源操作が煩わしくなってしまうという問題があっ
た。
成することが考えられるが、このような方法では、通常
の電源操作が煩わしくなってしまうという問題があっ
た。
【0007】
【課題を解決するための手段】本発明は、第1に、装置
主要部への電源電圧の供給及び遮断を行うため電源供給
ラインに挿入されたスイッチング手段と、手動用の第1
操作スイッチと、手動用の第2操作スイッチと、該第2
操作スイッチがオフのとき前記第1操作スイッチの操作
に応答して前記スイッチング手段のオンオフを制御し、
前記第2操作スイッチがオンのときは前記第1操作スイ
ッチの操作に係わらず、前記スイッチング手段の状態を
保持する制御手段とを設け、上記課題を解決するもので
ある。
主要部への電源電圧の供給及び遮断を行うため電源供給
ラインに挿入されたスイッチング手段と、手動用の第1
操作スイッチと、手動用の第2操作スイッチと、該第2
操作スイッチがオフのとき前記第1操作スイッチの操作
に応答して前記スイッチング手段のオンオフを制御し、
前記第2操作スイッチがオンのときは前記第1操作スイ
ッチの操作に係わらず、前記スイッチング手段の状態を
保持する制御手段とを設け、上記課題を解決するもので
ある。
【0008】第2に、前記第2操作スイッチを、蓋体に
よって施蓋可能に構成することによって、上記課題を解
決するものである。
よって施蓋可能に構成することによって、上記課題を解
決するものである。
【0009】第3に、前記蓋体を施錠可能に構成して上
記課題を解決するものである。
記課題を解決するものである。
【0010】
【作用】本発明では、電源供給状態で第2操作スイッチ
をオンすれば、第1操作スイッチを操作しても電源を遮
断できなくなり、電源遮断状態で第2操作スイッチをオ
ンすれば、第1操作スイッチを操作しても電源を投入で
きなくなる。第2操作スイッチをオフしておけば、第1
操作スイッチによる通常の電源オンオフ制御が実行され
る。
をオンすれば、第1操作スイッチを操作しても電源を遮
断できなくなり、電源遮断状態で第2操作スイッチをオ
ンすれば、第1操作スイッチを操作しても電源を投入で
きなくなる。第2操作スイッチをオフしておけば、第1
操作スイッチによる通常の電源オンオフ制御が実行され
る。
【0011】又、第2操作スイッチは、蓋体を閉じるこ
とによって装置表面から隠す事ができ、更には、蓋体に
施錠することにより、第3者の使用を制限できる。
とによって装置表面から隠す事ができ、更には、蓋体に
施錠することにより、第3者の使用を制限できる。
【0012】
【実施例】図1は、本発明の実施例の構成を示すブロッ
ク図であり、1は商用交流電源を供給するための交流電
源ライン、2は交流電源ライン1に挿入された手動操作
可能なメインスイッチ、3はメインスイッチ2と直列に
交流電源ライン1に挿入された第1リレー、4は装置の
主要部を構成するCPUユニット、5は電源の制御を行
うための電源制御ユニット、6は第1リレー3の出力側
に接続され、CPUユニット4等の装置主要部にメイン
電源電圧VMを供給するメイン電源回路、7はメインス
イッチ2と第1リレー3との間から交流電源電圧を入力
し、第1リレー3及び電源制御ユニット5にサブ電源電
圧VSを供給するサブ電源回路である。
ク図であり、1は商用交流電源を供給するための交流電
源ライン、2は交流電源ライン1に挿入された手動操作
可能なメインスイッチ、3はメインスイッチ2と直列に
交流電源ライン1に挿入された第1リレー、4は装置の
主要部を構成するCPUユニット、5は電源の制御を行
うための電源制御ユニット、6は第1リレー3の出力側
に接続され、CPUユニット4等の装置主要部にメイン
電源電圧VMを供給するメイン電源回路、7はメインス
イッチ2と第1リレー3との間から交流電源電圧を入力
し、第1リレー3及び電源制御ユニット5にサブ電源電
圧VSを供給するサブ電源回路である。
【0013】更に、8は通常時使用者が手動操作により
電源のオンオフを制御する電源スイッチ、9は電源の状
態をロックするための第1電源ロックスイッチ、10は
第1電源ロックスイッチと連動する第2電源ロックスイ
ッチ、11は第1リレー3のオンオフを制御するための
第2リレー、12はスイッチ8,9の状態及び電源制御
ユニット5からの制御信号PN,PFに応じて、第2リ
レー11を駆動する駆動回路としてのD型フリップフロ
ップである。
電源のオンオフを制御する電源スイッチ、9は電源の状
態をロックするための第1電源ロックスイッチ、10は
第1電源ロックスイッチと連動する第2電源ロックスイ
ッチ、11は第1リレー3のオンオフを制御するための
第2リレー、12はスイッチ8,9の状態及び電源制御
ユニット5からの制御信号PN,PFに応じて、第2リ
レー11を駆動する駆動回路としてのD型フリップフロ
ップである。
【0014】第1電源ロックスイッチ9は、電源スイッ
チ8と直列接続され、電源スイッチ8の他端は接地さ
れ、電源ロックスイッチ9の他端は、D型フリップフロ
ップ12のクロック端子CKに接続されると共に、抵抗
13によりプルアップされている。第2電源ロックスイ
ッチ10は、一端が接地され他端が抵抗14によりプル
アップされており、この他端からの出力が電源制御ユニ
ット5に入力されている。
チ8と直列接続され、電源スイッチ8の他端は接地さ
れ、電源ロックスイッチ9の他端は、D型フリップフロ
ップ12のクロック端子CKに接続されると共に、抵抗
13によりプルアップされている。第2電源ロックスイ
ッチ10は、一端が接地され他端が抵抗14によりプル
アップされており、この他端からの出力が電源制御ユニ
ット5に入力されている。
【0015】又、D型フリップフロップの反転Q出力は
D端子に接続されており、セット端子S及びリセット端
子Rには、各々、電源制御ユニット5からの制御信号P
N,PFが入力されおり、Q出力端子が第2リレー11
に接続されている。
D端子に接続されており、セット端子S及びリセット端
子Rには、各々、電源制御ユニット5からの制御信号P
N,PFが入力されおり、Q出力端子が第2リレー11
に接続されている。
【0016】電源制御ユニット5には、自動電源オンオ
フ機能を実現するため、設定時刻を記憶するための不揮
発性のメモリ5a,計時手段としてのリアルタイムクロ
ックRTC5b,制御部としてのCPU5cが設けられ
ている。
フ機能を実現するため、設定時刻を記憶するための不揮
発性のメモリ5a,計時手段としてのリアルタイムクロ
ックRTC5b,制御部としてのCPU5cが設けられ
ている。
【0017】次に、電源スイッチ、及び、電源ロックス
イッチの取り付け構造について、図3,4を参照して説
明する。
イッチの取り付け構造について、図3,4を参照して説
明する。
【0018】図3,4は、実施例を含む情報処理装置全
体を示す斜視図であり、図示の如く、この装置には正面
側に上下動するスライド扉16が設けられており、鍵穴
17に鍵18を挿入して回転させることにより、スライ
ド扉16の開閉をロックすることができるよう構成され
ている。そして、電源スイッチ8はスライド扉16の外
に配置され、電源ロックスイッチ9はフロップーディス
クドライブ15と共にスライド扉16の中に配置されて
いる。
体を示す斜視図であり、図示の如く、この装置には正面
側に上下動するスライド扉16が設けられており、鍵穴
17に鍵18を挿入して回転させることにより、スライ
ド扉16の開閉をロックすることができるよう構成され
ている。そして、電源スイッチ8はスライド扉16の外
に配置され、電源ロックスイッチ9はフロップーディス
クドライブ15と共にスライド扉16の中に配置されて
いる。
【0019】したがって、スライド扉16を閉じて施錠
してしまえば、電源ロックスイッチ9を操作することは
できなくなる。
してしまえば、電源ロックスイッチ9を操作することは
できなくなる。
【0020】以下、図1,2を参照しながら、本実施例
の動作を説明する。ここで、電源ロックスイッチ9,1
0については、閉じた状態をオフ、開いた状態をオンと
呼ぶ。
の動作を説明する。ここで、電源ロックスイッチ9,1
0については、閉じた状態をオフ、開いた状態をオンと
呼ぶ。
【0021】まず、メインスイッチ2をオンにすると、
交流電源がサブ電源回路7に供給され、このため、電源
制御ユニット5等の電源制御系にサブ電源電圧VSが供
給される。この状態では、第1リレー3がオフになって
いるので、メイン電源回路6には交流電源が供給されて
いない。尚、D型フリップフロップ12はサブ電源電圧
VSの立ち上がり時にリセットされるものとする。
交流電源がサブ電源回路7に供給され、このため、電源
制御ユニット5等の電源制御系にサブ電源電圧VSが供
給される。この状態では、第1リレー3がオフになって
いるので、メイン電源回路6には交流電源が供給されて
いない。尚、D型フリップフロップ12はサブ電源電圧
VSの立ち上がり時にリセットされるものとする。
【0022】次に、第1電源ロックスイッチ9をオフ状
態にしたまま、電源スイッチ8を押下すると、押下して
いる期間だけLレベルとなるパルス状のスイッチ信号P
SWが、D型フリップフロップ12のクロック端子CK
に入力されるため、D型フリップフロップ12のQ出力
はLレベルからHレベルに変化する。これによって、第
2リレー11がオンし、続いて、第1リレー3がオンし
て、メイン電源回路6に交流電源が供給されるようにな
る。
態にしたまま、電源スイッチ8を押下すると、押下して
いる期間だけLレベルとなるパルス状のスイッチ信号P
SWが、D型フリップフロップ12のクロック端子CK
に入力されるため、D型フリップフロップ12のQ出力
はLレベルからHレベルに変化する。これによって、第
2リレー11がオンし、続いて、第1リレー3がオンし
て、メイン電源回路6に交流電源が供給されるようにな
る。
【0023】従って、メイン電源回路6からCPUユニ
ット4等の装置主要部にメイン電源電圧VMが供給され
るようになる。
ット4等の装置主要部にメイン電源電圧VMが供給され
るようになる。
【0024】このような電源供給状態で、電源スイッチ
8を押下すると、第1電源ロックスイッチ9がオフ状態
にあるため、前述と同様、Lレベルのパルス状のスイッ
チ信号PSWが、D型フリップフロップ12のクロック
端子CKに入力される。このとき、反転Q出力はLレベ
ルであるため、Q出力はHレベルからLレベルに変化
し、これに伴って、第2及び第1リレー11,3はオフ
となる。よって、メイン電源電圧VMの供給は遮断され
ることとなる。
8を押下すると、第1電源ロックスイッチ9がオフ状態
にあるため、前述と同様、Lレベルのパルス状のスイッ
チ信号PSWが、D型フリップフロップ12のクロック
端子CKに入力される。このとき、反転Q出力はLレベ
ルであるため、Q出力はHレベルからLレベルに変化
し、これに伴って、第2及び第1リレー11,3はオフ
となる。よって、メイン電源電圧VMの供給は遮断され
ることとなる。
【0025】ところが、第1電源ロックスイッチ9がオ
ンであると、電源スイッチ8が押下されても、スイッチ
信号PSWはHレベルのままであるので、D型フリップ
フロップ12の状態は変化しない。よって、メイン電源
電圧VMの供給状態で、第1電源ロックスイッチ9をオ
ンにすれば、電源スイッチ8の操作にかかわらず、その
電源供給状態は保持され、メイン電源電圧VMの遮断状
態で、第1電源ロックスイッチ9をオンにすれば、電源
スイッチ8の操作にかかわらず、その電源遮断状態は保
持される。
ンであると、電源スイッチ8が押下されても、スイッチ
信号PSWはHレベルのままであるので、D型フリップ
フロップ12の状態は変化しない。よって、メイン電源
電圧VMの供給状態で、第1電源ロックスイッチ9をオ
ンにすれば、電源スイッチ8の操作にかかわらず、その
電源供給状態は保持され、メイン電源電圧VMの遮断状
態で、第1電源ロックスイッチ9をオンにすれば、電源
スイッチ8の操作にかかわらず、その電源遮断状態は保
持される。
【0026】この第1電源ロックスイッチ9の操作の後
に、スライド扉16を閉じて鍵18にて施錠すれば、第
3者による不正な電源投入及び遮断を確実に防止でき
る。
に、スライド扉16を閉じて鍵18にて施錠すれば、第
3者による不正な電源投入及び遮断を確実に防止でき
る。
【0027】次に、電源制御ユニット5による自動電源
オンオフ機能について、図2のフローチャートを参照し
ながら説明する。
オンオフ機能について、図2のフローチャートを参照し
ながら説明する。
【0028】まず、CPUユニット4によりスケジュー
ルセットアッププログラムを実行させ、図示しないキー
ボードから、電源をオンさせようとする時刻(スケジュ
ールオン時刻)と、電源をオフさせようとする時刻(ス
ケジュールオフ時刻)とを設定する。すると、この設定
時刻は、CPUユニット4から電源制御ユニット5へ転
送され、内部の不揮発性メモリ5aに書き込まれる。
ルセットアッププログラムを実行させ、図示しないキー
ボードから、電源をオンさせようとする時刻(スケジュ
ールオン時刻)と、電源をオフさせようとする時刻(ス
ケジュールオフ時刻)とを設定する。すると、この設定
時刻は、CPUユニット4から電源制御ユニット5へ転
送され、内部の不揮発性メモリ5aに書き込まれる。
【0029】電源制御ユニット5のCPU5cは、RT
C5bで計時される現在時刻と上記設定時刻とを比較
し、両時刻が一致するか否かポーリングルーチンにより
チェックする。このチェックにおいて、時刻が一致した
場合は、第2電源ロックスイッチ14がオンになってい
るか否か確認し、オフであれば制御信号PNもしくはP
Fを出力する。具体的には、スケジュールオン時刻と現
在時刻が一致したときには信号PNを出力し、スケジュ
ールオフ時刻と現在時刻が一致したときには信号PFを
出力する。この信号PN,PFは、D型フリップフロッ
プ12のセット端子S及びリセット端子Rに各々接続さ
れているので、スケジュールオン時刻になると、D型フ
リップフロップ12がセットされて、リレー11,3が
オンし、電源電圧VMの供給が開始され、スケジュール
オフ時刻になると、D型フリップフロップ12がリセッ
トされ、リレー11,3がオフし、電源電圧VMの供給
が遮断されるようになる。
C5bで計時される現在時刻と上記設定時刻とを比較
し、両時刻が一致するか否かポーリングルーチンにより
チェックする。このチェックにおいて、時刻が一致した
場合は、第2電源ロックスイッチ14がオンになってい
るか否か確認し、オフであれば制御信号PNもしくはP
Fを出力する。具体的には、スケジュールオン時刻と現
在時刻が一致したときには信号PNを出力し、スケジュ
ールオフ時刻と現在時刻が一致したときには信号PFを
出力する。この信号PN,PFは、D型フリップフロッ
プ12のセット端子S及びリセット端子Rに各々接続さ
れているので、スケジュールオン時刻になると、D型フ
リップフロップ12がセットされて、リレー11,3が
オンし、電源電圧VMの供給が開始され、スケジュール
オフ時刻になると、D型フリップフロップ12がリセッ
トされ、リレー11,3がオフし、電源電圧VMの供給
が遮断されるようになる。
【0030】一方、第2電源ロックスイッチ14がオン
であるときは、図2に示すように、例え時刻が一致して
も制御信号PN,PFの出力は行わない。従って、この
場合には、自動電源オンオフ機能は動作しないこととな
る。よって、一時的に自動電源オンオフ機能を動作させ
ないようにするためには、従来のように、スケジュール
セットアッププログラムにより、いちいち設定データを
書き替えることなく、単に第2電源ロックスイッチ14
を操作するだけでよくなる。
であるときは、図2に示すように、例え時刻が一致して
も制御信号PN,PFの出力は行わない。従って、この
場合には、自動電源オンオフ機能は動作しないこととな
る。よって、一時的に自動電源オンオフ機能を動作させ
ないようにするためには、従来のように、スケジュール
セットアッププログラムにより、いちいち設定データを
書き替えることなく、単に第2電源ロックスイッチ14
を操作するだけでよくなる。
【0031】
【発明の効果】本発明によれば、第3者による不正な電
源投入だけでなく、不正な電源遮断をも防止することが
でき、セキュリティ上極めて大きな効果を奏する。そし
て、通常の電源スイッチ操作は、従来通り簡単な操作の
ままにすることができる。
源投入だけでなく、不正な電源遮断をも防止することが
でき、セキュリティ上極めて大きな効果を奏する。そし
て、通常の電源スイッチ操作は、従来通り簡単な操作の
ままにすることができる。
【0032】又、従来通りの電源スイッチ操作が可能で
ある点、第2操作スイッチを施蓋可能な点、及び、蓋体
を施錠する構成である点から、第3者に電源制御のメカ
ニズムを知得しにくくでき、且つ、不正使用の防止をよ
り確実にすることができる。
ある点、第2操作スイッチを施蓋可能な点、及び、蓋体
を施錠する構成である点から、第3者に電源制御のメカ
ニズムを知得しにくくでき、且つ、不正使用の防止をよ
り確実にすることができる。
【図1】実施例の構成を示すブロック図である。
【図2】電源制御ユニットの処理内容を示すフローチャ
ートである。
ートである。
【図3】スライド扉を開いた状態の情報処理装置本体の
斜視図である。
斜視図である。
【図4】スライド扉を閉じた状態の情報処理装置本体の
斜視図である。
斜視図である。
1 電源供給ライン 2 メインスイッチ 3 第1リレー 4 CPUユニット 5 電源制御ユニット 6 メイン電源回路 7 サブ電源回路 8 電源スイッチ 9 第1電源ロックスイッチ 10 第2電源ロックスイッチ 11 第2リレー 12 D型フリップフロップ 16 スライド扉
───────────────────────────────────────────────────── フロントページの続き (72)発明者 栗原 正和 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内
Claims (3)
- 【請求項1】 装置主要部への電源電圧の供給及び遮断
を行うため電源供給ラインに挿入されたスイッチング手
段と、手動用の第1操作スイッチと、手動用の第2操作
スイッチと、該第2操作スイッチがオフのとき前記第1
操作スイッチの操作に応答して前記スイッチング手段の
オンオフを制御し、前記第2操作スイッチがオンのとき
は前記第1操作スイッチの操作に係わらず、前記スイッ
チング手段の状態を保持する制御手段とを備えたことを
特徴とする電源制御装置。 - 【請求項2】 前記第2操作スイッチを、蓋体によって
施蓋可能に構成したことを特徴とする請求項1記載の電
源制御装置。 - 【請求項3】 前記蓋体を施錠可能に構成したことを特
徴とする請求項2記載の電源制御装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4035274A JPH05233103A (ja) | 1992-02-21 | 1992-02-21 | 電源制御装置 |
DE1993630410 DE69330410T2 (de) | 1992-02-21 | 1993-02-19 | Steuerungsgerät für Wechselspannungsquelle |
EP93102665A EP0556848B1 (en) | 1992-02-21 | 1993-02-19 | A power source voltage supply controlling apparatus |
US08/019,742 US5432387A (en) | 1992-02-21 | 1993-02-19 | Power source voltage supply controlling apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4035274A JPH05233103A (ja) | 1992-02-21 | 1992-02-21 | 電源制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05233103A true JPH05233103A (ja) | 1993-09-10 |
Family
ID=12437212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4035274A Pending JPH05233103A (ja) | 1992-02-21 | 1992-02-21 | 電源制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05233103A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7379087B2 (en) | 2001-12-27 | 2008-05-27 | Mitsubishi Denki Kabushiki Kaisha | Chat management system |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0359709A (ja) * | 1989-07-28 | 1991-03-14 | Seiko Epson Corp | 電子情報機器用ロック機構 |
-
1992
- 1992-02-21 JP JP4035274A patent/JPH05233103A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0359709A (ja) * | 1989-07-28 | 1991-03-14 | Seiko Epson Corp | 電子情報機器用ロック機構 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7379087B2 (en) | 2001-12-27 | 2008-05-27 | Mitsubishi Denki Kabushiki Kaisha | Chat management system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0473113B1 (en) | Stored data protection apparatus for electronic device | |
US4769765A (en) | Controlled access programmable event timer system | |
NZ208739A (en) | Interlock of double key time lock safe security system | |
JP2000067182A (ja) | カード抜き防止方法及びカード抜き防止装置 | |
US5432387A (en) | Power source voltage supply controlling apparatus | |
JPH05233103A (ja) | 電源制御装置 | |
GB2356477A (en) | Anti-theft device for computers | |
JPH05233107A (ja) | 電源制御装置 | |
US4933704A (en) | Electric power supply control device for camera | |
KR940008247A (ko) | 노이즈에 의한 세트의 오프시 자동파워 온 방법 | |
US7443660B2 (en) | Information processing apparatus in which a storage medium is removably mountable | |
JP3616796B2 (ja) | 電子機器の扉開閉検知装置 | |
KR200178476Y1 (ko) | 전자식 잠금장치 | |
JPS628556Y2 (ja) | ||
KR100390746B1 (ko) | 휴대용 컴퓨터를 위한 전자보안장치 | |
JP2004171246A (ja) | 認証装置 | |
JPH0517082A (ja) | エレベータの制御装置 | |
EP0170644A1 (fr) | Dispositif de détection anti-effraction | |
JPS6250575A (ja) | 車両用ドアロツクシステム | |
JPH10105473A (ja) | 電子装置 | |
JPH039145Y2 (ja) | ||
EP0200636B1 (fr) | Dispositif électromécanique de manoeuvre commandé par code et comportant un dispositif d'alarme d'actionnement sous contrainte | |
US4737807A (en) | Film rewinding device for camera | |
JP2524564Y2 (ja) | パチンコゲーム機用警報装置 | |
JP2000172913A (ja) | 供給体制御装置 |