JPH05233017A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】 【目的】 プログラマブルコントローラのユーザメモリ
中に格納されたシーケンスプログラムの修正を容易且つ
安全確実に行う。 【構成】 制御対象１０の入力情報を受ける入力インタ
フェース７と、制御対象１０を制御する演算結果を出力
する出力インタフェース７と、シーケンスプログラムを
記憶するユーザメモリ５と、演算結果のデータを記憶す
るデータメモリ６と、シーケンスプログラムに基づいて
演算を行うＣＰＵ２を有するプログラマブルコントロー
ラ１に、ユーザメモリ５への書込禁止範囲を設定するス
イッチ１７と、シーケンスプログラムの修正時にこの書
込み禁止範囲と修正部分のアドレス値とを比較する比較
器１６と、比較結果が一致せず且つＣＰＵ２からの書込
み命令があったときのみユーザメモリ５への書込み処理
を行う論理ゲート１９とを設け、ユーザメモリ５内のシ
ーケンスプログラムの部分プロテクトを可能にする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプログラマブルコントロ
ーラに係り、特に、ユーザメモリ，データメモリに格納
されている制御プログラム，データの部分修正を行うの
に好適なプログラマブルコントローラとそのプログラミ
ング装置に関する。

【０００２】

【従来の技術】プログラマブルコントローラでは、制御
プログラムやデータを格納したユーザメモリ等にプロテ
クトを掛け、誤操作による書込みやノイズ等によってこ
れ等の内容が変化しないようにしている。このプロテク
トは、従来、メモリエリアを規定するアドレスバス信号
と該メモリエリアの性格を決定するアドレスモード信号
の双方をアドレスとする書換可能メモリと該メモリの出
力により上記メモリエリアのアクセスを許可及び禁止を
制御する書込制御回路を設けたメモリ装置によって行わ
れている。

【０００３】また、デバッグ時にはメモリ空間をアドレ
スバス信号によつて適当なメモリエリアに分割するため
のアドレスデコーダ回路の出力により所望のメモリエリ
アのアクセス禁止または許可を行い、デバッグ終了後は
書換可能メモリに上記アドレスバス信号及びアドレスモ
ード信号をアドレスとして書き込まれた信号により上記
メモリエリアへのアクセス許可及び禁止信号を行う方式
がある。

【０００４】尚、従来技術に関連するものとして、例え
ば、特開昭６０−２３１２４５号等がある。

【０００５】

【発明が解決しようとする課題】従来のプログラマブル
コントローラは、上述したように、制御プログラム及び
データ格納エリアに対してプロテクトを掛ける場合、適
当なエリアに分割し、そのエリア毎に行うようになって
おり、ユーザ（プログラム作成者）が意図するエリアを
細かくプロテクトすることが不可能であった。

【０００６】また、後でプログラムを変更，修正するこ
とのない場合には有効であるが、そうでない場合は、書
換可能メモリのデータを書換えるという手間がかかると
共に、プログラム修正に際し、プログラムステップ数の
増減による処理ができないという欠点があった。このた
め、従来のプログラマブルコントローラは、制御プログ
ラム等の部分修正を行う点について、使い勝手が悪いと
いう問題がある。

【０００７】本発明の目的は、制御プログラム等の部分
修正を安全且つ確実に行うことのできる使い勝手の優れ
たプログラマブルコントローラとそのプログラミング装
置を提供することにある。

【０００８】

【課題を解決するための手段】上記目的は、制御対象の
入力情報を受ける入力部と、制御対象を制御する演算結
果を出力する出力部と、制御プログラムを記憶する第１
記憶部と、前記演算結果を記憶する第２記憶部と、前記
制御プログラムに基づいて演算を行う中央演算処理部を
有するプログラマブルコントローラにおいて、第１記憶
部または第２記憶部への書込禁止範囲を設定する手段
と、前記制御プログラムまたは第２記憶部の格納データ
の修正時に前記書込み禁止範囲と修正部分のアドレス値
とを比較する比較手段と、比較結果が一致せず且つ前記
中央演算処理装置からの書込み命令があったときのみ前
記第１記憶部または第２記憶部への書込み処理を行う手
段を設けることで、達成される。

【０００９】上記目的はまた、上記のプログラマブルコ
ントローラに接続されるプログラミング装置であって、
修正部分のアドレス値と書込み禁止範囲とを比較し修正
部分が書込み禁止範囲の内容を変更する場合にはエラー
処理を行う手段と、修正部分が書込み禁止範囲の内容を
変更しない場合には修正内容を第１記憶部または第２記
憶部に転送する手段を設けることで、達成される。

【００１０】

【作用】部分修正を行う場合には、先ず、変更してはな
らない範囲を書込み禁止範囲として設定する。これによ
り、書込み命令が中央演算処理装置から出力されても比
較手段からアドレス一致が出力されている間は第１記憶
部，第２記憶部への実際の書込みは禁止される。このた
め、大事なプログラムやデータの破壊は回避される。ま
た、プログラミング装置では、編集したプログラムやデ
ータを第１記憶部，第２記憶部（プログラマブルコント
ローラ側）の書込み禁止範囲へ転送する処理はエラー処
理となり、書込み禁止範囲へのデータ書込みは回避さ
れ、また、オペレータはそのことを容易に知ることが可
能となる。

【００１１】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は、本発明の第１実施例に係るプログラマ
ブルコントローラの構成図である。このプログラマブル
コントローラ１は、論理演算，算術演算，その他各部の
制御を行う中央演算処理部（ＣＰＵ）２と、ＣＰＵ２の
制御する内容・手順を記憶したシステムプログラムメモ
リ（ＲＯＭ）３と、アドレスデコーダ４と、使用者のシ
ーケンスプログラムを格納する書換え可能なユーザメモ
リ５と、シーケンスプログラムに基づいた演算結果を記
憶する書換え可能なデータメモリ６と、制御対象１０に
対して情報のやりとりを行う入出力インターフェース７
と、複数のアドレス線８と、複数のデータ線９と、使用
者がシーケンスプログラムを入力するときに使用するプ
ログラム機器１２との間の伝送を行う伝送インターフェ
ース１１と、ユーザメモリ５を選択するときに使用する
制御線１３と、ユーザメモリ５からの情報をＣＰＵ２が
受け取るときに使用する制御線１４とを備える。

【００１２】更に、プログラマブルコントローラ１は、
書込制御線１５と、比較器１６と、データ設定スイッチ
１７と、比較結果の出力線１８と、論理ゲート１９とを
備える。本実施例では、ユーザメモリ５にのみ任意の書
込み禁止範囲を設定するものであり、オペレータがデー
タ設定スイッチ１７にて設定したユーザメモリ５のアド
レス値に対し、図５に示す様に、ユーザメモリ５の先頭
からそのアドレス値までの範囲を書込み禁止にし、ある
いは、そのアドレス値から以後の範囲を書込み禁止にす
るものである。ＣＰＵ２がユーザメモリ５に書込み命令
を出力するために制御線１５に“Ｌ”信号を出力し、且
つこのとき、比較器１６がその書込みアドレス値が書込
み禁止範囲に一致していないことを示す“Ｌ”信号を出
力線１８に出力したとき、論理ゲート１９はユーザメモ
リ５のＷＲＩＴＥ端子に書込みを指示する“Ｌ”信号を
出力する。これ以外のときには、書込み不可を示す
“Ｈ”信号が論理ゲート１９からＷＲＩＴＥ端子に出力
される。従って、書込み禁止範囲と書込みアドレスとが
一致して比較器１６から出力線１８に“Ｈ”信号が出力
されているときにはユーザメモリ５への書込みは禁止さ
れる。

【００１３】図２は、本発明の第２実施例に係るプログ
ラマブルコントローラの構成図である。本実施例では、
図１に示す第１実施例に較べて、アドレス比較機能を１
つ付加してある。つまり、アドレスバス８のアドレス値
とデータ設定スイッチ２１の設定値との比較を行う比較
器２０を付加し、この比較器２０の出力を出力線２２を
介し３入力の論理ゲート１９に入力している。その他の
構成は第１実施例と同じである。この実施例では、ユー
ザメモリ５の書込み禁止範囲の上限値を設定スイッチ１
７で設定し、下限値を設定スイッチ２１で設定するよう
になっている。

【００１４】図３は、本発明の第３実施例に係るプログ
ラマブルコントローラの構成図である。本実施例では、
図１の第１実施例に較べて、アドレス比較機能としての
比較器２０とデータ設定スイッチ２１を付加し、この比
較器２０から出力線２２に出力される信号とＣＰＵ２か
らの書込み命令とを論理ゲート２３にて論理判断し、デ
ータメモリ６のデータ書込みを制御するようになってい
る。つまり、本実施例では、ユーザメモリ５とデータメ
モリ６の両方に書込み禁止範囲を設定できるようにして
いる。その他の構成は第１実施例と同じである。

【００１５】図４は、本発明の第４実施例に係るプログ
ラマブルコントローラの構成図である。本実施例では、
図１の第１実施例におけるデータ設定スイッチ１７の代
わりにラッチ回路２５を用い、ユーザメモリ５内に格納
されているプロテクトアドレス値がデータバス９に出力
され電源投入時等にアドレスデコーダ４がラッチ信号２
６をラッチ回路２５に出力したときに、プロテクトアド
レス値がラッチ回路２５にラッチされる。比較器１６は
このプロテクトアドレス値とアドレスバス８上のアドレ
ス値とを比較し、書込み禁止範囲であるか否かを判断す
る。その他の構成は第１実施例と同じである。

【００１６】図６は、プログラマブルコントローラ１の
システムメモリ３内に格納され、編集・修正した制御プ
ログラムがプログラミング装置１２から転送されて来た
ときにＣＰＵ２により実行される制御手順を示すフロー
チャートである。この制御においては、先ず転送されて
くる編集プログラムが一括して転送されてくるのか或い
は一行づつ逐次転送されてくるのかを判定する。一括転
送でない場合には逐次送られてくる部分のアドレスがプ
ロテクト範囲内であるか否かを判定し、プロテクト範囲
内であればエラー処理を行う。プロテクト範囲内でなけ
れば、転送されてきた部分のプログラムをユーザメモリ
５内の該当アドレス領域に上書きしてメモリ５の内容を
変更する。

【００１７】一括転送の場合には、全部の制御プログラ
ムがシリアルデータとしてプログラマブルコントローラ
に送られてくる。そこで、送られてくるデータの区切り
毎に受信されたか否かを判定し、受信したデータのアド
レス値がプロテクト範囲内であるか否かを判定し、プロ
テクト範囲内の場合には書込み禁止のため何もせずに次
の区切りのデータの受信を待機する。プロテクト範囲外
の場合つまり書込み可能な範囲のデータであれば、その
データをメモリに格納する。そして、一連のデータの受
信を終了したか否かを判定し、全データを受信した場合
には処理を終了する。

【００１８】プログラミング装置１２を使用してプログ
ラマブルコントローラ１内のユーザメモリ５あるいはデ
ータメモリ６の内容を修正するモードとして、図１５に
示すオフラインモード（プログラミング装置１２がプロ
グラマブルコントローラ１と接続されていないモード）
と、図１６に示すオンラインモード（プログラミング装
置１２がプログラマブルコントローラ１に接続されてい
るモード）と、図１７に示すダイレクトモード（プログ
ラミング装置１２のキー操作にてプログラマブルコント
ローラ１のメモリの内容を逐次変更するモード）の３種
類がある。

【００１９】ダイレクトモードでは、プログラミング装
置１２のキー操作を行ってシーケンスプログラム（ユー
ザメモリ５の内容）を変更すると、キー操作した内容が
プログラマブルコントローラ１に受信され、図６の「一
括転送」否定のルート（逐次処理）に入り、編集・修正
部分のアドレス値がユーザメモリのプロテクト範囲外で
あれば該当エリアの内容が書換えられる。プロテクト範
囲内の場合には、プログラマブルコントローラ１本体が
キー操作を受け付けずにエラー処理となる。

【００２０】また、図８に示す制御プログラムをプログ
ラミング装置１２に内蔵させ、この制御プログラムによ
りデータ（編集・修正プログラム）の転送を行うことで
もよい。この制御プログラムを実行するには、転送する
シーケンスプログラム内に当該プログラムのプロテクト
範囲の上限設定命令（例えばＦＵＮＡ）と下限設定命令
（例えばＦＵＮＢ）を例えば図１２に示す様に書込んで
おく。そして、オペレータからのキー入力を待機し、キ
ー入力がある場合にはそのキー入力により変更されるプ
ログラム部分のアドレスがプロテクト範囲下限設定命令
ＦＵＮＢより以前にあるか否かを判定し、以前の場合に
はそのキー入力を有効（当該変更部分のプログラマブル
コントローラへの転送を行う。）にする。以前にＦＵＮ
Ｂがない場合には次に以前に上限設定命令ＦＵＮＡがあ
るか否かを判定し、ある場合にはそのキー入力を無効に
してエラー処理を行い、ない場合にはそのキー入力を有
効にする。

【００２１】オフラインモード，オンラインモードで
は、プログラミング装置１２内において自由にシーケン
スプログラムの内容を変更することができる。しかし、
変更後のシーケンスプログラムをプログラマブルコント
ローラ１側に一括転送すると、プロテクト範囲内の内容
は全く変更されず、プロテクト範囲外の内容のみが変更
される。オペレータがプロテクト範囲を明確に意識して
プロテクト範囲外のみを変更したときは問題無いが、誤
ってプロテクト範囲内の部分を変更した場合には図７に
示す様な問題が生じてしまう。

【００２２】図７（ａ）において、シーケンスプログラ
ムがイ）ロ）ハ）ニ）ホ）で構成されており、イ）ロ）
ハ）がプロテクト範囲内であるとする。そして、オペレ
ータがプログラミング装置１２内にてロ）部分を削除
し、これをプログラマブルコントローラ１側に一括転送
したとする。削除した部分以後のプログラムは繰り上が
るので、ユーザメモリ５に上書きされるシーケンスプロ
グラムはイ）ハ）ニ）ホ）となりプロテクト範囲部分に
上書きされる範囲はイ）ハ）ニ）となる。プロテクト範
囲内は書換え不可のため、ニ）部分は上書きされないこ
とになる。つまり、書換え後のユーザメモリ５の内容
は、イ）ロ）ハ）ホ）となり、ニ）部分が欠如したプロ
グラムとなってしまう。これでは、プログラマブルコン
トローラの正常な動作が期待できない。

【００２３】図７（ｂ）において、イ）ロ）ハ）ニ）に
て構成されるシーケンスプログラムがユーザメモリ５に
格納されており、プロテクト範囲をイ）ロ）ハ）とす
る。このプログラムをプログラミング装置に読み出し、
プログラミング装置１２内にて、イ）とロ）の間にト）
を挿入し、これをプログラマブルコントローラ１側に一
括転送する場合を考える。イ）ロ）ハ）ニ）の上にイ）
ト）ロ）ハ）ニ）を上書きするのであるが、イ）ロ）
ハ）は書換えられないので、ニ）の格納領域のみ書換え
ることになる。この書換え部分のプログラミング装置側
のプログラムはハ）ニ）であるため、書換え後のユーザ
メモリには、ハ）の部分を二重に持つことになる。この
状態でも、プログラマブルコントローラの正常な動作は
期待できない。

【００２４】これらの不具合は、シーケンスプログラム
内に上述したようなプロテクト範囲上限設定命令ＦＵＮ
Ａと下限設定命令ＦＵＮＢを設け、プログラミング装置
１２によるシーケンスプログラム編集時にこれらの命令
ＦＵＮＡ，ＦＵＮＢによりプロテクト範囲をＣＰＵが自
動的に知りプロテクト範囲内の編集時にはその編集のキ
ー入力を無効にすることで対処可能となる。

【００２５】ユーザメモリの或るアドレスから以後の範
囲をプロテクトすることも可能である。この場合、ユー
ザメモリの前半部分がユーザに開放されたエリアである
ためそのエリアの先頭から、図９に示す様に、ユーザの
プログラムを書込む。このユーザに開放されたエリア全
体にプログラムが書込まれれば、プロテクト範囲のプロ
グラムと連続する。未使用エリアが生じた場合には、図
９（ａ）に示す様にＮＯＰ（ノーオペレーション）命令
を格納する。これにより、ユーザがシーケンスプログラ
ムを挿入するときＮＯＰ命令を書換えることで可能とな
る。また、ＮＯＰ命令を使用しない場合には、図９
（ｂ）に示す様に、ユーザ開放プログラムの最後尾から
プロテクトプログラムの先頭にＪＭＰ（ジャンプ）命令
を設け、未使用エリアをＣＰＵが読んで実行しないよう
にする。図９（ａ）において、ユーザプログラムの一部
を削除した場合には、削除した範囲にＮＯＰ命令を格納
することで対処する。

【００２６】図２に示すプログラマブルコントローラに
おいて、図１０に示すプロテクト範囲外の未使用領域例
えば領域“１”にダイレクトモードでプログラムを追加
する場合、この追加されたユーザプログラムはサブルー
チン化されるようになっている。また、このエリア
“１”のプログラムを削除する場合、図９と同様にＮＯ
Ｐ命令が格納される。オフライン，オンラインモードで
プログラムを修正し一括転送する場合、プロテクト範囲
内は書換えることはできない。従って、前述と同様にユ
ーザメモリに格納されたプログラムがユーザの意図した
動作をしなくなると困るので、前述と同様にプロテクト
範囲上限設定命令ＦＵＮＡ，プロテクト範囲下限設定命
令ＦＵＮＢをプログラム中に書込んでおく。また、図８
の制御プログラムをプログラミング装置１２側に設けて
おく。

【００２７】図１１は、上述したサブルーチン化を行う
か否かを制御するプログラムの制御手順を示すフローチ
ャートであり、プログラマブルコントローラ本体側に設
けられるものである。先ず、プロテクト範囲の上限を経
過したか否かを判定する。経過している場合には、次に
上限設定命令ＦＵＮＡを受信したか否かを判定し、受信
していない場合つまり図１０に示すプロテクト範囲に重
なる部分のユーザプログラムを受信している場合には受
信したプログラムをサブルーチン化してプロテクト範囲
以下の未使用エリアに格納する。ＦＵＮＡを受信してい
る場合には次にプロテクト下限を経過するのを待機す
る。

【００２８】プロテクト上限を経過したか否かの判定で
経過していない場合にもＦＵＮＡを受信したか否かを判
定し、ＦＵＮＡを受信していないときはプロテクト上限
になるまで受信したプログラムを未使用領域に格納す
る。ＦＵＮＡを受信しているときはプロテクト範囲上限
までＮＯＰ命令を格納し、前記のプロテクト下限経過ま
での待機を行う。

【００２９】プロテクトの下限を経過したときは、次に
ＦＵＮＢを受信するまで待機し、ＦＵＮＢを受信したと
きは受信したプログラムを未使用領域に全部格納して本
制御プログラムを終了する。

【００３０】図３に示すプログラマブルコントローラ
は、データメモリの内容の部分プロテクトを可能にする
実施例である。この実施例は、設定アドレスに対しデー
タメモリ６の前半部分あるいは後半部分をプロテクトす
るものである。尚、ユーザメモリの部分プロテクトと同
様に複数のアドレスを設定することで、図１０の様なプ
ロテクトを行うこともできることはいうまでもなく、ま
た、図１２の様に上限設定命令ＦＵＮＡ，下限設定命令
ＦＵＮＢをプログラム中に書込んでおいて制御すること
も同様である。

【００３１】図４に示すプログラマブルコントローラ
は、データ設定をラッチ回路２５にて行うものである。
ユーザメモリ５内には、プロテクト範囲を指定するアド
レスデータが設定されており、このアドレスデータが、
電源投入時にデータバス９に出力される。そして、この
アドレスデータがデータバス９に確定した後、アドレス
デコーダ４からラッチ信号２６がラッチ回路２５に出力
される。これにより、データバス９上のアドレスデータ
がラッチ回路２５にラッチされ、比較器１６にてアドレ
スバス８上のアドレスの値と比較される。以後の動作は
前述した実施例と同様である。この実施例で、前述した
プロテクト範囲上限設定命令ＦＵＮＡ，下限設定命令Ｆ
ＵＮＢを使用してプログラム一括転送を実行する場合、
図１３に示す制御手順をプログラマブルコントローラ本
体側に内蔵させておくことで、プロテクト範囲の設定ア
ドレスを再設定することが可能となり、プログラミング
装置１２内のユーザプログラムと同一のプログラムをユ
ーザメモリ５へ格納することが可能となる。しかし、こ
のとき、プログラミング装置１２内に、図８に示す制御
手順を内蔵し、プロテクト範囲内を変更できないように
しておく必要がある。図１３において、先ず、プロテク
トアドレスは下限であるか否かを判定し、下限の場合に
はＦＵＮＢを受信したか否かを判定する。ＦＵＮＢを受
信していない場合には受信したプログラムをユーザメモ
リ５に格納する。ＦＵＮＢを受信した場合には、プロテ
クト範囲の下限アドレスを再設定してプログラムをユー
ザメモリに格納し、全プログラムの格納を待って本制御
手順を終了する。プロテクトアドレスが下限でない場合
には、ＦＵＮＡを受信したか否かを判定し、ＦＵＮＡを
受信していないときは受信したプログラムをユーザメモ
リ５に格納する。ＦＵＮＡを受信したときはプロテクト
範囲上限アドレスを再設定してプログラムをユーザメモ
リ５に格納し、全プログラムの格納を待って本制御手順
を終了する。

【００３２】図４のプログラマブルコントローラにおい
て、プロテクト範囲の上限と下限を設定できる場合に
は、図１４に示す制御手順をプログラマブルコントロー
ラ本体側に内蔵させることで、プログラムの一括転送が
可能となる。図１４において、先ず、ＦＵＮＡを受信し
たか否かを判定する。ＦＵＮＡを受信していないときは
受信したプログラムをユーザメモリに格納する。ＦＵＮ
Ａを受信したときは、プロテクト範囲の上限を再設定し
てプログラムをユーザメモリに格納する。そして、ＦＵ
ＮＢを受信したか否かを判定し、ＦＵＮＢを受信してい
ないときは受信したプログラムをユーザメモリに格納す
る。ＦＵＮＢを受信したときはプロテクト範囲の下限を
再設定し、全プログラムの格納を行い、本制御手順を終
了する。

【００３３】

【発明の効果】本発明によれば、ユーザメモリに格納さ
れたユーザプログラムやデータメモリに格納されたデー
タを部分的にプロテクトすることが可能となるので、顧
客プログラムあるいはデータの基本的な部分でエンドユ
ーザによって変更されると困る箇所を確実に保護するこ
とができる。このため、プログラムやデータの修正が容
易となり、プログラマブルコントローラの使い勝手が向
上する。

【図面の簡単な説明】

【図１】本発明の第１実施例に係るプログラマブルコン
トローラの構成図である。

【図２】本発明の第２実施例に係るプログラマブルコン
トローラの構成図である。

【図３】本発明の第３実施例に係るプログラマブルコン
トローラの構成図である。

【図４】本発明の第４実施例に係るプログラマブルコン
トローラの構成図である。

【図５】ユーザメモリの前半にプロテクト範囲を設定し
た例を示す図である。

【図６】第１実施例のプログラマブルコントローラ内に
格納した制御手順を示すフローチャートである。

【図７】プロテクト範囲にかかる修正を行ったときの不
具合を説明する図である。

【図８】プログラミング装置側に格納した制御手順を示
すフローチャートである。

【図９】プロテクト範囲前にあるフリーエリアに格納す
るとき使用するＮＯＰ命令，ジャンプ命令の説明図であ
る。

【図１０】ユーザメモリの中間にプロテクト範囲を設定
した例を示す図である。

【図１１】第２実施例のプログラマブルコントローラ内
に格納した制御手順を示すフローチャートである。

【図１２】データメモリのプロテクト範囲の上限，下限
をユーザメモリ内に記述する例を示す図である。

【図１３】第４実施例のプログラマブルコントローラ内
に格納した制御手順を示すフローチャートである。

【図１４】第４実施例のプログラマブルコントローラ内
に格納した別の制御手順を示すフローチャートである。

【図１５】オフラインモードの説明図である。

【図１６】オンラインモードの説明図である。

【図１７】ダイレクトモードの説明図である。

【符号の説明】

１…プログラマブルコントローラ本体、２…ＣＰＵ、５
…ユーザメモリ、６…データメモリ、１２…プログラミ
ング装置、１６，２０…比較器、１７，２１…データ設
定スイッチ、１９，２３…論理ゲート、２５…ラッチ回
路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 制御対象の入力情報を受ける入力部と、
   制御対象を制御する演算結果を出力する出力部と、制御
   プログラムを記憶する第１記憶部と、前記演算結果を記
   憶する第２記憶部と、前記制御プログラムに基づいて演
   算を行う中央演算処理部を有するプログラマブルコント
   ローラにおいて、第１記憶部への書込禁止範囲を設定す
   る手段と、前記制御プログラムの修正時に前記書込み禁
   止範囲と修正部分のアドレス値とを比較する比較手段
   と、比較結果が一致せず且つ前記中央演算処理装置から
   の書込み命令があったときのみ前記第１記憶部への書込
   み処理を行う手段を備えることを特徴とするプログラマ
   ブルコントローラ。
2. 【請求項２】 制御対象の入力情報を受ける入力部と、
   制御対象を制御する演算結果を出力する出力部と、制御
   プログラムを記憶する第１記憶部と、前記演算結果を記
   憶する第２記憶部と、前記制御プログラムに基づいて演
   算を行う中央演算処理部を有するプログラマブルコント
   ローラにおいて、第２記憶部への書込禁止範囲を設定す
   る手段と、該第２記憶部の格納データの修正時に前記書
   込み禁止範囲と修正部分のアドレス値とを比較する比較
   手段と、比較結果が一致せず且つ前記中央演算処理装置
   からの書込み命令があったときのみ前記第２記憶部への
   書込み処理を行う手段を備えることを特徴とするプログ
   ラマブルコントローラ。
3. 【請求項３】 請求項１または請求項２に記載のプログ
   ラマブルコントローラに接続されるプログラミング装置
   であって、修正部分のアドレス値と書込み禁止範囲とを
   比較し修正部分が書込み禁止範囲の内容を変更する場合
   にはエラー処理を行う手段と、修正部分が書込み禁止範
   囲の内容を変更しない場合には修正内容を第１記憶部ま
   たは第２記憶部に転送する手段とを備えることを特徴と
   するプログラミング装置。