JPH0522932A - 突入電流防止回路 - Google Patents

突入電流防止回路

Info

Publication number
JPH0522932A
JPH0522932A JP17204791A JP17204791A JPH0522932A JP H0522932 A JPH0522932 A JP H0522932A JP 17204791 A JP17204791 A JP 17204791A JP 17204791 A JP17204791 A JP 17204791A JP H0522932 A JPH0522932 A JP H0522932A
Authority
JP
Japan
Prior art keywords
transistor
power supply
turned
resistor
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17204791A
Other languages
English (en)
Other versions
JP2701181B2 (ja
Inventor
Shigeji Yamashita
茂治 山下
Kazutoshi Fuchigami
和利 渕上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP17204791A priority Critical patent/JP2701181B2/ja
Publication of JPH0522932A publication Critical patent/JPH0522932A/ja
Application granted granted Critical
Publication of JP2701181B2 publication Critical patent/JP2701181B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 電源投入時の突入電流を防止し、且つスイッ
チング素子の短絡障害による直流電源の電圧低下を防止
することを目的とする。 【構成】 メイントランス11の一次巻線とトランジス
タ12とに対して直列に接続した温度ヒューズ付抵抗3
により電源投入時の突入電流を防止し、この温度ヒュー
ズ付抵抗3を電源投入後の所定時間後に短絡する第1の
トランジスタ4と、この第1のトランジスタ4を強制的
にオフとする第2のトランジスタ5と、第1のトランジ
スタ4の電圧降下を検出する検出回路とを備え、トラン
ジスタ12の短絡障害発生により、第2のトランジスタ
5がオンとなって、第1のトランジスタ4をオフとし、
温度ヒューズ付抵抗3を接続した状態として直流電源2
0の電圧低下を防止した後、ヒューズ3Bの溶断により
短絡障害のスイッチング電源部を切離す。

Description

【発明の詳細な説明】
【0001】本発明は、スイッチング電源部の突入電流
防止回路に関する。複数のスイッチング電源部を並列に
接続して負荷に安定化直流電圧を供給するスイッチング
電源装置が知られている。このようなスイッチング電源
装置に於いて、各スイッチング電源部をユニット化し
て、並列運転中に於いても挿抜できるように構成し、挿
入した場合には、抵抗によって突入電流を防止し、所定
時間後にその抵抗を短絡する突入電流防止回路が設けら
れている。
【0002】
【従来の技術】図3は従来例の説明図であり、31−1
〜31−nはn個のスイッチング電源部、32は突入電
流防止回路、33は温度ヒューズ付抵抗、33Aは抵
抗、33Bはヒューズ、34は抵抗短絡用のトランジス
タ、35は抵抗、36は電源スイッチ、37はトランジ
スタ制御用のスイッチ、41はメイントランス、42は
スイッチング素子としてのトランジスタ、43は整流平
滑回路、44はスイッチング制御回路、45はコンデン
サ、46は直流電源である。
【0003】スイッチング電源部31−1〜31−n
は、入力端子と出力端子とがそれぞれ並列に接続され、
直流電源46からの入力電圧Vinを、スイッチング制
御により所定の安定化した出力電圧Voutとして、図
示を省略した負荷に供給するものである。即ち、1個の
スイッチング電源部のスイッチング制御動作が停止して
も、他の健全なスイッチング電源部により負荷に安定化
直流電圧を供給できる冗長構成として、スイッチング電
源装置の信頼性を向上できるものである。又スイッチン
グ電源部31−1〜31−nをユニット化して、並列運
転中に於いても挿抜できる構成が知られており、その場
合には、電源スイッチ36を常時オン状態或いは省略す
ることができる。又スイッチ37は、図示を省略したタ
イマ等により直流電源46からの入力電圧Vinを印加
してから所定時間後にオンとする構成、或いはコネクタ
ピン構成の選定により、入力電圧Vinの印加より遅れ
てトランジスタ34のゲート電圧が印加されるような構
成とすることができる。
【0004】図4は従来例の動作説明図であり、(a)
は直流電源46から各スイッチング電源部31−1〜3
1−nへの入力電圧Vin、(b)は電源スイッチ36
のオン,オフ、(c)はスイッチ37のオン,オフ、
(d)はコンデンサ45の端子電圧、(e)はトランジ
スタ34のソース・ドレイン間電圧、(f)はスイッチ
ング制御動作の開始,停止、(g)は出力電圧Vout
の一例をそれぞれ示す。
【0005】時刻t1に電源スイッチ36を(b)に示
すようにオンとすると、トランジスタ34はオフである
から、抵抗33Aを介してコンデンサ45の充電電流が
流れ、コンデンサ45の端子電圧は(d)に示すように
次第に上昇する。又トランジスタ34のソース・ドレイ
ン間電圧は(e)に示すように一旦大きくなった後、次
第に低下する。
【0006】所定時間T1後の時刻t2に、スイッチ3
7を(c)に示すようにオンとすると、トランジスタ3
4はオンとなって、抵抗33Aを短絡する。そして、ス
イッチング制御回路44が起動されてトランジスタ42
のオン,オフ制御が開始され、メイントランス41の一
次巻線に流れる直流電源46からの直流電流が断続さ
れ、メイントランス41の二次巻線に誘起した電圧は整
流平滑回路43により整流され、平滑化されて出力電圧
Voutとなる。この出力電圧Voutはスイッチング
制御回路44に加えられ、設定された値となるように、
トランジスタ42のオン,オフ期間の制御が行われる。
【0007】時刻t3に例えばトランジスタ42がオン
継続の故障となった場合、直流電源46はトランジスタ
34,42,メイントランス41の一次巻線の経路の小
さいインピーダンスにより短絡された状態となり、
(a)に示すように、入力電圧Vinは急激に低下し、
閾値電圧Vth以下に低下すると、(f)に示すよう
に、スイッチング制御動作は停止する。従って、出力電
圧Voutは(g)に示すように低下することになる。
【0008】
【発明が解決しようとする問題点】複数のスイッチング
電源部31−1〜31−nが並列運転中に、スイッチン
グ素子としてのトランジスタ42が前述のように短絡障
害となると、障害発生スイッチング電源部のインピーダ
ンスがほぼ零となるから、直流電源46から他の健全な
スイッチング電源部に供給する電圧も、図4の(a)の
時刻t3に於けるように低下し、閾値電圧Vth以下と
なると、総てのスイッチング電源部の動作が停止し、シ
ステムダウンの状態となる。又直流電源46の内部に過
電流検出部を備えている場合は、短絡障害発生のスイッ
チング電源部に過電流が流れるので、直流電源部46は
電流供給を遮断することになる。この場合も、スイッチ
ング制御動作は停止することになり、複数のスイッチン
グ電源部を設けた冗長構成のスイッチング電源装置の特
徴を発揮することができない欠点があった。本発明は、
短絡障害が他の健全なスイッチング電源部に波及しない
ようにすることを目的とする。
【0009】
【課題を解決するための手段】本発明の突入電流防止回
路は、図1を参照して説明すると、スイッチング電源部
1−1〜1−nの入力電源投入時に流れる電流を制限す
る抵抗3Aと、入力電源投入から所定時間後にスイッチ
17等によりオンとなって、抵抗3Aとヒューズ3Bと
からなる温度ヒューズ付抵抗3を短絡する第1のトラン
ジスタ4と、この第1のトランジスタ4がオン状態とな
った時の電圧降下が閾値以上の時にオンとなって、この
第1のトランジスタ4をオフとする第2のトランジスタ
5と、第1のトランジスタ4の電圧降下を分圧して第2
のトランジスタ5のベースに加える第1,第2の抵抗
6,7と、この第1の抵抗6に並列に接続した第3の抵
抗8とコンデンサ9との直列回路とを含む検出回路とを
備えたものである。
【0010】
【作用】電源スイッチ16をオンとして直流電源20か
らの入力電圧を印加すると、スイッチ17はオフで、ト
ランジスタ4,5もオフであるから、コンデンサ15に
流れる電流は抵抗3Aを介して流れることになる。従っ
て、コンデンサ15の充電電流は抵抗3Aによって制限
される。そして、所定時間後に、スイッチ17を従来例
と同様にタイマ等によりオンとすると、第1のトランジ
スタ4はオンとなり、抵抗3Aを短絡するから、第1の
トランジスタ4のソース・ドレイン間電圧はほぼ零とな
り、第2のトランジスタ5はオフを継続する。
【0011】トランジスタ12がオン状態を継続する障
害となった場合、直流電源20から大きな電流が流れ、
第1のトランジスタ4の電圧降下、即ち、ソース・ドレ
イン間電圧が上昇する。このソース・ドレイン間電圧の
上昇により抵抗6,7の接続点の電位も上昇し、第2の
トランジスタ5のベース電流が流れてオンとなる。その
場合、コンデンサ9がスピードアップコンデンサとして
作用し、第1のソース・ドレイン間電圧の急激な上昇に
従って急速に第2のトランジスタ5はオンとなる。
【0012】この第2のトランジスタ5がオンとなる
と、第1のトランジスタ4のゲート電圧がバイパスされ
るから、第1のトランジスタ4はオフとなる。それによ
って、抵抗3A及びヒューズ3Bに電流が流れるから、
直流電源20からの入力電圧の低下を抑制することがで
きる。即ち、他の健全なスイッチング電源部の動作を継
続させることができる。又抵抗3Aとヒューズ3Bとに
大きな電流が流れ、抵抗3Aの発熱によりヒューズ3B
が溶断するから、短絡障害のスイッチング電源部を切離
すことができる。
【0013】
【実施例】図1は本発明の実施例の説明図であり、複数
のスイッチング電源部1−1〜1−nの入力端子を並列
に接続して直流電源20に接続し、出力端子を並列に接
続して負荷(図示せず)に接続して、並列運転を行うス
イッチング電源装置を構成している。各スイッチング電
源部1−1〜1−nは、従来例と同様にユニット化する
ことも可能である。その場合には、電源スイッチ16を
省略することができる。又突入電流防止回路2は、抵抗
3Aとヒューズ3Bとからなる温度ヒューズ付抵抗3
と、第1のトランジスタ4と、第2のトランジスタ5
と、第1,第2,第3の抵抗6,7,8と、コンデンサ
9と、抵抗10と、電源スイッチ16をオンとした後に
タイマ等により動作するスイッチ17とから構成された
場合を示し、第1,第2,第3の抵抗6,7,8とコン
デンサ9とにより検出回路を構成し、第1,第2の抵抗
6,7の接続点を第2のトランジスタ5のベースに接続
し、第1の抵抗6に並列に、第3の抵抗8とコンデンサ
9との直列回路を接続している。又11はメイントラン
ス、12はトランジスタ、13は整流平滑回路、14は
スイッチング制御回路、15はコンデンサである。
【0014】電源スイッチ16をオンとした場合、或い
はユニット化スイッチング電源部を挿入した場合に、直
流電源20からのコンデンサ15に充電電流が流れる。
その時、スイッチ17はオフであるから、第1,第2の
トランジスタ4,5はオフとなる。従って、抵抗3Aを
介して電流が流れるから、突入電流を防止することがで
きる。そして、所定時間後に、タイマ等によりスイッチ
17がオンとなり、第1のトランジスタ4のゲート電圧
が印加されるから、第1のトランジスタ4はオンとな
り、抵抗3Aは短絡される。
【0015】図2は本発明の実施例の動作説明図であ
り、(a)は直流電源20から各スイッチング電源部1
−1〜1−nへの入力電圧Vin、(b)は電源スイッ
チ16のオン,オフ、(c)はスイッチ17のオン,オ
フ、(d)はコンデンサ15の端子電圧、(e)は第1
のトランジスタ4のソース・ドレイン間電圧、(f)は
スイッチング制御動作の開始,停止、(g)は第2のト
ランジスタ5のベース電流、(h)は第2のトランジス
タ5のコレクタ・エミッタ間電圧、(i)は出力電圧V
outのそれぞれ一例を示す。
【0016】時刻t1に電源スイッチ16をオンとする
と、或いは、ユニット化スイッチング電源部を挿入する
と、スイッチ17はオフであるから、第1,第2のトラ
ンジスタ4,5はオフであり、従って、抵抗3Aを介し
てコンデンサ15の充電電流が(e)に示すように流
れ、コンデンサ15の端子電圧は(d)に示すように上
昇する。又抵抗3Aの電圧降下が大きいので、第2のト
ランジスタ5のベース電流が(g)に示すように流れる
が、スイッチ17がオフであるから、第2のトランジス
タ5はオフのままとなる。
【0017】電源スイッチ16をオンしてから、或いは
ユニット化スイッチング電源部を挿入してから、タイマ
等による所定時間T1経過後の時刻t2に、(c)に示
すように、スイッチ17がオンとなる。それによって、
第1のトランジスタ4のゲート電圧が印加されるからオ
ンとなり、抵抗3Aは短絡される。又その時点では、コ
ンデンサ15の端子電圧が上昇し、充電電流は減少する
から、第2のトランジスタ5のベース電流は極めて少な
くなり、第2のトランジスタ5はオフ状態を維持する。
そして、(f)に示すように、スイッチング制御回路1
4の動作が開始されて、メイントランス11の一次巻線
に接続したトランジスタ12のオン,オフ制御が行わ
れ、メイントランス11の二次巻線に誘起した電圧は、
整流平滑回路13により整流されて平滑化され、出力電
圧Voutが設定値となるように、スイッチング制御回
路14によりトランジスタ12のオン,オフ期間が制御
され、負荷(図示せず)に安定化された出力電圧Vou
tが供給される。
【0018】時刻t3にトランジスタ12がオン状態を
継続する障害となった場合、直流電源20からの入力電
圧Vinは、前述の従来例と同様に低下し始める。その
時、短絡障害のトランジスタ12に、第1のトランジス
タ4を介して大きな電流が流れるから、第1のトランジ
スタ4のソース・ドレイン間電圧が(e)に示すように
上昇する。このソース・ドレイン間電圧の上昇により、
第1,第2の抵抗6,7の接続点の電位が上昇する。即
ち、ソース・ドレイン間電圧の急変に対して、コンデン
サ9と抵抗8とを介して第2のトランジスタ5のベース
電流が(g)に示すように流れる。それによって、第2
のトランジスタ5は急速にオンとなるから、第1のトラ
ンジスタ4のゲート電圧がバイパスされ、第1のトラン
ジスタ4はオフとなる。
【0019】第1のトランジスタ4がオフとなると、抵
抗3Aを介して短絡障害のトランジスタ12からメイン
トランス11の一次巻線に電流が流れ、時刻t4にヒュ
ーズ3Bが溶断する。或いは抵抗3Aに大きな電流が流
れることにより温度上昇し、その温度と流れる電流とに
よりヒューズ3Bが溶断する。それによって、短絡障害
発生のスイッチング電源部は、直流電源20から切離さ
れることになる。この場合、短絡障害が発生してから、
直流電源20からの入力電圧Vinが、健全なスイッチ
ング電源部の動作継続の為の閾値電圧Vth以下に低下
する前に、スピードアップ用のコンデンサ9を介してベ
ース電流が供給される第2のトランジスタ5がオンとな
り、それによって、第1のトランジスタ4をオフとし、
抵抗3Aを直列に挿入した状態として電流を低減できる
ので、短絡障害発生によっても、他の健全なスイッチン
グ電源部のスイッチング制御動作を継続できるから、シ
ステムダウンを回避することができる。
【0020】本発明は、前述の実施例にのみ限定される
ものではなく、種々変更することができるものであり、
例えば、抵抗3Aを短絡する為の第1のトランジスタ4
は電界効果トランジスタとして示しているが、バイポー
ラトランジスタ等を用いることも可能である。同様に、
第2のトランジスタ6及びメイントランス11の一次巻
線に接続したトランジスタ12は、バイポーラトランジ
スタとして示しているが、電界効果トランジスタを用い
ることも可能である。
【0021】
【発明の効果】以上説明したように、本発明は、電源投
入時の突入電流を抵抗3Aにより制限し、所定時間後に
第1のトランジスタ4により抵抗3Aを短絡して、スイ
ッチング電源部1−1〜1−nを通常の運転状態とし、
メイントランス11の一次巻線に接続したトランジスタ
12が短絡障害を起こした時に、第1のトランジスタ4
の電圧降下が大きくなるから、これを検出回路で検出
し、第2のトランジスタ5をオンとして、第1のトラン
ジスタ4をオフとし、電源投入時と同様に抵抗3Aを直
列に接続した状態として、直流電源20からの入力電圧
Vinの低下を防止するものである。それによって、他
の健全なスイッチング電源部は継続してスイッチング制
御動作を行うことができるから、システムダウンを回避
することができ、複数のスイッチング電源部1−1〜1
−nを並列運転するスイッチング電源装置の信頼性を向
上できる利点がある。
【図面の簡単な説明】
【図1】本発明の実施例の説明図である。
【図2】本発明の実施例の動作説明図である。
【図3】従来例の説明図である。
【図4】従来例の動作説明図である。
【符号の説明】
1−1〜1−n スイッチング電源部 2 突入防止回路 3 温度ヒューズ付抵抗 3A 抵抗 3B ヒューズ 4 第1のトランジスタ 5 第2のトランジスタ 6 第1の抵抗 7 第2の抵抗 8 第3の抵抗 9 コンデンサ 11 メイントランス 12 トランジスタ 13 整流平滑回路 14 スイッチング制御回路 15 コンデンサ 16 電源スイッチ 17 スイッチ 20 直流電源

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 直流出力端子を並列接続して負荷に安定
    化直流電圧を供給する複数のスイッチング電源部(1−
    1〜1−n)のそれぞれに設けた突入電流防止回路
    (2)に於いて、 スイッチング電源部(1−1〜1−n)の入力電源投入
    時に流れる電流を制限する温度ヒューズ付抵抗(3)
    と、 前記入力電源投入から所定時間後にオンとなって前記温
    度ヒューズ付抵抗(3)を短絡する第1のトランジスタ
    (4)と、 オン状態の前記第1のトランジスタ(4)の電圧降下が
    閾値以上の時にオンとなって該第1のトランジスタ
    (4)をオフとする為の第2のトランジスタ(5)と、 前記第1のトランジスタ(4)の電圧降下を分圧して前
    記第2のトランジスタ(5)のベースに加える第1,第
    2の抵抗(6,7)と、該第1の抵抗(6)に並列に接
    続した第3の抵抗(8)とコンデンサ(9)との直列回
    路とを含む検出回路とを備えたことを特徴とする突入電
    流防止回路。
JP17204791A 1991-07-12 1991-07-12 突入電流防止回路 Expired - Fee Related JP2701181B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17204791A JP2701181B2 (ja) 1991-07-12 1991-07-12 突入電流防止回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17204791A JP2701181B2 (ja) 1991-07-12 1991-07-12 突入電流防止回路

Publications (2)

Publication Number Publication Date
JPH0522932A true JPH0522932A (ja) 1993-01-29
JP2701181B2 JP2701181B2 (ja) 1998-01-21

Family

ID=15934552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17204791A Expired - Fee Related JP2701181B2 (ja) 1991-07-12 1991-07-12 突入電流防止回路

Country Status (1)

Country Link
JP (1) JP2701181B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010220415A (ja) * 2009-03-17 2010-09-30 Toshiba Tec Corp 直流電源装置
JP2014158367A (ja) * 2013-02-15 2014-08-28 Japan Radio Co Ltd 直流給電システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010220415A (ja) * 2009-03-17 2010-09-30 Toshiba Tec Corp 直流電源装置
JP2014158367A (ja) * 2013-02-15 2014-08-28 Japan Radio Co Ltd 直流給電システム

Also Published As

Publication number Publication date
JP2701181B2 (ja) 1998-01-21

Similar Documents

Publication Publication Date Title
US6301133B1 (en) Power supply system with ORing element and control circuit
US4494064A (en) Direct current inrush limiting circuit
JPS62250827A (ja) 過電流しや断回路
JP2004312901A (ja) スイッチング電源の過電流保護回路
US4242630A (en) Ferroresonant voltage regulator incorporating auxiliary winding for large current magnitudes of short duration
JPH11149320A (ja) 電源回路の保護手段
JP2004505359A (ja) モード切替え電源制御
JP2002186174A (ja) 電源回路の保護回路
JPH0522932A (ja) 突入電流防止回路
JPH096440A (ja) 突入電流防止回路
JPH09261958A (ja) 無停電性スイッチングレギュレータ
JPH11289657A (ja) 突入電流抑止装置
JPH10108457A (ja) スイッチング電源用制御回路
JP2001095240A (ja) 入力過電圧制限機能を備えた突入電流防止回路
JPH1032982A (ja) 突入電流防止回路
JPH09285114A (ja) 過電圧保護回路
JP3613037B2 (ja) Dc−dcコンバータ
JPH0537632Y2 (ja)
JP3177979B2 (ja) 3端子レギュレータの直列運転立上回路
JPS5932212Y2 (ja) スイツチングレギユレ−タ
JP3048502B2 (ja) 突入電流防止回路
JPH06318824A (ja) 電力制御部保護装置
JPH0230523B2 (ja) Dengensochinoshutsuryokuijokenshutsuhogokairo
JPH11168829A (ja) 電源装置
JP2586862Y2 (ja) レ−ザ管点灯電源装置における保護回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees