JPH0522377B2 - - Google Patents

Info

Publication number
JPH0522377B2
JPH0522377B2 JP58048070A JP4807083A JPH0522377B2 JP H0522377 B2 JPH0522377 B2 JP H0522377B2 JP 58048070 A JP58048070 A JP 58048070A JP 4807083 A JP4807083 A JP 4807083A JP H0522377 B2 JPH0522377 B2 JP H0522377B2
Authority
JP
Japan
Prior art keywords
layer
deposited
wafer
vacuum chamber
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58048070A
Other languages
English (en)
Other versions
JPS5956732A (ja
Inventor
Ranchun Yangu Peetaa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisys Corp
Original Assignee
Unisys Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisys Corp filed Critical Unisys Corp
Publication of JPS5956732A publication Critical patent/JPS5956732A/ja
Publication of JPH0522377B2 publication Critical patent/JPH0522377B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/143Masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Description

【発明の詳細な説明】
本発明は、ジヨセフソン接合素子または半導体
素子を作製するため真空蒸着される層のステツ
プ・エツジ(段のへり)に正斜面(または傾斜)
を作る新しい方法に関する。さらに詳しくは、本
発明は、垂直ステツプおよび負のステツプが排除
されて対称的な緩傾斜のステツプ変化となるよう
に真空蒸着される材料の正傾斜のステツプ・エツ
ジの角度を制御する方法を提供する。 真空室内で金属および絶縁材料の層を蒸着する
ことはジヨセフソン接合素子および半導体素子の
作製に用いられる周知の方法である。蒸着される
材料はボートや容器の中に入れて材料が蒸発する
まで加熱される。高真空下において、蒸発する材
料の分子および原子はその容器から等方的に外側
へ放射される。処理されるウエーハまたは基板は
蒸発する材料の点源から所定の距離に置かれる。
蒸発材料の原子および分子は点状材料の容器とウ
エーハ間の距離を直線的に移動して、真空室内の
ウエーハ並びにその周囲にある装置の表面に1つ
の層を形成する。 ウエーハの部分が標準の光硬化性樹脂のパター
ンでおおわれると、材料の蒸着はウエーハ上の所
定の部分に限定される。光硬化性樹脂のパターン
またはステンシルは所定領域のエツジ部に垂直の
高いステツプまたは垂直壁を形成する、或いは該
垂直壁がテーパをもつて形成される。光硬化性樹
脂ステンシルの製造における最近の開発は傾斜し
た側面を有する光硬化性樹脂の製造を可能にし
た。 蒸発性材料の点源が光硬化性樹脂パターンの垂
直壁の形成する穴の内側へ直線的に向けられる
と、基板のベース部は被覆されるかまたは被覆さ
れないことになる。蒸発材料の点源が光硬化性樹
脂の垂直壁をそれる見通し線(または照準線)で
光硬化性樹脂ステンシルの上に当るとき、その材
料は垂直壁の1つに蒸着され、材料の一部は光硬
化性樹脂パターンの他の垂直壁をそれて蒸着され
る。 材料の蒸着にさらされる光硬化性樹脂の最上部
におけるよりもウエーハのベース部により大きな
露出部分をもつた光硬化性パターンを作ることが
できる。従つて、光硬化性樹脂のパターンは最上
表面でアンダーカツトされてオフセツトの突起
(出張り)を提供する。そのようなオフセツトの
突起を有する光硬化性樹脂ステンシルはリフト・
オフの光硬化性樹脂パターンと呼ばれる。蒸着し
た材料がそのリフト・オフのパターンの上に蒸着
されるとき、リフト・オフパターンの最上のへり
は蒸着材料が直線に沿つて投射されてその照準線
にさらされるウエーハの投影面積上に蒸着される
穴窓を画定する。従つて、蒸着される同一電極又
は同一領域に一方のエツジに正傾斜そして他方の
エツジに負傾斜を与えることができる。 小型のウエーハを真空室内の蒸着材料源からか
なり離れた所に配置すると、蒸着される層は実質
的に垂直なへりの壁をもつことができる。ウエー
ハが大きかつたり、蒸発材料源までの距離が小さ
い場合は、垂直照準軸線からの角度偏位が大き
い。この偏位角が10°を越え始めると、蒸着され
た材料の部分は1つのへりに正斜面を有し、ウエ
ーハの反対側の他の部分は負斜面をもつことにな
る。 蒸着層のへりにおける負傾斜(斜面)はそのア
ンダーカツト部分に絶縁体の割れや空孔をもたら
す条件をつくつて、負斜面のへり上部に蒸着され
た逐次層間に不適当な絶縁および(または)不連
続をもたらす。最大の偏位角を受けるウエーハの
部分が蒸着時間の一部分の間に垂直軸に近い角度
で回転するように、大きな基板およびウエーハは
関節式または回転式支持体上に装着することが提
案されている。ウエーハのいずれかの部分が回転
軸を含むと、ウエーハの表面に渡つてなお角度偏
位が存在する。斜角で回転および蒸発すると、小
さなウエーハを処理するときには蒸着層の負傾斜
を少なくする傾向となるが、大きなウエーハの場
合にはこの負傾斜問題は解決されない。 ウエーハを回転および(または)連接すると
き、この移動を提供するために使用される支持装
置は、それが可能な場合、基板をジヨセフソン接
合素子の製造にしばしば必要な極低温に冷却する
ことを極めて困難にする。 従つて、蒸着層のステツプ・エツジにおける負
傾斜を排除する方法で真空室内において蒸着する
ことによつて金属または絶縁材料の層を蒸着する
ことが望まれる。さらに、ウエーハを移動するこ
となく対称的な正斜面(傾斜)を有する材料層を
真空蒸着する方法を提供することが望まれる。 本発明の主目的は真空蒸着層に正傾斜のステツ
プ(段)変化を与えることである。 本発明の別の主目的は真空蒸着層の正傾斜のス
テツプ変化の角度を制御することである。 本発明の別の主目的は真空蒸着層に対称的でゆ
るやかな正傾斜のステツプ変化を与える方法を提
供することである。 本発明の別の目的は真空蒸着層の正傾斜のステ
ツプ変化の角度を処理中に変えることである。 さらに本発明の目的は移動装置を必要とするこ
となく真空蒸着材料層間の負傾斜のステツプ変化
を排除する方法を提供することである。 本発明のこれらおよび他の目的に従つて、点源
(点状の材料源)から材料を蒸着する真空室が設
けられる。その材料が蒸発して原子および分子を
点源から等方的に分散させる前に、不活性ガスを
真空室に導入して圧力および不活性ガス環境の密
度を予め決めたレベルに上げる。真空室内の不活
性ガスの増大は蒸発した原子および分子と不活性
ガスとの衝突を促進して蒸発材料の見掛上の源を
点源からむしろ真空室の広い範囲に渡つて拡大さ
せる。被覆せんとする層の上にリフト・オフ・オ
ーバーハングの光硬化性樹脂ステンシルを付加す
る、そしてそのリフト・オフ光硬化樹脂ステンシ
ルの出張り(オーバーハング)の下側に蒸着が生
じて、垂直ステツプや負傾斜ステツプの代りに正
のゆるやかな傾斜のステツプ変化を与える。 本発明により解決される問題を説明する前に、
次の用語の定義をする。 (1) 本発明における「ステツプ」とは、半導体ま
たは超伝導体の層のへり(エツジ)を指し、絶
縁層または金属層の上下表面間の鉛直距離また
は高さを意味する。 (2) 「正の傾斜(または斜面)」は蒸着された層
の最上表面が蒸着された層のベースより小さい
ときに生じる、従つて傾斜またはステツプのへ
りは緩傾斜である。 (3) 「負の傾斜(または斜面)」は蒸着された層
の最上表面が蒸着された層のベースより大きい
ときに生じる、従つて傾斜またはステツプのへ
りはアンダーカツトである。 第1図は、上にパターンまたはステンシル11
が形成されているウエーハ10の部分拡大断面正
面図を示す。ステンシル11は、材料を蒸着して
電極13,14を形成できる開口部を中に画定す
るリフト・オフ式のパターンの穴12を有する。
矢印15は真空室(図示せず)内で蒸着される材
料の点光源からの照準線(見通し線)を画定す
る。原子および分子は高真空装置内で蒸着される
とき、点光源からの見通し線15は等方的であ
る。従つて、材料の原子および分子は光硬化性樹
脂のパターン11の上並びに穴12を通つて蒸着
して電極13を形成する。見通し線が基板または
ウエーハ10の表面に垂直のとき、電極13の側
面は見通し線と一直線になつて実質的に垂直であ
る。電極13のステツプ・エツジ16にはアンダ
ーカツトがないことがわかる。 電極14が点光源(図示せず)から実質的によ
り大きな見通し角度の線17を提供すると仮定す
ると、蒸着される材料は材料18として光硬化性
樹脂11の上に形成し、同様に穴12を介して蒸
着される材料は電極14を形成する。電極14は
負傾斜のステツプ19と正傾斜のステツプ21を有す
ることがわかる。 第2図は、光硬化性樹脂11を除去して別の層
を基板10および電極13の上に蒸着してジヨセ
フソン接合素子に関係した層を形成した後の基板
10上のベース電極13を示す。第1の層22
は、基板10の面に実質的に垂直な角度の見通し
線15で蒸着によつて形成された絶縁層である。
絶縁層22はベース電極13と同じか或いはそれ
より厚い酸化ケイ素が望ましい。その材料はステ
ツプ・エツジ16の上における絶縁層22の厚さ
が絶縁層22の他の部分より著しく薄いように形
成されることがわかる。点23で示すこの薄い絶
縁臨界部分が容易に割れが入つてジヨセフソン接
合素子の有用性をこわす応力部分となる。絶縁層
22の上には絶縁層22とほぼ同一または厚いカ
ウンター電極24が示されている。層24も均一
層として形成されるから、ステツプ・エツジ16
の上に、蒸着層形成中の円滑作用のため絶縁層2
2におけるステツプ変化のように急激ではないが
ステツプ変化が生じる。従つて、絶縁層22とカ
ウンター電極層24間の臨界部分25は応力部分
23程大きくない。しかし、望ましくはないが、
臨界部分25における距離をさらに大きくするた
めにカウンター電極層24の厚さを大きくするこ
とが可能である。カウンター電極層24の上に不
動態化層26を付加してジヨセフソン接合素子に
絶縁と保護を提供する。典型的に、不動態下層は
絶縁層23およびカウンター電極層24よりかな
り厚いから、ステツプ16の上に臨界(あぶない)
部分が生じる可能性は少ない。 第3図は、光硬化性ステンシル11およびその
上の材料18の除去後、そしてジヨセフソン接合
素子を形成する3層を蒸着した後の電極14を示
す。前述と同じ方法で酸化ケイ素層22′が形成
される、そして第2図の臨界部分23に対応する
同じ臨界部分23′が形成される。見通し線17
で示すように垂直軸からの角度偏位が大きいた
め、電極14の左側の臨界部分23′を第2図に
示す臨界部分23よりかなり小さく作ることが可
能である。カウンター電極層24′が形成される
とき、臨界部分25′がステツプ部分21′の上に形
成される。電極14の右側の臨界部分25′は蒸
着される材料の円滑作用のため電極14の左側の
臨界部部25′より小さい。不動態化層26′は、
カウンター電極24′の上に部分23′,35′に
示すものより臨界的(あぶない)応力部分を回避
するのに十分な厚さで形成される。 第1図〜第3図の略図は正確な尺度ではない
が、見通し線および点源蒸着が真空蒸着法に採用
されるとき生じる問題を明示すべく、蒸着される
電極および層の近似的な相対寸法を表わしている
ことが理解される。電極14の左側に示すアンダ
ーカツトの負傾斜が、蒸着材料が負傾斜21′の
基部における空間を完全に充てんできずそしてこ
の点に絶縁空孔が生じる条件をつくるであろうこ
とは全くありうる。ジヨセフソン接合素子は室温
と約4〓との間を反復して加熱、冷却されるか
ら、層の薄い部分における応力集中はジヨセフソ
ン接合素子の内部割れおよび破損をもたらすのに
充分である。 第4図は対称的な正斜面28,29を有するベ
ース電極27を示す。ベース電極27が正の緩傾
斜をもつて作られる場合、次に蒸着される層はベ
ース電極27の輪郭の実質的に均一な複製として
蒸着される。従つて第1図〜第3図および先行技
術を参照して前に説明したような薄板化および応
力集中の部分はない。絶縁層31は、ベース電極
27の上にそして正斜面28,29並びに基板1
0の上に実質的に均一に示されている。カウンタ
ー電極32が絶縁層31の上に形成されるとき、
絶縁層31の場合よりもさらに大きな層の均一性
とわずかな平滑作用がある。カウンタ電極層32
の均一性は既に得られているから、不動態化層3
3はさらに薄くかつ強く作られる。不動態化材料
の厚い層33は応力集中を促進する傾向にある
が、その薄い層33は熱サイクリングによる応力
の影響をより受けにくいことは周知である。 第5図は、間隙の頂上36から横に伸びる出張
り(または突起)35を有する光硬化性ステンシ
ルパターン34の部分拡大横断面を示す。ベース
電極27は出張り35の下に形成された正傾斜
(斜面)を有している。斜面29における正傾斜
の量は鉛直からの角度θで示される。角度が逆方
向でアンダーカツト突起として後方へ傾斜する場
合には、傾斜角を画定する角度θは負傾斜となる
ことが理解される。第4図および第5図に示すベ
ース電極27並びに層31〜33の形成は後述の
ように光源(図示せず)から形成されない。対称
的斜面28,29を正斜面として形成するために
は、斜面28と29に同時に平行である見通し線
をもつた材料源を設ける必要がある。 第6図は正斜面の角度とアルゴン不活性ガスの
圧力との関係グラフを示す。材料の点源を真空室
に設ける場合、最初に真空室を殆んどの金属材料
に対して少なくとも10-6トールそしてアルミニウ
ムに対しては10-5トールの高真空に排気する。必
要な高真空が得られた後、所定量の不活性ガスを
導入して真空室内の圧力を所望の結果に依存して
大体10-4〜10-1の圧力に上げる。本発明法に使用
する不活性ガスがアルゴンの場合には第6図のチ
ヤートが適用できる。第5図に示す角度θを正斜
面の角度として60°が必要なときは、10-2トール
のアルゴン圧力がこの望ましい正斜面を作ること
ができる。第6図に示したグラフは鉛−インジウ
ム−金から成るベース電極を蒸着するためにつく
られるものであつて、他の金属から成るベース電
極の場合には、この関係は多少変わり、また他の
不活性ガスを使用する場合にもこの関係は少し変
わつてくる。 望ましい正斜面を得るための説明は点源が単一
の点源をもたない拡大源となつたことである。不
活性ガスは蒸着される原子および分子を基板また
はウエーハ10と材料の点源との間の距離に渡つ
て不活性ガスと衝突させる。原子が他の原子と衝
突する前に移行する平均距離を定義する平均自由
行程(MFP)は記号L(cm)で示されいる。Lは
5×10-3/アルゴン圧力(トール)に等しいこと
が知られている。例えば、Chemical Engineers
Handbook、p.656−657、published by
McGraw−Hill Book、Co.(1950).を参照され
たい。第1表はアルゴンの圧力条件に対する平均
自由工程(cm)および、蒸着材料とアルゴン不活
性ガス間の平均衝突数を示す。左欄の高真空圧力
10-6トールは汚染ガスを実質的に含まず、アルゴ
ンガスは存在しない。これらの条件下における35
cmの距離に渡つた平均衝突数は1より著しく小さ
い。しかしながら、その高真空圧力が10-4トール
なるアルゴン雰囲気に代わると、平均自由行程は
50cmとなつて、蒸着される材料と基板10間の距
離に渡る平均衝突数は1に近づく。真空室のアル
ゴン圧力が一旦10-3トールに安定化されると、平
均自由行程は5cmに減少し、基板に到着する前に
蒸着される材料の分子間で約7回の衝突が生じ
る。材料源から基板10へ移行する間に7回の衝
突は乱散または分散作用を開始さすのに十分であ
り、従つて点源はもはや点源ではなくて真空室全
体に広がる拡大源と見なされことがわかる。不活
性アルゴンガスの圧力が増すに伴い、正斜面の角
度θも増す。
【表】 真空室にアルゴン不活性ガスが存在すると蒸着
材料の点源が分散してリフト・オフ式光硬化性樹
脂ステンシルの突起の下側の正角度で形成するこ
とを説明したが、鉛−イソジウム−金以外の材料
および他の不活性ガスを同じ結果を得るために使
用できることがわかる。例えば、ジヨセフソン接
合素子を得るために第4図に関して説明した全て
の層はアルゴンガスの存在下で蒸着された。 正斜面およびステツプのゆるやかな変化を得る
望ましい重要な成果の1つは、既に工業的に採用
されている標準の方法にさらにコストを加えるこ
となく非常に高収率(歩留り)の満足の素子が作
れることである。さらに、本発明法の利点は、ウ
エーハを蒸着される材料の点源と軸整列または垂
直整列させる必要がなく真空室にウエーハを充て
んできることである。従つて、高収率が得られる
のみならず、高収率と同時に極めて高い生産速度
が得られる。 真空室内で蒸着される材料層の正斜面は蒸着時
に不活性ガスを調節することによつて制御できる
ことを説明したが、層間の正傾斜の量は層の蒸着
過程において変えうることが理解される。 本発明法はカスタム素子の製造業者に対しても
う1つの利点を有する。カスタム素子が製造され
るとき、真空室は大量生産に使用される極めて大
きな真空室に比べて一般に小型である。本発明法
を用いて、蒸着材料源から基板までの距離が12イ
ンチ以下で見通し角度が点源から10゜以上である
ところの真空室内で6インチ直径までの大きなウ
エーハを処理できる。層上に得られる対照的な正
傾斜の量は不活性ガスの圧力によつて制御するこ
とができる。 極小導線の線幅は本発明によつて若干増すが、
殆んどの場合に利点が欠点よりもはるかにまさつ
ている。例えば、集積回路の導線が集積回路の別
の導線と交さするとき、垂直ステツプにおける応
力集中点は正の緩傾斜のステツプ変化を採用する
ことによつて完全に排除される。
【図面の簡単な説明】
第1図は、従来の方法によつて真空室内で上に
電極材料が蒸着されるウエーハの一部分を示す拡
大部分横断面正面図。第2図は上に複数層を蒸着
した後における第1図の電極の1つの拡大部分横
断面正面図。第3図は上に複数の層を蒸着した後
における第1図のもう1つの電極の拡大部分横断
面略図。第4図は上に複数の層を蒸着した後にお
ける本発明による新しい正傾斜のステツプ電極を
示す拡大部分横断面正面図。第5図は電極蒸着後
における第4図の新しい正傾斜のステツプ電極に
近接する光硬化性樹脂リフト・オフ・ステンシル
のへり部の拡大部分横断面正面図。第6図はアル
ゴン不活性ガスの存在下で鉛−インジウム−金合
金の蒸着中に得られた正傾斜の角度間の関係の示
すグラフ。 符号の説明、10……ウエーハ、11,34…
…パターンまたはステンシル、13,14,27
……ベース電極、15,17……見通し(照準)
線、16……ステツプ・エツジ、19……負傾斜
のステツプ、21……正傾斜のステツプ、24,
24′,32……カウンター電極、23,23′,
25,25′……臨界部分、28,29……正斜
面、35……出張り(突起)

Claims (1)

  1. 【特許請求の範囲】 1 下記の(a)〜(h)の工程からなることを特徴とす
    る真空室内で処理されるウエーハ上に蒸着される
    材料層に正傾斜のステツプ変化を与える方法: (a) 処理せんとするウエーハの層に光硬化性樹脂
    のリフト・オフ・オーバーハングのパターンを
    付加して上に材料が蒸着される前記ウエーハ層
    のオーバーハング部分を画定する工程、 (b) 前記ウエーハを真空室内に配置する工程、 (c) 前記真空室内の圧力を有害な痕跡の酸素、水
    蒸気および一酸化炭素を除去するのに十分低い
    圧力に下げる工程、 (d) 前記真空室に不活性ガスを導入してその中に
    不活性ガス環境を提供する工程、 (e) 前記不活性ガス環境の圧力を1×10-4〜5×
    10-2トールの範囲内の一定の圧力値に安定させ
    る工程、 (f) 前記リフト・オフ・パターンおよび前記ウエ
    ーハ層のオーバーハング部分の上に材料層を蒸
    着する工程、 (g) 前記不活性ガス環境圧力を予め決めた値に保
    つて、蒸着せんとする前記材料を前記光硬化性
    樹脂のオーバーハング部分の下側に分散させて
    正傾斜のステツプ変化を形成さす工程、および (h) へり部に正傾斜のステツプ変化を有した前記
    蒸着層を残して前記光硬化性樹脂のリフト・オ
    フ・オーバーハングのパターンを除去する工
    程。
JP58048070A 1982-03-26 1983-03-24 真空蒸着層に正傾斜のステツプ変化を与える方法 Granted JPS5956732A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US362577 1982-03-26
US06/362,577 US4405658A (en) 1982-03-26 1982-03-26 Method of producing positive slope step changes on vacuum deposited layers

Publications (2)

Publication Number Publication Date
JPS5956732A JPS5956732A (ja) 1984-04-02
JPH0522377B2 true JPH0522377B2 (ja) 1993-03-29

Family

ID=23426647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58048070A Granted JPS5956732A (ja) 1982-03-26 1983-03-24 真空蒸着層に正傾斜のステツプ変化を与える方法

Country Status (5)

Country Link
US (1) US4405658A (ja)
EP (1) EP0090613B1 (ja)
JP (1) JPS5956732A (ja)
CA (1) CA1192672A (ja)
DE (1) DE3379137D1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0082588A3 (en) * 1981-11-02 1983-10-26 Konica Corporation Photolithographic elements for the production of metal images
US4496648A (en) * 1982-03-26 1985-01-29 Sperry Corporation Method of making high reliability lead-alloy Josephson junction
US5357397A (en) * 1993-03-15 1994-10-18 Hewlett-Packard Company Electric field emitter device for electrostatic discharge protection of integrated circuits
JPH09184080A (ja) * 1995-12-27 1997-07-15 Vacuum Metallurgical Co Ltd 超微粒子による薄膜形成方法、およびその薄膜形成装置
US6855299B1 (en) * 1998-06-04 2005-02-15 Kenneth J. Southwick Collider chamber apparatus and method of use of same
US6110432A (en) * 1998-06-04 2000-08-29 Southwick; Kenneth J. Collider chamber apparatus and method of use of same
KR101446910B1 (ko) * 2007-12-27 2014-10-06 주식회사 동진쎄미켐 도전성 유리의 투명전도 산화막 패턴 형성방법 및 이에의하여 제조되는 도전성 유리
US20090252845A1 (en) * 2008-04-03 2009-10-08 Southwick Kenneth J Collider chamber apparatus and method of use
US20100187320A1 (en) * 2009-01-29 2010-07-29 Southwick Kenneth J Methods and systems for recovering and redistributing heat
US20110149678A1 (en) * 2009-10-09 2011-06-23 Southwick Kenneth J Methods of and Systems for Improving the Operation of Electric Motor Driven Equipment
TWI513993B (zh) 2013-03-26 2015-12-21 Ind Tech Res Inst 三軸磁場感測器、製作磁場感測結構的方法與磁場感測電路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7412383A (nl) * 1974-09-19 1976-03-23 Philips Nv Werkwijze voor het vervaardigen van een in- richting met een geleiderpatroon.
US4129167A (en) * 1977-07-18 1978-12-12 General Electric Company Nb3 Ge superconductive films grown with nitrogen
US4218532A (en) * 1977-10-13 1980-08-19 Bell Telephone Laboratories, Incorporated Photolithographic technique for depositing thin films
US4224361A (en) * 1978-09-05 1980-09-23 International Business Machines Corporation High temperature lift-off technique

Also Published As

Publication number Publication date
EP0090613A2 (en) 1983-10-05
EP0090613A3 (en) 1986-10-01
US4405658A (en) 1983-09-20
JPS5956732A (ja) 1984-04-02
EP0090613B1 (en) 1989-02-01
CA1192672A (en) 1985-08-27
DE3379137D1 (en) 1989-03-09

Similar Documents

Publication Publication Date Title
US5171412A (en) Material deposition method for integrated circuit manufacturing
US5081064A (en) Method of forming electrical contact between interconnection layers located at different layer levels
KR19980080768A (ko) 낮은 저항을 갖는 평활한 질화 티타늄 박막
JPH0522377B2 (ja)
GB2119166A (en) Integrated circuit planarizing process
KR100243785B1 (ko) 스텝된 반도체 웨이퍼 위에 알루미늄층을 형성시키기위한 다단계 스퍼터링 방법
EP0258698B1 (en) Dry etching method
JPS61170050A (ja) 低抵抗接点の形成方法
US20200135464A1 (en) Methods and apparatus for patterning substrates using asymmetric physical vapor deposition
US4418095A (en) Method of making planarized Josephson junction devices
US5614070A (en) Sputtering apparatus for forming metal lines
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
KR100270460B1 (ko) 스퍼터링장치
JPS5987834A (ja) 薄膜形成方法
KR100200499B1 (ko) 반도체 소자의 금속배선막 형성방법
KR100480572B1 (ko) 알루미늄배선층형성방법
JPH10324966A (ja) 真空蒸着装置及び真空蒸着法
JPS5932126A (ja) 半導体装置の製造方法
JPS63155645A (ja) 表面平坦化方法
KR100458294B1 (ko) 반도체소자의장벽금속층형성방법
KR0161431B1 (ko) 스퍼터링 장치 및 이를 이용한 금속막 형성방법
JPH0311543B2 (ja)
JPS58199523A (ja) 半導体装置の製造方法
JPS6329504A (ja) バイアススパツタ方法
JPS61172327A (ja) 導体膜の堆積方法