JPH05219584A - 分散交換ネットワークに対する同報通信システム - Google Patents

分散交換ネットワークに対する同報通信システム

Info

Publication number
JPH05219584A
JPH05219584A JP4283764A JP28376492A JPH05219584A JP H05219584 A JPH05219584 A JP H05219584A JP 4283764 A JP4283764 A JP 4283764A JP 28376492 A JP28376492 A JP 28376492A JP H05219584 A JPH05219584 A JP H05219584A
Authority
JP
Japan
Prior art keywords
switch
message
port
channel
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4283764A
Other languages
English (en)
Other versions
JP3569294B2 (ja
Inventor
John M Cotton
エム、コットン ジョン
Neil C Olsen
シー、オールセン ニール
Nicholas Necula
ネキュラ ニコラス
William A Oswald
エイ、オズワルド ウィリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
I P C INFUOOMEISHIYON SYST Inc
IPC INF SYST Inc
Original Assignee
I P C INFUOOMEISHIYON SYST Inc
IPC INF SYST Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by I P C INFUOOMEISHIYON SYST Inc, IPC INF SYST Inc filed Critical I P C INFUOOMEISHIYON SYST Inc
Publication of JPH05219584A publication Critical patent/JPH05219584A/ja
Application granted granted Critical
Publication of JP3569294B2 publication Critical patent/JP3569294B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0407Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Sub-Exchange Stations And Push- Button Telephones (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 (修正有) 【目的】交換ネットワークを通じたメッセージのマルチ
キャスティング又は同報通信のための方法と装置を提供
する。 【構成】インターフェイススイッチ機能プロセッサー
が、同報通信メッセージ内に含まれるデータの形式を識
別するための特定のコマンドコードとともに、第1チャ
ンネル上の2バイトのデータ、およびこれと対をなす第
2チャンネル上の同一フレーム内のデータの別の2バイ
トのデータからなる同報通信メッセージを初期設定す
る。同報通信メッセージは、交換ネットワークの折り返
し点に達するまで、非同報通信的な方法で交換ネットワ
ーク内に伝送される。折り返し点から、同報通信メッセ
ージは、交換ネットワークからインターフェイススイッ
チ22に向けられたすべての使用可能な同報通信チャン
ネル上を伝送される。

Description

【発明の詳細な説明】
【0001】
【発明の背景】本発明は、分散処理システム、特に、分
散交換ネットワークにおいて使用するための同報通信シ
ステムに関するものである。
【0002】ときには「トレーダータレット」と呼ばれ
る、多重回線電話キーステーションは、銀行、証券会社
および他の投資会社におけるトレーディングオペレーシ
ョンのような、高速通信ネットワークにおいて広範に使
用されている。この形式の電話機によれば、キーステー
ション上の単一のキーを押すことによって選択される1
本の回線によって、多数の電話回線に直接アクセスする
ことができる。トレーダータレットは、一般に少なくと
も30個の回線キーを含んでおり、しばしば数百個の回
線キーを含んでいる。トレーダータレットは、通常、回
線数が電話機の数よりも多いのに対し、通常の電話キー
ステーションによって、電話機の数が回線数を上回って
いるようなネットワークにおいて使用される。
【0003】各電話キーステーションは、トレーディン
グルーム内におけるシステムの別の電話キーステーショ
ンにアクセスし、多数の外線および専用回線にアクセス
する。各電話ユーザーは、会議モードにおいて、同時に
いくつかの回線または端末機に接続され得る。
【0004】大きなトレーディングルームは、数百万ド
ルを有する多くのトランザクションを含みうる。典型的
なトレーディングトランザクションは、例えば、最適の
価格で売買するための望ましい安全性を備えたトレーダ
ーを捜し出すための、高速の一連の短い電話会話を含ん
でいる。典型的なコールが数秒間続き、単一のトランザ
クションが進行している間に1分間あたり多数のコール
が発生する。
【0005】このようなトレーダーネットワークシステ
ムにおいて要求される重要な機能は、電話キーステーシ
ョンのそれぞれにおいて、ステーションにアクセス可能
なそれぞれの回線の現在の状態を表示することである。
回線状態の表示は、通常、「話中の」回線に対する連続
点灯表示、「保留」または「リンギング」状態の回線に
対する点滅表示、および空き回線に対する無表示の形式
で行われる。回線状態をモニタリングするための従来の
システムが、ブラウンシュタイン(Braunstein)等に付与
された米国特許第4,998,275 号に開示されている。さら
に、トレーダータレット電話ステーションは、使用中の
回線を表示することができ、トレーダーがいつも回線上
の別のパーティーを識別することができるようにしなけ
ればならない。
【0006】従来のボタン電話システムにおいて使用さ
れている交換ネットワークでは、回線状態表示は、一般
に、プロセッサーによる回線カードの連続的なポーリン
グ、および回線状態データの連続的な分布を含む専用の
動作であった。回線状態情報は、音声およびデータ情報
と異なり、事象方式よりもむしろポーリング方式に基づ
いてシステム内を連続的に伝送される。加えて、ポーリ
ング形式の回線状態伝送システムは、システムを通じて
使用可能な情報は、単なる非使用、リンギング、話中お
よび保留の回線表示のみであるように達成される。
【0007】大きなキーシステムでは、システム内のす
べての回線の状態の連続した伝送は、ポーリング機構上
のトラフィックローディングの増大または状態シグナル
伝送の極端な遅延に帰着する。回線状態伝送システムの
トラフィックローディングの増大およびシステム特殊作
成によって、システムは、また、システムデータおよび
事象発生の同報通信のような他のシステム機能に適合す
ることができなくなる。
【0008】
【発明の要約】以上のことに鑑み、本発明の目的は、交
換ネットワークを通じたメッセージのマルチキャスティ
ングまたは同報通信のための新規な方法および装置を提
供あうることである。本発明の別の目的は、交換ネット
ワークを通じた、複数の発信ポイントからメッセージを
同時にマルチキャストしまたは同報通信するための方法
および装置を提供することである。
【0009】本発明のさらに別の目的は、事象方式に基
づき、回線状態情報をキーステーションに同報通信する
ための方法および装置を提供することである。
【0010】本発明のさらに別の目的は、分散交換ネッ
トワークに接続された各キーステーションに回線状態表
示を与えるための方法および装置を提供することであ
る。
【0011】本発明による回線状態同報通信システム
は、状態ポーリングよりもむしろ事象同報通信に基づい
ている。インターフェイススイッチが回線をモニタし、
回線状態の変化が生じたときを検出する。キーステーシ
ョンに関係する回線状態メモリが、交換ネットワークに
接続された各回線ごとの現在の状態を記憶する。回線状
態情報は、同報通信され、すべての回線状態メモリが更
新される。回線状態メモリは、回線キー割当てテーブル
と結合し、割り当てられた回線キーに隣接するキーステ
ーション上に適当な回線状態表示を与える。
【0012】回線状態の変化に対応する同報通信メッセ
ージは、それらが、ネットワーク内の折り返しまたは反
射点に達するまで、非同報通信的な方法で交換ネットワ
ーク内に送られる。折り返し点から、メッセージは、放
射状に分散され、すべての回線状態メモリに向けてすべ
てのスイッチポートに同報通信される。スイッチ素子
は、それぞれ、「イン」FIFOバッファーおよび「ア
ウト」FIFOバッファーを有している。FIFOバッ
ファーは、同時にいくつかのソースから到達するメッセ
ージのオーバーラップを防止する。
【0013】本発明の前述した特徴および別の特徴、並
びに長所を、以下の本発明の好ましい実施例の詳細な説
明において、添付図面を参照しながら説明する。
【0014】
【好ましい実施例の詳細な説明】A.システムレイアウ
ト 図1には、本発明によるユニット11〜15として一般
に表された、種々の形式の音声またはデータ装置および
電話回線を相互に接続するための交換ネットワークが示
してある。好ましい実施例においては、交換ネットワー
クは、一般に4つのステージを有している。最初の2つ
のステージは、インターフェイス(I/F)スイッチ2
2およびアクセススイッチ(AS)24と呼ばれ、電話
回線および端末装置のための交換ネットワークに対する
エントリーポイントを与えるターミナルユニット20内
に存在する。第3および第4のステージは、セクション
スイッチ26および反射スイッチ28と呼ばれ、それぞ
れ、別個のスイッチプレーン30上に配置されている。
【0015】ターミナルユニット20はそれぞれ、14
個のインターフェイススイッチ22および3個のアクセ
ススイッチ24を有している。ターミナルユニットにお
けるインターフェイススイッチはそれぞれ、通信リンク
によって、3個の関係するアクセススイッチに結合され
ている。好ましい実施例において、交換ネットワークに
は6個のスイッチプレーン30が存在する。ターミナル
ユニットの3個のアクセススイッチのそれぞれは、その
対応する通信リンクを通じて、6個のスイッチプレーン
のうちの4個からなる異なる組に結合されている。
【0016】スイッチプレーン上のセクションスイッチ
は、ターミナルユニットからの3個のアクセススイッチ
のうちの2個に結合されている。したがって、この構成
を有する最大のシステムには、スイッチプレーン上に1
9個のセクションスイッチが存在するので、各プレーン
に結合された95個ものターミナルユニットが存在す
る。
【0017】この構成を有する最大のシステムにおい
て、各スイッチプレーンは、また9個の反射スイッチ2
8を有している。反射スイッチ28は、それぞれ、すべ
ての他のセクションスイッチに結合されている。この構
成によって、通信経路が、キーステーション側における
インターフェイススイッチ、3個のアクセススイッチの
いずれか1個、および6個のスイッチプレーンのいずれ
か1個上の適当なセクションスイッチおよび反射スイッ
チ、並びに回線側における3個のアクセススイッチのう
ちのいずれか1個およびインターフェイススイッチを通
じて、キーステーションから回線端末に確立され得る。
アクセススイッチ、セクションスイッチ、反射スイッチ
または交換スイッチのいずれかが障害を起こした場合に
は、交換ネットワークを通じて、利用可能な多数の経路
が常に存在する。インターフェイススイッチが障害を起
こした場合には、この障害は、特定の障害を起こしたイ
ンターフェイススイッチに接続されたターミナルユニッ
トに影響を及ぼすだけであり、システムの残りの部分の
作動には全く影響を及ぼさない。ステージにおけるスイ
ッチの総数は、システムの大きさ、必要とされる非ブロ
ッキング通信の程度および必要とされる冗長性の程度に
依存する。交換ネットワークの別の実施例は、スイッチ
素子に接続するための別の構成を有している。
【0018】スイッチ素子はそれぞれ独立に作動し、独
立のプロセッサーによって制御される。好ましい実施例
において、すべてのスイッチ素子、すなわち、インター
フェイススイッチ、アクセススイッチ、セクションスイ
ッチおよび反射スイッチは、多くの共通の構造的素子を
有している。各スイッチ素子は、複数個のインプットス
イッチポートおよび複数個のアウトプットスイッチポー
トを有している。スイッチポートを通じた通信は、32
個の時分割されたチャンネル上にある。システムアーキ
テクチャーは、音声およびデータを同時に送受信する2
4ビットパルス符号変調(PCM)チャンネルを使用す
ることを基本としている。各スイッチ素子に関係するプ
ロセッサーは、(1つのポートから別のポートに至る)
空間内で切り換えを行こと、および(1つのチャンネル
から別のチャンネルに至る)時間内に切り換えを行うこ
とができる。
【0019】好ましい実施例において、反射スイッチ、
セクションスイッチおよびアクセススイッチは、基本的
に同一であり、それぞれ19個のスイッチポートを有し
ている。インターフェイススイッチは、他のスイッチ素
子と同様であるが、これらより小さく、1個のターミナ
ルポートおよび4個のスイッチポートを有している。イ
ンターフェイススイッチの別の実施例は、4個以上のス
イッチポートを有し得る。
【0020】B.ポートグループの割当て 交換ネットワークは、ソースと宛先の間の音声またはデ
ータ通信を伝送するための複数の経路を備えている。す
なわち、いずれのスイッチ素子においても、その宛先に
向かう伝送を行うために利用可能な多数個のスイッチポ
ートが存在する。ポートグループは、その宛先へのかか
る伝送を経路づけするために使用され得るスイッチ素子
に対する多数のスイッチポートを指定する。ポートグル
ープが一旦指定される(すなわちスイッチポートがいず
れかのポートグループに割り当てられる)と、交換ネッ
トワークの構成が確立される。ポートグループ割当て情
報が、その後、システム初期設定の間に、適当なスイッ
チ素子内にロードされる。好ましい実施例において、3
2個のポートグループが使用可能である。ポートグルー
プ0〜19は、個々のスイッチポートを識別するために
保存され、一方、スイッチポートグループ20〜31
は、スイッチポートのグループを指定するために保存さ
れる。
【0021】図1に示したように、インターフェイスス
イッチは、端末装置に接続された1個のターミナルポー
ト(ポート#18)および同一のターミナルユニット内
の3個のアクセススイッチに結合された3個のスイッチ
ポート(ポート#0〜ポート#2)を有している。すべ
てのインターフェイススイッチにおける1つのポート
(ポート#3)は、ブリッジポート(以下に説明するよ
うに、アウトプットがインプットに接続されているスイ
ッチポート)に対して保存される。加えて、すべてのイ
ンターフェイススイッチにおける1つのポート(ポート
#19)は、リンクデータポート(以下に詳細に説明す
るように、スイッチ素子がデータパケットをネットワー
クに対して送受信することを許可するスイッチポート)
に対して保存される。好ましくは、次のようなポートグ
ループの割当てがインターフェイススイッチに対して使
用される。
【0022】インターフェイススイッチ 対応するポート ポートグループ 0 ポート#0(アクセススイッチステージに対し) 1 ポート#1(アクセススイッチステージに対し) 2 ポート#2(アクセススイッチステージに対し) 3 ポート#3(ブリッジに対し) 4〜17 未定義 18 ポート#18(端末装置に対し) 19 ポート#19(リンクデータポート) 20 ポート#0,1,2 21 ポート#0,1 22 ポート#1,2 23 ポート#0,2 24〜31 未定義
【0023】この定義は、インターフェイススイッチを
アクセススイッチに接続する3個のスイッチポートがす
べて、出力通信リンク(ポートグループ20)に対して
識別されること、アクセススイッチ(ポートグループ2
1〜23)に移行する2個のスイッチポートのすべての
組み合わせが識別されること、または個々のスイッチポ
ートがすべて、アクセスステージ(ポートグループ0〜
2)に対する出力通信リンクとして識別されることを可
能にする。
【0024】図1に示したように、アクセススイッチの
14個のスイッチポート(ポート#0〜ポート#13)
は、ターミナルユニット上の14個の関係するインター
フェイススイッチに結合されており、アクセススイッチ
の残りの4個のスイッチポート(ポート#14〜ポート
#17)は、6個のスイッチプレーンのうちの4個上に
ある4個のセクションスイッチに結合されている。すべ
てのアクセススイッチにおける1個のポート(ポート#
19)は、リンクデータポートに対して保存される。加
えて、すべてのアクセススイッチにおける1個のポート
(ポート#18)は、望まれた伝送を記録するためのテ
ープ装置に結合されている。好ましくは、次のポートグ
ループの割当てがアクセススイッチに対して用いられ
る。
【0025】アクセススイッチ 対応するポート ポートグループ 0〜19 各々の独立なポート(ポート#0〜ポート#19) 20 ポート#14,15,16,17(セクションスイッチステージに対し ) 21〜31 未定義
【0026】この規約は、アクセススイッチをセクショ
ンスイッチに接続する4個のスイッチポートがすべて、
出力通信リンクとして識別されること、あるいは個々の
スイッチポートがすべて出力通信リンクとして識別され
ることを可能にする。交換ネットワークの冗長なアーキ
テクチャーによって、アクセススイッチに接続された4
個のスイッチプレーンがすべて、伝送のために使用され
得る。すなわち、ポートグループ20は、出力経路を十
分に識別する。しかしながら、ポートグループ21〜3
1は、依然としてポートグループのさらなる定義のため
に使用可能である。
【0027】図1に示したように、セクションスイッチ
の10個のスイッチポート(ポート#0〜ポート#9)
は、5個のターミナルユニット(TU1〜TU5)の関
係するアクセススイッチに結合されており、セクション
スイッチの9個のスイッチポート(ポート#10〜ポー
ト#18)は、同一のスイッチプレーン上の9個の反射
スイッチに結合されている。説明のために、ターミナル
ユニットTU1は、ポート#0およびポート#5に結合
されている。TU2は、ポート#1およびポート#6に
結合されている。TU3は、ポート#2およびポート#
7に結合されている。TU4は、ポート#3およびポー
ト#8に結合されている。TU5は、ポート#4および
ポート#9に結合されている。すべてのセクションスイ
ッチにおける1個のポート(ポート#19)は、リンク
データポートに対して保存される。好ましくは、次のポ
ートグループの割当てがセクションスイッチに対して使
用される。
【0028】セクションスイッチ 対応するポート ポートグループ 0〜19 各々の独立なポート(ポート#0〜ポート#19) 20 ポート#0,5(TU1に対応する) 21 ポート#1,6(TU2に対応する) 22 ポート#2,7(TU3に対応する) 23 ポート#3,8(TU4に対応する) 24 ポート#4,9(TU5に対応する) 25 ポート#10〜#18 26〜31 未定義
【0029】この定義は、セクションスイッチに接続さ
れたターミナルユニットのそれぞれに対するポートグル
ープを定義する。加えて、この定義は、反射スイッチに
出力する伝送に対するポートグループ(ポートグループ
25)を定義する。セクションスイッチから反射スイッ
チに伝播する伝送に対して、伝送は、9個の反射スイッ
チのいずれかに向けられる。
【0030】図1に示したように、反射スイッチは(ポ
ート#0〜ポート#18を通じて)すべてのセクション
スイッチに、すなわちすべてのターミナルユニットに伝
送する。しかしながら、反射スイッチから特定のターミ
ナルユニットに達するには、ただ1個のセクションスイ
ッチが適している。すなわち、いかなるポートグループ
も定義されない。すべての反射スイッチにおける1個の
ポート(ポート#19)は、リンクデータポートに対し
て保存される。好ましくは、次のポートグループの割当
てが反射スイッチに対して使用される。
【0031】反射スイッチ 対応するポート ポートグループ 0〜19 個々のポート(ポート#0〜ポート#19) 20〜31 未定義
【0032】この定義は、個々の独立なスイッチポート
だけを、反射スイッチからの適当なアウトプット経路と
して識別する。
【0033】C.スイッチデータフォーマット スイッチ素子に対するデータフォーマットを、図2に示
した。通信リンクはそれぞれ、シリアルフォーマットに
おける時分割多重化(TDM)ディジタル情報の32の
チャンネルを搬送する。図示のように、TDMフォーマ
ットの各フレームは、32のチャンネルを表している。
各チャンネルは、スイッチ素子内で処理されるとき、2
4ビットの情報を含む通信リンクを越える30ビットを
有している。各スイッチ素子は、入力チャンネルセグメ
ント上の5B/4Bデコーディングを与える。その結
果、通信リンク内の30ビットセグメントが情報の24
ビットセグメントに変換される。残りの6ビットがエラ
ー補正のために使用される。エンコーディングは、クロ
ック抽出のための適当な1の密度を与え、フレームのチ
ャンネル0内のフレーム指示シグナルが模倣され得ない
ことを保証するために使用される。各スイッチ素子は、
24ビットチャンネル情報を伝送する前に、4B/5B
エンコーディングを実行し、30ビットチャンネルを有
する通信リンクを与える。各フレームの長さは125μ
秒である。各フレームのチャンネル0は、同期情報を含
んでおり、クロッキング情報を含むこともできる。チャ
ンネル30および31は、回線状態情報を同報通信する
ために使用され得る。
【0034】好ましい実施例において、24ビットのチ
ャンネルワードの情報は、8ビットのコマンドコードと
16ビットの引き数に分割される。コマンドコードのい
くつかの例は、「経路指定」、「経路クリア」、「非応
答(NAK)」および「確認」である。「経路指定」コ
マンドの変形は、「データ専用経路指定」、「データマ
ルチキャスト経路指定」、「音声デュプレックス経路指
定」、「音声シンプレックス経路指定」および「音声専
用経路指定」を含んでいる。特定のコマンドが、各チャ
ンネルワードの始めに現れる8ビットコードに準拠して
いる。これらのコマンドが存在するとき、これらはシス
テム内のプロセッサーによって解釈され、それぞれの機
能が実行される。16ビットの引き数は、スイッチによ
って伝送される。
【0035】D.アドレス指定スキーム 交換ネットワークを通じた経路選択は、論理アドレスコ
ード(LAC)、タイプアドレスコード(TAC)およ
びパケットアドレスコード(PAC)を含むアドレス指
定スキームを使用する。交換ネットワークを通じた経路
指定は、それ自体論理アドレスコードに依存する。
【0036】LACは、データが発生しあるいはデータ
が送られる交換ネットワーク内の位置に割り当てられた
一義的なコード数である。例えば、LACによって定義
された位置は、アナログ回線カード、トレーダーステー
ション、ディジタル回線T1チャンネル回線カード、処
理機能(ソフトウェア位置)、またはスイッチ内のスイ
ッチ素子からなり得る。
【0037】LACは、経路指定のために交換ネットワ
ーク内のスイッチ素子によって使用される。例えば、
「経路指定」コマンドに応答して、スイッチ素子は、交
換ネットワークを横切る、入力回線からなる1つのLA
Cから、キーステーションまたはいくつかの他の端末装
置からなる他方のLACに至る通信経路を確立する。そ
の後、通信経路に対する適当なチャンネルが選択され、
通信の間を通じて割当てられ、通信が終了するまで、あ
るいは強制的に解除されるまで、情報を発信LACから
宛先LACまで伝送する。LACを使用する特別の利点
は、それがシステムにおける物理的な変化から分離され
た層を与えることである。
【0038】TACまたはこの形式のアドレスコード
は、データが同時にマルチキャストである、すなわちデ
ータの多数の伝送に対するものであるLACのグループ
を表示する一義的なコードである。
【0039】PACは、パケット形式を識別するために
使用される。パケットが送られるとき、送信プログラム
はコードおよびパケットのデータにリンクされ、よって
パケットの構造が知られる。しかしながら、パケットが
受信されたとき、パケットの構造は受信プロセッサーに
対して知られていない。PACを個々のパケットに割り
当てることによって、ローカル変換および交換が、パケ
ットアドレスコードおよびターゲットプロセッサーパケ
ットソフトウェアアドレスの間において実行される。
【0040】論理アドレスコード(LAC)に加えて、
交換ネットワークにおける各スイッチ素子は、交換ネッ
トワークにおけるスイッチ素子の位置またはノードを識
別する物理的スイッチアドレス(PSA)を割り当てら
れている。ネットワーク内の各スイッチ素子は一義的な
LACを割り当てられているにもかかわらず、いくつか
のプロセッサーが同一のPSAをもち得る。例えば、キ
ーステーションおよびキーステーションが接続されるイ
ンターフェイススイッチはともに、同一のPSAをもち
得る。なぜなら、これらは交換ネットワークの同一のノ
ードに位置しているからである。好ましくは、PSA
は、LACの位置を、LACに達するために交換ネット
ワークの反射ステージからとられるべき経路を指定する
ことによって識別する4バイトからなっている。
【0041】PSAの第1バイトは、その宛先に伝送す
ることができるセクションンスイッチに伝送を向けるた
めに、反射スイッチステージからとられなければならな
いスイッチポートを識別する。(各反射スイッチに対す
るポート#1は、スイッチプレーン上の第1のセクショ
ンスイッチに結合されており、各反射スイッチに対する
ポート#2は、スイッチプレーン上の第2のセクション
スイッチに結合されている等々。)
【0042】PSAの第2バイトは、その宛先に伝送を
行うために、適当なセクションスイッチからとられなけ
ればならないスイッチポートを識別する。同様に、PS
Aの第3バイトは、その宛先に伝送を行うために、適当
なアクセススイッチからとられなければならないスイッ
チポートを識別する。
【0043】最後に、セクションスイッチまたは反射ス
イッチに対応するLACの位置を完全に識別するため
に、PSAの第4バイトは、スイッチ素子がその上に位
置するスイッチプレーンを指定する。アクセススイッチ
に対して、第4バイトは、ターミナルユニット上の3個
のアクセススイッチのうちの1個がどのアクセススイッ
チであるのかを指定する。インターフェイススイッチま
たは他のLACに対し、第4バイトは0である。
【0044】システムセンター15は、ネットワークに
おいて割り当てられた各論理アドレスコード(LAC)
に対する物理的スイッチアドレス(PSA)の一覧を作
成するロードイメージアレイを維持する。さらに、ロー
ドイメージアレイは、隣接するスイッチ素子を識別する
LACおよびTACを含む各スイッチ素子に対する特定
のデータのパケットを維持する。
【0045】E.システムセンター 図1において、システムセンター15は、交換システム
の初期設定および維持に対して責任を有している。シス
テムセンターは、インターフェイススイッチ21を通じ
て交換ネットワークにアクセスする、ファイルサーバー
15aおよびコンピュータターミナル15bを有してい
る。システムセンターは、一義的なLAC、TACおよ
びPACアドレスコードを割当て、これらの割当てを分
析してデータをシステムの初期設定に必要なものとして
分散するために使用される。
【0046】以下により詳細に説明するように、システ
ム初期設定の間に、各スイッチ素子は、隣接するスイッ
チ素子を、それらの同一性を認識することに関してポー
リングする。システムセンターにより近接するスイッチ
素子は、最初に識別される。一旦、各スイッチ素子が交
換システム内においてその識別を決定されると、システ
ムセンターは、適当なソフトウェアおよびデータをスイ
ッチ素子に伝送する。
【0047】また、システムセンターは、システム状態
情報を維持する。交換ネットワークが作動している間
に、もしスイッチ素子のスイッチポートが作動しなくな
れば、リポートがシステムセンターに送られ、システム
センターは、その異常の原因となるスイッチポートを識
別する。システムセンターは、疑わしい障害通信リンク
について分析し、補正動作に関して保守点検する人間に
ガイダンスを与える。
【0048】F.基本的なスイッチ素子 スイッチ素子に対する基本的なレイアウトを図3に示し
た。図3において、19個のスイッチポートが、それぞ
れチャンネル受信機およびチャンネル送信機を有してい
る。既に説明したように、通信リンクは、1チャンネル
あたり24ビットの情報を有するシリアル32チャンネ
ル時分割多重化(TDM)フレームフォーマットで、ス
イッチポートに対してシリアルデータをやりとりする。
各チャンネルの第1の8ビットは、経路を指定し、また
は経路をクリアするようなコマンドに対して使用され、
一方、残りの16ビットがデータ伝送のために使用され
る。チャンネル0は、情報のクロッキングのために使用
され、フレームの始まりを識別するコード化された識別
子(1111100000)を有している。
【0049】スイッチ素子は、19個のチャンネル受信
機100および19個のチャンネル送信機102を有し
ている。別のスイッチ素子からの、あるいはインターフ
ェイススイッチの場合にはターミナルポートからの入力
データが、インアドレスポインタレジスタ128によっ
て向けられたとき、チャンネル毎方式に基づくクロスポ
イントメモリ122内に記憶される。同様に、データは
クロスポイントメモリから読み出され、アウトアドレス
ポインタレジスタ130によって、スイッチポートの選
択されたチャンネル送信機および選択されたチャンネル
に向けられ得る。このようにして、入力データは、(ス
イッチポートのすべてのチャンネル受信機からスイッチ
ポートのすべてのチャンネル送信機に至る)空間内にお
いてシフトされ、また(1つのインプットチャンネルか
らすべてのアウトプットチャンネルに至る)時間内にお
いてシフトされ得る。スイッチ素子は、特定のクロスポ
イントメモリ位置に置かれたデータの総和をとり、2個
またはそれ以上のチャンネルに対してデータを加え合わ
せることによって会議モードを与えることができる。
【0050】入力通信リンク170上のデータは、逐次
的にチャンネル受信機100に送られる。チャンネル受
信機は、シリアルデータインプットを受信し、そのデー
タをシリアルフォーマットからパラレルフォーマットに
変換するためのシフトレジスタ106を有している。シ
フトレジスタの最初の10ビットは、フレームの始めの
コード化された識別子を見つけ出すフレーム同期検出器
108に結合されている。また、シフトレジスタは、一
度に1個のデータチャンネルを受信するチャンネル情報
ラッチ104に結合されている。フレーム同期検出器1
08は、チャンネル情報ラッチ104におけるデータに
対する最新の入力チャンネル数を識別するチャンネルカ
ウンタ110に結合されている。
【0051】既に説明したように、各フレームの始め
に、5個の0を後ろに従えた5個の1からなる(111
1100000)10ビットフレーム同期ワードが与え
られる。フレーム同期検出器がフレーム同期パターンを
認識したとき、カウンタが、リセットされた後、チャン
ネルをカウントし入力チャンネル数を追跡し続ける。シ
フトレジスタ106が、シリアル入力ビットストリーム
をパラレルワードに変換し、パラレルワードを備えたチ
ャンネルワードラッチ104を与える。
【0052】チャンネルセレクタ112が、逐次、ポー
トの各チャンネルワードラッチをサンプリングし、イン
データレジスタ114にパラレルにデータを伝送する。
インデータレジスタ114のアウトプットは、マルチプ
レクサ118および16ビット飽和加算器116に結合
されている。クロスポイントテンポラリーレジスタ12
0が、クロスポイント(Xポイント)メモリ位置からの
データを加算器の第2のインプットに与える。加算器の
アウトプットは、また、マルチプレクサに結合されてお
り、マルチプレクサのアウトプットはクロスポイントメ
モリ122に結合されている。
【0053】各スイッチポートタイムスロットの間に、
入力チャンネル情報がクロスポイントメモリ位置に記憶
され、各出力タイムスロットの間に、クロスポイントメ
モリ位置の内容が、検索され、出力チャンネル送信機1
02に与えられる。クロスポイントメモリは、データを
入力通信リンクから適当な出力通信リンクに伝送する高
速640×24ビットRAMからなっている。
【0054】入力および出力チャンネル情報に対するク
ロスポイントメモリ位置のアドレスは、ポインタRAM
134に記憶される。ポインタRAMにおけるクロスポ
イントメモリ位置のアドレスは、スイッチポートおよび
チャンネル数によってインデックスを付される。ポイン
タRAM134は、クロスポイントメモリアドレスの2
つの組、または入力および出力チャンネルのそれぞれに
対応するポインタに対して保存される高速(640×
2)×12スタティックRAMからなっている。
【0055】ポインタRAMインデックスは、11ビッ
トアドレス「PPPPPCCCCC」(ここでA=0ま
たは1)として定義される。これは、それぞれ、入力チ
ャンネルに対するアドレスまたは出力チャンネルに対す
るアドレスを表している。CCCCCは0から31まで
のチャンネル数であり、PPPPPは0から19までの
ポート数である。ここで、19はリンクデータポートの
アドレスであり、18はインターフェイススイッチにお
いてのみ使用されるターミナルポートに対して保存され
るアドレスである。ポインタRAMデータは、クロスポ
イントメモリ位置に対する10ビットとして定義され、
1ビットはアイドルコードがフラグを立てられているか
どうかを表し、1つのビットは、クロスポイントメモリ
位置が会議コールの一部であるかまたはリセットビット
であるかを表す。
【0056】ポインタRAMは、ポインタデータアウト
レジスタ132aおよび132bに結合されている。ポ
インタデータアウトレジスタ132aは、インアドレス
ポインタレジスタ128に結合され、ポインタデータア
ウトレジスタ132bは、アウトアドレスポインタレジ
スタ130に結合されている。インアドレスポインタレ
ジスタは、入力データをその割り当てられたクロスポイ
ントメモリ位置122aに向ける。同様に、アウトアド
レスポインタレジスタは、その割り当てられたクロスポ
イントメモリ位置122bからの入力データを選択す
る。出力データは、アウトデータレジスタ124から適
当なスイッチポートに、チャンネル送信機102内のチ
ャンネル情報レジスタを通じて伝送される。
【0057】チャンネル送信機102は、出力通信リン
ク172にシリアル出力データストリームを与える。チ
ャンネル送信機102は、パラレルフォーマットで出力
チャンネルワードを受信するチャンネルワードレジスタ
174を有している。チャンネルワードレジスタ174
は、シフトレジスタ176に結合されている。シフトレ
ジスタは、パラレルデータをシリアルビットストリーム
に変換する。各出力フレームの始めにおいて、フレーム
同期ビット(1111100000)が、シーケンスポ
ートによって、およびディレクター126およびその後
チャンネル送信機に対するローカルチャンネル数によっ
て与えられ、シフトレジスタ176によって伝送され
る。
【0058】各チャンネル受信機100において、チャ
ンネルカウンタ110が入力チャンネル数を、セレクタ
112を通じてポインタアドレスレジスタ136aに与
える。ポインタアドレスレジスタ136aは、また、使
用されるスイッチポート数を追跡するシーケンサー13
8に結合されている。ポインタアドレスレジスタ136
aは、ポインタRAM134に結合されており、入力チ
ャンネル数およびスイッチポート数をポインタRAMに
与える。
【0059】シーケンサー139は、ポインタRAMに
ローカルチャンネル数およびスイッチポート数を与える
ポインタアドレスレジスタ136bに結合されている。
ローカルチャンネル数は、入力チャンネル数と同じでは
ないことがわかる。2つの独立なチャンネルカウントが
維持されることが好ましい。なぜなら、入力チャンネル
ワードは、異なる時間に個々のスイッチポートに到達
し、よって同期していないからである。しかしながら、
すべてのスイッチポートにおけるチャンネル送信機は、
同時に同一のチャンネル数を伝送する。
【0060】1チャンネル時間に、各スイッチポートは
一義的なタイムスロットを割り当てられる。各スイッチ
ポートタイムスロットは、そのときシステムクロックに
よって6つの位相時間に分割される。各スイッチポート
タイムスロットの間に、2つの位相時間が、出力データ
をそのクロスポイントメモリ位置からそのチャンネル情
報レジスタに伝送するために使用される。同様に、2つ
の位相時間が、入力データをその宛先クロスポイントメ
モリ位置に伝送するために使用される。最後の2つの位
相時間は、コントローラ140のデータ伝送に対して保
存される。
【0061】スイッチ素子は、また、コントローラバス
150に結合されたリアルタイムコントローラ140を
有している。このコントローラは、それがクロスポイン
トメモリ位置に情報を伝送することを可能にするデータ
バス141によってインデータレジスタ114に結合さ
れている。同様に、コントローラは、それがクロスポイ
ントメモリ位置から情報を受信することを可能にするデ
ータバス143によってアウトデータレジスタ124に
結合されている。また、FIFOバッファー部144が
コントローラバス150に結合されている。その責任の
一部として、コントローラはスイッチポートを起動し、
操作する。さらに、回線、キーステーションおよび他の
プロセッサーに対する通信経路を設定し、またクリアす
る。
【0062】スイッチ素子は、また、機能プロセッサー
バス152に結合された機能プロセッサー部146を有
している。機能プロセッサー部は、コール処理機能、初
期化、障害に対する回復および保守を実行する。機能プ
ロセッサー部146およびコントローラ140は、イベ
ントFIFO156、アクションFIFO158および
フリーFIFO160を通じて互いに通信する。機能プ
ロセッサー部およびコントローラは、またゲート154
を通じてメモリリソースを共有することができる。ゲー
ト154は、コントローラバス150を適当な時間に機
能プロセッサーバス152に結合させる。コントローラ
および機能プロセッサーの機能は、結合され、1個の非
常に高速なプロセッサーによって与えられ得ることがわ
かる。
【0063】宛先ポート記憶装置(DPS)164がコ
ントローラバス150に結合される。宛先ポート記憶装
置は、各論理アドレスコード(LAC)に対する経路指
定情報を含むメモリテーブルからなっている。論理アド
レスコード(LAC)によって宛先ポート記憶装置内に
インデックスを付すことによって、コントローラは、そ
の宛先に対するコールを転送するために使用されるべき
ポートまたはポートのグループを見つけ出すことができ
る。
【0064】チャンネル割当てシステム(CAS)16
2がコントローラバス150に結合されている。スイッ
チ素子を横切る経路を設定する間に、コントローラは、
接続を完全にするために、出力通信リンク上の1つまた
はそれ以上のフリーチャンネルを選択しなければならな
い。チャンネル割当てシステムは、コントローラの要求
により、短い、固定されたかつ繰り返し可能な時間に、
この機能を実行する。それは、第1の使用可能なチャン
ネルを選択し、同一の機能グループにおけるスイッチポ
ート中にロードを分散させる。
【0065】リンクデータポート(LDP)148aお
よび148bは、コントローラバスに結合されており、
ネットワークに対してデータパケットを送受信するため
の機構を与える。スイッチ素子のスイッチポートに対し
て、リンクデータポートは、ただ別のスイッチポートと
して現れる。リンクデータポートは、スイッチ素子クロ
スポイントメモリ位置からデータを読み出しまたはこれ
にデータを書き込むことができる32の専用タイムスロ
ットを有している。コントローラ140に対して、リン
クデータポートは32のRAM位置として現れる。
【0066】スイッチ素子に対するクロッキングは図3
には示していないが、当業者によく知られた種々のクロ
ッキング技術を用いることができる。例えば、各スイッ
チ素子に対する専用回線を備えた集中化されたクロック
が与えられる。しかしながら、好ましいクロックは分散
されたクロッキング機構であり、米国特許出願第−−−
−号「分散されたクロッキングシステム」(弁護士事件
番号第416-4034号) に記載されているように、この機構
において、クロックシグナルは、音声およびデータを搬
送する同一の通信リンクを通じてシステムの至る所に伝
送される。この特許出願の記載を、ここに参考文献とし
て組み込む。
【0067】セレクタ112のアウトプットは、データ
バス141を通じてコマンドデコーダー142に結合さ
れている。コマンドデコーダーのアウトプットは、順
次、FIFOバッファー部144に結合されている。ス
イッチポートタイムスロットが、特定のスイッチポー
ト、例えばスイッチポート番号1に対して設定されると
き、チャンネルデータは、セレクタ112を通じてイン
データレジスタ114に伝送され、また入力チャンネル
数情報が、セレクタ112を通じてポインタアドレスレ
ジスタ136aに伝送される。チャンネルデータの最初
の8ビットが、入力コマンドをデコードするコマンドデ
コーダー142によってチェックされる。もしコマンド
デコーダーがコントローラの注意を要求するコマンドを
認識したならば、それは、入力チャンネルワードを、コ
ントローラおよび機能プロセッサーによってさらに処理
を行うFIFOバッファー部144に与える。
【0068】この点で、ポインタアドレスレジスタ13
6aは、入力チャンネル数およびスイッチポート数を含
んでいる。チャンネル数はセレクタ112から得られ、
スイッチポート数はシーケンサー138から得られる。
ポインタアドレスレジスタは、その後、スイッチポート
数およびチャンネル数によってポインタRAM134に
インデックスを付与し、適当なクロスポイントメモリ位
置のアドレスを与える。そのとき、クロスポイントメモ
リ位置のアドレスはポインタデータアウトレジスタ13
2aに与えられる。
【0069】インデータレジスタ114は、セレクタに
よって与えられたデータを含んでいる。インアドレスポ
インタレジスタ128は、クロスポイントメモリ位置を
ポインタデータアウトレジスタ132aから検索する。
インアドレスポインタレジスタ128は、また、加算器
116およびマルチプレクサ118に結合されている。
インアドレスポインタレジスタ内のデータは、ポインタ
RAMデータをロードするとき、コントローラによって
与えられるフラグシグナルを含んでいる。フラグシグナ
ルは、加算器およびマルチプレクサに送られる。使用可
能なフラグシグナルが加算器116およびマルチプレク
サ118に与えられたとき、インデータレジスタ114
の内容が、指定された「イン」クロスポイントメモリ位
置122aに直接記憶される。もし使用可能なフラグシ
グナルが存在しなければ、指定されたクロスポイントメ
モリ位置122aの内容は、インデータレジスタ114
の内容に加えられ、マルチプレクサ118は、その加え
られた結果をとり、指定されたクロスポイントメモリ位
置122aに記憶させる。
【0070】スイッチポートに対する伝送タイムスロッ
トの間に、上述の手続きと同様の手続きが生じる。しか
しながら、このタイムスロットにおいて、ポインタアド
レスレジスタ136bは、シーケンサー139によって
与えられたローカルチャンネル数およびスイッチポート
数をロードされる。クロスポイントメモリ位置のアドレ
スは、その後、指定された「アウト」クロスポイントメ
モリ位置122bを指示するアウトアドレスポインタレ
ジスタ130に送られる。指定されたクロスポイントメ
モリ位置122bの内容は、アウトデータレジスタ12
4に送られる。アウトデータレジスタの内容は、コント
ローラ140に送られ、あるいはスイッチポートディレ
クター126に直接ロードされる。スイッチポートディ
レクター126はこのとき、チャンネル情報レジスタ1
74および最終的に出力通信リンク172に伝送される
適当なデータをもつ。
【0071】ポインタRAM134内の情報は、コント
ローラ140を通じてロードされる。スイッチ素子プロ
セッサーは、各スイッチポート数およびチャンネル数に
対する適当なクロスポイントメモリ位置を割り当てる責
任を有している。この情報は、コントローラからポイン
タRAM134に送られる。上述のように、すべての入
力スイッチポートのすべてのチャンネル上の情報は、ス
イッチ素子における出力スイッチポートのすべての別の
チャンネルに切り換えられ得る。
【0072】加算器116およびインアドレスポインタ
レジスタ128は、多数の入力チャンネルが互いに加え
られ得るフレキシブルな多対1操作を可能とする。この
和は、指定された出力チャンネルに対するクロスポイン
トメモリ位置に記憶される。以下に詳細に説明するよう
に、このフレキシビリティは、デュプレックスモードお
よび会議モードを可能とする。例えば、もし回線および
トレーダーボタン電話ステーションがデュプレックス経
路として接続されているならば、あるいはもし多数のト
レーダーボタン電話ステーションのユーザーが互いに話
すことを望むならば、各回線またはユーザーに対応する
各チャンネルの内容が、別のチャンネルの内容に加えら
れるだけである。したがって、もし入力チャンネルがデ
ュプレックス経路または会議コールの一部であれば、チ
ャンネルデータは加算器116を用いてクロスポイント
メモリ位置の現存する内容に加えられる。
【0073】同様に、アウトアドレスポインタレジスタ
130は1対多操作を可能とする。アウトアドレスポイ
ンタレジスタは、異なるスイッチポート上の異なる出力
チャンネルに対する同一のクロスポイントメモリ位置を
指定する。出力チャンネルにおけるデータは、クロスポ
イントメモリ位置から取り出され、次のチャンネル時間
の伝送のためにチャンネル送信機に記憶される。もし読
み出されたクロスポイントメモリ位置が会議コールの一
部になっていれば、メモリ位置はゼロ値にリセットされ
る。
【0074】図4は、図3に示したスイッチ素子の概念
図である。明瞭にするために、図4に示したスイッチ素
子は、以後、図3のスイッチ素子の代わりに使用され
る。なぜなら、概念は簡単な図面によってより容易に視
覚化できるからである。図3に示したチャンネル受信機
100およびチャンネル送信機102の各対は、入力リ
ンク170および出力リンク172を有する1個のスイ
ッチポート173として示してある。図3の機能プロセ
ッサー部146は、また、共用メモリ空間147を使用
するコントローラ140に接続されている。図4におけ
る共用メモリ147は、図3の機能プロセッサーRAM
168およびコントローラRAM166を表している。
図3のリンクデータポート148aおよび148bは、
図4において1個のリンクデータポート148として表
されている。図3のクロスポイントメモリ122は、ま
た図4において、以下においてより詳細に説明するよう
に、順方向クロスポイントメモリ位置に対して「F」と
して識別される一方のメモリ位置と、逆方向クロスポイ
ントメモリ位置に対して「R」として識別される他方の
メモリ位置とをもって表されている。同報通信FIFO
バッファー186は、また図4において、図3のFIF
Oバッファー部144の一部として表されている。同報
通信FIFOバッファーは、さらに説明するように、1
個のスイッチ素子と別のスイッチ素子の間において状態
同報通信メッセージを伝送するときに使用される。関係
する付加的な素子が、図4のスイッチ素子に加えられ、
明確な概念的理解を可能とする。
【0075】既に説明したように、交換ネットワークに
おける反射スイッチ、セクションスイッチおよびアクセ
ススイッチは、それぞれ、図3および図4に示したスイ
ッチ素子と同一のものである。
【0076】図5は、図1のインターフェイススイッチ
ステージ22のレイアウトを示したものである。インタ
ーフェイススイッチは、前述のスイッチ素子を小型にし
たものであり、種々の端末装置および回線カードに接続
され、これらを交換ネットワークにアクセスさせる。イ
ンターフェイススイッチ22は、1つの端末装置、並び
にチャンネル送信機およびチャンネル受信機をもつ4個
のスイッチポートを有している。図面を簡単にするため
に、スイッチ素子は関係するコンポーネントだけを備え
たものとして描いてある。
【0077】ターミナルポート171は、通信リンクを
通じたキーステーションまたは回線カードに対するアク
セスを与える。各インターフェイススイッチにおいて、
1個のスイッチポートが、ブリッジポート173として
割り当てられる。ブリッジポートは、ブリッジポートの
チャンネル受信機が、図5に示したようにチャンネル送
信機に接続されていることを除き、他のすべてのスイッ
チポートと同様である。したがって、ブリッジポートに
関係するクロスポイントメモリ位置から読み出された内
容は、インターフェイススイッチに送り返され、その適
当なクロスポイントメモリ位置に記憶される。
【0078】インターフェイススイッチ内の機能プロセ
ッサー146は、交換ネットワーク内の他のスイッチ素
子によって実行されない付加的な機能を実行する。機能
プロセッサーによって実行される機能は、コールハンド
ラソフトウェア175によるコール処理、システムセン
ターからの構成テーブルのダウンロード、ブートアッ
プ、リセットおよび連続方式におけるダイアグノスティ
ックスの実行を含んでいる。さらに、キーステーション
に接続されたインターフェイススイッチ内の機能プロセ
ッサーは、キーステーションから直接、回線キー作動メ
ッセージを受信し分析する。回線キー作動メッセージ
は、回線または他のキーステーションに対する経路を指
定すること、キーステーション上の回線をクリアしまた
は解除すること、キーステーションと回線の間、または
キーステーションと別のキーステーションの間に専用通
信経路を指定すること、並びにユーザーの必要および要
求に応じた多くの他の特徴を有している。キーステーシ
ョンに接続されたインターフェイススイッチにおける機
能プロセッサーは、また、インターフェイススイッチに
接続されたキーステーションのそれぞれに対する回線状
態情報を集めて伝送する。
【0079】回線カードに接続されたインターフェイス
スイッチに対して、機能プロセッサーは、回線状態を獲
得し、これを適当な時に、スイッチポートを通じて交換
ネットワークに同報通信する。機能プロセッサーは、ま
た、回線カードに接続された音声チャンネルに対するコ
ール処理を行う。シンプレックスまたはデュプレックス
経路のいずれかが、1つの開始スイッチポートと終了ス
イッチポートの間に設定される。これらの2つのポート
間において、他のスイッチポートに対するいくつかのタ
ンデム接続が存在する。デュプレックス通信において、
開始および終了スイッチポートのスイッチ素子が、同一
の宛先、すなわちインターフェイスカード内のブリッジ
ポートに向かう経路を指定する。デュプレックス通信に
おいて、開始スイッチポートおよび宛先スイッチポート
から宛先ブリッジポートに向かうデュプレックスポート
の第1の半分は、各スイッチ素子内において順方向レッ
グと呼ばれる。複数のデュプレックス経路を、例えば、
コール会議セットアップ中にもつことが可能である。こ
の場合、含まれるすべてのインターフェイススイッチ
が、同一の宛先ブリッジポートに向かう経路を指定す
る。
【0080】図6および図7は、コール会議経路におい
て使用されるスイッチ素子99の例を示したものであ
る。図6において、スイッチポートAは、その内容がス
イッチ素子99のスイッチポートCのチャンネルを通じ
て、宛先ブリッジポートにアドレス指定されたチャンネ
ルを受信する。また、スイッチポートBは、その内容が
スイッチポートCのチャンネルを通じて、同一の宛先ブ
リッジポートにアドレス指定されたチャンネルを受信す
る。含まれる複数のパーティーを有するコール会議にお
いて、スイッチ素子内の別のポートは、また、その内容
がスイッチ素子のスイッチポートCを通じて同一の宛先
ブリッジポートにアドレス指定されたチャンネルを受信
する。同一の宛先ブリッジポートに対する2つまたはそ
れ以上の経路が交差するスイッチ素子の場合、両方のチ
ャンネルに対する入力チャンネル情報の2つの総和が加
算器116によって与えられ、「F」として識別される
順方向クロスポイントメモリ位置174に記憶され、ス
イッチポートCを通じて宛先まで伝送される。
【0081】ブリッジポートから発生し、コールに含ま
れるすべてのインターフェイススイッチの和をとられた
順方向レッグの分散を与える、デュプレックス経路の第
2の半分は、逆方向レッグと呼ばれる。図7は、会議コ
ールの逆方向レッグにおいて使用されるスイッチ素子9
9を示したものである。スイッチポートCは、ブリッジ
ポートからチャンネルを受信する。チャンネルの内容
は、会議コールにおけるすべてのチャンネルワードの和
であり、「R」として識別される逆方向クロスポイント
メモリ位置176に記憶される。逆方向クロスポイント
メモリ位置の内容は、スイッチポートAおよひBのチャ
ンネルを通じて、開始および宛先インターフェイススイ
ッチに対してアドレス指定されている。
【0082】したがって、順方向クロスポイントメモリ
位置「F」は、経路の順方向レッグに対応しており、逆
方向クロスポイントメモリ位置「R」は、経路の逆方向
レッグに対応している。
【0083】図6のスイッチポート170aおよび17
0b、並びに図7のスイッチポート170cの各入力チ
ャンネルワードは、それに関係するポインタRAM13
4内のクロスポイントメモリ位置のアドレスをもってい
る。デュプレックス音声経路の順方向レッグ上におい
て、スイッチ素子99が、入力チャンネルワードを、加
算器116によって順方向クロスポイントメモリ174
の現存する内容に加え、更新する。インアドレスポイン
タレジスタ128が、同一の宛先に経路指定されたすべ
てのデータに対して、同一のクロスポイントメモリ位置
を与えることによって、多対1操作を可能にする。した
がって、同一宛先を有する多数の入力チャンネル内に含
まれるデータは加えられ、同一の順方向クロスポイント
メモリ位置174に記憶される。デュプレックス経路の
順方向レッグ上において、順方向クロスポイントメモリ
位置174が読み出され、その内容が出力チャンネルに
与えられる。その後、クロスポイントメモリ位置174
の内容がクリアされる。
【0084】デュプレックス経路の逆方向レッグ上にお
いて、スイッチ素子99は入力チャンネルワードを逆方
向クロスポイントメモリ位置176に書き込む。図7の
出力チャンネルワード172aおよび172b、並びに
図6の出力チャンネルワード172cは、それぞれ、同
様に、それに関係するポインタRAM134内のクロス
ポイントメモリ位置のアドレスをもっている。アウトア
ドレスポインタレジスタ130は、同一の逆方向メモリ
位置176を指定することによって、1対多操作を可能
にする。したがって、逆方向メモリ位置176の内容
は、会議経路に対応する多数の出力チャンネルに対して
使用可能である。デュプレックス経路の逆方向レッグ上
において、逆方向クロスポイントメモリ位置からの出力
チャンネルワードが読み出され、出力チャンネルに与え
られる。
【0085】G.コントローラおよび機能プロセッサー スイッチ素子は、同時に、そのスイッチポートに接続さ
れた通信リンクから種々のコマンドコードおよび対応す
る引き数を受信する。入力コマンドの速度は、コントロ
ーラの処理時間よりも速くなり得る。したがって、各ス
イッチ素子は、先入れ先出し(FIFO)バッファーを
有し、入力コマンドを受信し、必要な情報を先入れ先出
し方式でコントローラに与える。入力コマンドおよび対
応する引き数は、図3のコマンドデコーダー142を通
じてFIFOバッファー部144に与えられる。適当な
ときに、FIFOバッファーに記憶された情報が、図3
のコントローラバス150を通じてコントローラ140
によって読み出される。
【0086】図8は、FIFOバッファー部144を示
したものである。FIFOバッファー部144は、4個
のFIFOバッファー、すなわち、経路指定FIFOバ
ッファー180、経路クリアFIFOバッファー18
2、チャンネルモニタFIFOバッファー184および
同報通信FIFOバッファー186からなっている。ク
ロスポイントメモリ位置およびスイッチポートが、図3
のコントローラ140によって、これら4個のFIFO
バッファーを通じてアクセスされる。
【0087】経路指定FIFOバッファー180は、コ
ントローラが処理を行うための入力チャンネルからの経
路指定コマンドを表している。各経路指定コマンドに対
応するFIFOの内容は、40ビットの広さを有してい
る。読み出し機能が実行される間に、経路指定FIFO
バッファーは、コントローラに、10ビットでポートお
よびチャンネルの数を、6ビットでローカルチャンネル
時間を、8ビットでコマンドコードを、16ビットでそ
のコマンドに対する引き数を与える。経路指定コマンド
に対する引き数は、宛先論理アドレスコード(LAC)
からなっている。したがって、通信リンク上の入力経路
指定コマンドがスイッチポートによって検出され、経路
指定FIFO180内におかれる。しばらくしてから、
コントローラは、上述のようにFIFOを読み出し、論
理アドレスコードを用いて図3の宛先ポート記憶装置1
64内にインデックスを付与する。その後、宛先ポート
記憶装置は、使用のため出力ポートまたはポートのグル
ープを与える。
【0088】FIFOバッファー182は、経路クリア
コマンドおよび非応答(NAK)コマンドを記憶するた
めに使用される。FIFOバッファー182は、その内
容が34ビットからなっていることを除いて、経路指定
FIFOと同様に読み出される。読み出し機能が実行さ
れている間に、FIFO182は、コントローラに、1
0ビットでポートおよびチャンネルの数を、8ビットで
コマンドコードを、16ビットで対応する引き数を与え
る。経路クリアコマンドに対する引き数は、宛先論理ア
ドレスコード(LAC)からなっており、NAKコマン
ドに対する引き数は、チャンネル数およびそのコマンド
の形式からなっている。
【0089】FIFOバッファー184は、コントロラ
140に対してアラーム、エラー状態および警告コマン
ドを提示するために使用される。ポインタRAM134
データ内の1つのビットは、スイッチポートおよびチャ
ンネル方式上のチャンネルモニタFIFOバッファーを
割り込み可能または割り込み不能にするために使用され
る。FIFOバッファー184は、34ビットを有して
いる。読み出し機能が実行されている間に、FIFOバ
ッファー184は、コントローラに、10ビットでポー
トおよびチャンネルの数を、8ビットでコマンドコード
を、16ビットで対応する引き数を与える。
【0090】以下でより詳細に説明するように、状態同
報通信FIFO186は、同報通信メッセージを記憶
し、転送するために使用される。
【0091】図9は、図3の機能プロセッサー部の機能
ブロック図である。機能プロセッサーは、交換ネットワ
ークにおけるすべてのスイッチ素子に対し共通の構成を
有している。これによって、1つのプロセッサーの構成
を、すべてのスイッチ素子において使用することがで
き、これによって、各スイッチ素子の構成を簡単にし、
将来の設計に対して共通の組み立てブロックを与えるこ
とができる。
【0092】機能プロセッサー190は、SPARCプ
ロセッサーからなっている。機能プロセッサーバス15
2は、機能プロセッサー32アドレスビットの24ビッ
トサブセットからなるアドレスバスを含んでいる。機能
プロセッサーバス152は、また32ビットの広さを有
する外部データバスを含んでいる。
【0093】基本的な支援回路が、メモリ保護ユニット
(MPU)192、RAM194、512キロバイトの
メモリからなるブートEPROM196、ウォッチドッ
グ(WD)タイマ198、オシレーター200、物理位
置I.D.202、割り込みコントローラ204、周辺
インターフェイス206、メモリゲートコントローラ2
08、状態バッファー210、コントロールラッチ21
2、アドレスデコーダ214およびタイマ216を有し
ている。
【0094】コードおよびデータテーブルが、システム
センター15のハードディスクからRAM194にダウ
ンロードされる。RAMは、高速記憶の要請および電池
によるバックアップ使用の理由からスタティックであ
る。ブートEPROM196は、ブートストラップおよ
び自己テストコードを有している。各スイッチ素子は、
物理位置I.D.部における専用I/Oポートを通じ
て、バックプレーンから与えられた物理位置ID部20
2における14ビットレジスタを読み出すことによっ
て、それ自体のスイッチ素子の形式、およびシステム内
のその物理位置を決定することができる。メモリ保護ユ
ニット(MPU)192は、ソフトウェアエンティティ
を機能プロセッサーにおいて実行するために、RAM1
94の異なる部分にアクセスする権利を制御する。メモ
リゲートコントローラ208は、図3のメモリゲートを
制御する。メモリゲートは、コントローラ140または
機能プロセッサー部146が、特定の時間に、それぞれ
の別の環境にアクセスすることを許可する。周辺インタ
ーフェイス部206は、端末装置および回線カードが、
インターフェイススイッチの機能プロセッサー部146
に直接アクセスすることを許可する。
【0095】図10は、コントローラおよび機能プロセ
ッサーメモリマップを示したものである。高速RAMか
らなるコントローラRAM166は、クロスポイントマ
ッピングテーブル212に対するスイッチポートおよび
チャンネルを有している。マッピングテーブルは、とも
にクロスポイント数によってインデックスを付与された
クロスポイント第1チャンネルインルックアップテーブ
ル214およびクロスポイント第1チャンネルアウトル
ックアップテーブル215、ポートおよびチャンネルに
よってインデックスを付与された次チャンネルインリン
クリストテーブル216、ポートおよびチャンネルによ
ってインデックスを付与された次チャンネルアウトリン
クリストテーブル218を有している。コントローラR
AMは、また、フリークロスポイントFIFOバッファ
ー220を有している。コントローラRAMは、付加的
に、作動中の音声およびデータチャンネルのそれぞれに
対応する経路制御バッファー(PCB)を有している。
PCBは、経路のリアルタイム状態モニタリングおよび
処理のために使用される経路のそれぞれの端に割り当て
られたメモリのブロックからなっている。コントローラ
RAM166は、メモリゲート154を通じて機能プロ
セッサーRAM194にインターフェイスされている。
【0096】図10において、コントローラは、ローカ
ルコントローラインアドレスレジスタにおける入力チャ
ンネル情報アドレスのコピーを有している。ローカルコ
ントローラインアドレスレジスタは、リターンチャンネ
ル数に対する5ビット、およびパケット制御バッファー
インデックス数に対する8ビットを含んでいる。したが
って、コントローラインアドレスレジスタの入力チャン
ネル情報アドレスの内容は、次のフォーマットを有して
いる。
【0097】コントローラインアドレスレジスタ クロスポイントメモリ位置アドレス 10ビット 会議レッグフラグ 1ビット 話中フラグ(割り込み可能なチャンネルモニタ) 1ビット リターンチャンネル # 5ビット パケット制御バッファーインデックス # 8ビット アイドルカウント 5ビット
【0098】パケット制御バッファーインデックス数
は、すべてのスイッチポートおよびチャンネル上のすべ
ての事象が、もし存在するならば、パケット制御バッフ
ァーに関係づけられることを許す。交換ネットワークの
スイッチ素子に対して、このフィールドはブランクとし
て残される。コントローラRAM166は、また、ロー
カルコントローラアウトアドレスレジスタ内に、出力チ
ャンネルワードのクロスポイントメモリ位置アドレス、
および最終的な経路宛先に対する論理アドレスコードを
有している。したがって、コントローラRAM内のコン
トローラアウトアドレスレジスタは次のフォーマットを
有している。
【0099】コントローラアウトアドレスレジスタ クロスポイントメモリ位置アドレス 10ビット 会議レッグフラグ 1ビット 話中フラグ 1ビット 宛先論理アドレスコード # 16ビット
【0100】図10に示したように、機能プロセッサー
RAMは、宛先ポート記憶装置230、回線状態テーブ
ル234、コールメッセージバッファー236、事象F
IFOバッファー156、アクションFIFO158、
フリーFIFO160およびパケットバッファー232
を有するコールメッセージFIFOバッファーを有して
いる。コールメッセージバッファー(CMB)238
は、機能プロセッサーによって使用され、経路制御バッ
ファー222と同一のデータ構造を有している。コール
メッセージFIFO156、158、160は、機能プ
ロセッサーに対する「事象」情報、および機能プロセッ
サーからの動作コマンド情報を送るための経路メッセー
ジFIFOバッファーからなっている。したがって、コ
ールメッセージFIFOバッファーは、各スイッチ素子
における機能プロセッサーとコントローラの間の相互作
用を可能にする。
【0101】宛先ポート記憶装置230(DPS)は、
出力スイッチポートまたはスイッチポートグループを選
択するための論理アドレスコードによってインデックス
を付与されたメモリテーブルである。したがって、各ス
イッチ素子がコマンドコードを受信し、宛先論理アドレ
スコード(LAC)に対する経路を指定するとき、宛先
ポート記憶装置は、入力チャンネルデータを当該宛先L
ACに向けることができる使用可能なスイッチポートま
たはスイッチポートのグループを与える。LACに対応
する出力スイッチポートまたはポートのグループは、シ
ステムが初期設定されるとき、あるいはその後動的にシ
ステム内に物理的な再構成が存在するときに設定され
る。一旦、出力スイッチポートまたはスイッチポートの
グループが与えられると、スイッチ素子はそのスイッチ
ポート情報を図3のチャンネル割当てシステム(CA
S)に向け、選択されたスイッチポートにおける最適の
ポートおよびチャンネルを選択する。その結果生じるス
イッチポートおよびチャンネルは、その後、選択された
出力スイッチポートおよびチャンネツとして宛先ポート
記憶装置テーブル230に記憶される。宛先ポート記憶
装置230は、順方向クロスポイントメモリ位置アドレ
スを記憶する。逆方向クロスポイントメモリ位置アドレ
スは、対応する順方向クロスポイントメモリ位置アドレ
スによってインデックスを付与され得る結合テーブルに
よって見つけ出される。同様に、順方向クロスポイント
メモリ位置アドレスは、対応する逆方向クロスポイント
メモリ位置アドレスによって見つけ出され得る。宛先ポ
ート記憶装置のフォーマットは、したがって次のように
なる。
【0102】宛先ポート記憶装置 アウトポート/グループ 5ビット クロスポイトメモリ位置アドレス 10ビット カウント 5ビット L 1ビット 選択された出力ポート 5ビット 選択された出力チャンネル 5ビット
【0103】ここで、アウトポート/グループは、その
望まれた宛先に要求されるデータを経路指定する、選択
されたスイッチポートまたはスイッチポートのグループ
である。カウントエントリーは、特定の経路の一部とな
るスイッチ素子上の接続の数を記憶する。L(ローカル
ビット)は、宛先LACがスイッチ素子に対してローカ
ルである場合に設定される。
【0104】もし、入力チャンネル情報に含まれる経路
指定コマンド上において、宛先ポート記憶装置のチェッ
クが、宛先論理アドレスコードに対するいかなる経路も
存在しないことを示しているならば、入力チャンネルワ
ードに対する使用可能なクロスポイントメモリ位置アド
レスが、フリーFIFOから読み出される。しかしなが
ら、もし、宛先ポート記憶装置のチェックが経路が既に
存在していることを示しているならば、カウントエント
リーは0ではなく、宛先ポート記憶装置(DPS)23
0における対応するクロスポイントメモリ位置アドレス
が使用される。
【0105】シンプレックス経路において、宛先ポート
記憶装置のクロスポイントメモリ位置アドレスに対する
エントリーが、順方向クロスポイントメモリ位置のアド
レスを記憶するために使用される。デュプレックス経路
において、宛先経路記憶装置におけるクロスポイントメ
モリ位置アドレスに対するエントリーは、また、順方向
クロスポイントメモリ位置のアドレスを記憶し、順方向
レッグに対して使用される。その後、デュプレックス経
路に対する逆方向クロスポイントメモリ位置のアドレス
が、コントローラ結合テーブルのチェックによって見つ
け出される。
【0106】カンウトフィールドは、特定の経路におけ
るスイッチ素子上の接続の数とみざされ得る。それは、
経路が最初に指定されたとき、4回増加する。順方向レ
ッグにおける出力チャンネルに対して1回と、逆方向レ
ッグの入力チャンネルに対して1回と、逆方向レッグに
おける出力チャンネルに対して1回である。スイッチ素
子に入力される同一の論理アドレスコード数に対する次
の経路指定は、カウントを2だけ増加させる。すなわ
ち、入力順方向チャンネルに対して1回と、出力逆方向
チャンネルに対して1回である。
【0107】各スイッチ素子における宛先ポート記憶装
置(DPS)のLビットは、宛先論理アドレスコードに
対応するスイッチポートが同一のスイッチ素子内に存在
するかどうかを表している。データ経路に対し、Lビッ
トが設定されるとき、宛先は、当該スイッチ素子に対す
るリンクデータポート(LDP)であると仮定される。
【0108】ポートのグループが、対応する論理アドレ
スコードに対して使用可能であるとき、スイッチ素子
は、割り込み可能なポート間のトラフィックロードが、
等しく分散されることを保証する。宛先ポート記憶装置
によって与えられたスイッチポートまたはスイッチポー
トのグループは、最新のスイッチポートパラメータとと
もに図3のチャンネル割当てシステム162にアクセス
し、次の使用可能なフリーチャンネルを配置するために
使用される。もし、スイッチポートグループにおける1
以上のスイッチポートが同一の最短チャンネル時間を有
しているならば、「最新スイッチポート」情報が選択の
ために使用される。「最新スイッチポート」エントリー
を見ることによって、CASは、グループ内における次
の使用可能なスイッチポートを選択する。「最新スイッ
チポート」テーブルエントリーは、チャンネルがスイッ
チポートグループから割り当てられるたび毎に、更新さ
れる。
【0109】図11〜図13は、図10に示した、クロ
スポイント第1チャンネルインルックアップテーブル2
41、クロスポイント第1チャンネルアウトルックアッ
プテーブル215、次チャンネルインリンクリストテー
ブル216および次チャンネルアウトリンクリストテー
ブル218を説明した図である。ときどき、スイッチポ
ートおよびチャンネル、またはクロスポイントメモリ位
置アドレスのみをもつ、コールに含まれるパーティーを
配置することが必要になる。テーブル214、215、
216および218は、この情報を与えることができ
る。図11は、クロスポイント第1チャンネルイン/ア
ウトルックアップテーブル214および215を詳細に
説明したものである。クロスポイントメモリ位置アドレ
スによって各テーブル内にインデックスを付与すること
によって、クロスポイントメモリ位置に書き込みまたは
これから読み出すように割当てられた第1スイッチポー
トおよびチャンネルが見つけ出され得る。順方向クロス
ポイントメモリ位置に対し、クロスポイントメモリ位置
から読み出されるただ1つの出力チャンネルが存在す
る。逆方向クロスポイントメモリ位置に対し、逆方向ク
ロスポイントメモリ位置に書き込まれるただ1つのスイ
ッチポートおよびチャンネルが存在する。クロスポイン
ト第1イン/アウトルックアップテーブルにおけるエン
トリーのレイアウトは以下のようになっている。
【0110】クロスポイントイン/アウト 第1スイッチポートおよびチャンネルイン 10ビット 第1スイッチポートおよびチャンネルアウト 10ビット
【0111】図12は次チャンネルインリンクリストテ
ーブル216を、図13は次チャンネルアウトリンクリ
ストテーブル218をそれぞれ示したものである。順方
向クロスポイントメモリ位置に書き込みを行う複数のス
イッチポートおよびチャンネルが存在し得ることがわか
る。順方向クロスポイントメモリ位置に書き込みが行わ
れるとき、各チャンネルの内容が順方向クロスポイント
メモリ位置の前の内容に加えられ、その和が記憶され
る。同様に、逆方向クロスポイントメモリ位置から読み
出しを行う複数のポートおよびチャンネルが存在し得
る。経路内のすべての参加者を見つけ出すために、固定
長テーブル216および218は、多数のリンクされた
リスト、すなわち入力チャンネルに対するものと出力チ
ャンネルに対するものを含んでいる。クロスポイントメ
モリ位置に書き込みを行うための第1スイッチポートお
よびチャンネルは、前に説明したように、クロスポイン
ト第1チャンネルイン/アウトルックアップテーブル2
14および215を用いることによって見つけ出され得
る。第1ポートおよびチャンネルは、リンクリストテー
ブル216内の次のチャンネル内にインデックスを付与
し、同一の順方向クロスポイントメモリ位置に書き込み
を行う次のポートおよびチャンネルを得るために使用さ
れる。もし、インデックススイッチポートおよびチャン
ネル240がクロスポイントメモリ位置に書き込みを行
うただ1つのチャンネルであるなら、あるいはもし、イ
ンデックススイッチポートおよびチャンネル240が最
新のポートおよびチャンネルであるならば、リンクリス
トテーブル位置における次のチャンネルの内容は、ゼロ
(NULL)となる。
【0112】スイッチポートおよびチャンネルが経路に
加えられたとき、それはリンクリストの終端に加えられ
なければならない。スイッチポートまたはチャンネルが
経路から取り除かれたとき、リンクされたリストは圧縮
されなければならない。イン/アウトリンクリストテー
ブルにおけるエントリーのレイアウトは次のようになっ
ている。
【0113】次チャンネルインリンクリストテーブル 前のスイッチポートおよびチャンネルイン 10ビット 次のスイッチポートおよびチャンネルイン 10ビット
【0114】次チャンネルアウトリンクリストテーブル 前のスイッチポートおよびチャンネルアウト 10ビット 次のスイッチポートおよびチャンネルアウト 10ビット
【0115】交換ネットワークの素子に加えて、プロト
コル層が、経路指定の決定、コンポーネントのテスト、
エラー状態に対する応答および他のプロトコル層との通
信を行うために必要であることがわかる。コントローラ
内において、2つのソフトウェア層が存在し、交換経路
プロトコル(SPP)および交換接続プロトコル(SC
P)として識別される。交換経路プロトコルは終端間経
路処理に対する責任を有する。交換経路プロトコルは、
図3の機能プロセッサー部146、リンクデータポート
148および交換接続プロトコル(SCP)とのインタ
ーフェイスをとる。SCPは、ネットワークを横切るス
テージ接続によってステージに対する責任を有する。S
CPは、コントローラ140における交換経路プロトコ
ル(SPP)とのインターフェイスをとる。交換経路プ
ロトコルは、図3および図10に示したメッセージFI
FOバッファー156、158、160を通じて機能プ
ロセッサー部と通信する。
【0116】図14は、対応する(PCB)エントリー
を有するパケット制御バッファー(PCB)のブロック
図である。交換経路プロトコルは、それぞれが共通のリ
ソースと同一のコントローラプロセッサーおよびソフト
ウェアを用いる多数の作動チャンネルを同時に処理する
ので、いくつかの手段が、この共通のリソースを使用す
るチャンネルを処理するとき、各作動チャンネルの状態
をリコールするために与えられなければならない。各作
動チャンネルのこの状態情報は、経路制御バッファー
(PCB)によって維持される。
【0117】96個の使用可能な経路制御バッファーが
存在する。これらは、ターミナルポート、ブリッジポー
トまたはリンクデータポート(LDP)のいずれかに動
的に割り当てられる。初期設定が行われるとき、これら
はすべて、「フリー」リストとして識別されるダブルリ
ンクリスト内に配置される。これらは、経路が指定され
る間にフリーリストの始端から「トランジェント」リス
トの終端まで移動せしめられる。一旦、経路が確立さ
れ、確認コマンドによってチェックされると、経路に割
り当てられた経路制御バッファーが、音背経路に対する
「トーク」リストおよびデータ経路に対する「リンクデ
ータポート(LDP)」リスト内に配置される。
【0118】経路の伝送の間に、経路制御バッファー
は、トランジェントリストにもどされ、一旦、経路クリ
ア機能が完了すると、経路制御バッファーは「フリー」
リストの終端にもどされる。
【0119】図10に示したように、経路制御バッファ
ー222は、コントローラによって使用され、その作動
時間を通じて各作動コールおよび経路の詳細をリアルタ
イムで処理し、また、その履歴を追跡するため、特に問
題を付いてきするために使用される記録を与える。コー
ルメッセージバッファー(CMB)238が機能プロセ
ッサー部によって使用され、「作動」要求を「作動」F
IFOバッファー158を通じて交換経路プロトコルに
伝送し、その後交換プロトコルによって使用され、経路
制御バッファー(PCB)の現在の状態を、「事象」F
IFO156によって機能プロセッサーに伝送する。
「事象」通信メッセージバッファー(CMB)は、共通
の素子を備えた事象指定構造を有している。CMBは、
経路制御バッファーのサブセットである。経路指定に対
し、通信メッセージバッファーは、機能プロセッサーが
交換経路プロトコルに対し、発生せしめられるべき経路
の望まれるパラメータを与えるようにするための手段で
ある。経路の開始および終了に対し、経路制御バッファ
ーは、メモリ内の必要とされるデータバッファーに対し
データをやりとりするために使用される。PCBは、交
換経路プロトコルおよび交換接続プロトコルを両方によ
って共有される。
【0120】リンクデータポートにおける入力/出力チ
ャンネルの各対は、ネットワークコマンドおよび機能プ
ロセッサーコマンドに応答する(コントローラの交換経
路プロトコル(SPP)ソフトウェアによって実行され
る)状態機械(state machine) によって駆動される。こ
れによって、コントローラは、成功した結果が生じるま
で、あるいは通常の故障またはエラー状態が生じるま
で、経路を処理することが可能となる。それによって、
交換経路プロトコルは、一定のステージに到達したとき
に機能プロセッサーに対し警告しなければならなくなる
まで、入力経路指定を同時に処理することが可能とな
る。
【0121】各コールの作動時間を通じて、インターフ
ェイススイッチ内のモニタFIFO184(図8参照)
は、接続状態にあり、SPPによって処理されるパケッ
ト制御バッファーにおける接続の詳細の完全な記録を維
持する。パケット制御バッファー内の情報は、交換経路
プロトコルおよび交換制御プロトコルの両方に共有され
る。コール処理が決定を行うために必要とされる場所に
ステージが到達したときにはいつも、コールの現在の状
態およびそのデータのコピーが、コールメッセージバッ
ファー(CMB)内に配置され、CMPに対するポイン
タが事象メッセージFIFOバッファー内に配置され
る。
【0122】経路制御バッファーは、関連するデータを
与えるための多数のフィールドを有しており、各フィー
ルドエントリーが、作動コールの間に使用される。もし
コールメッセージバッファー238が情報を、交換経路
プロトコル(SPP)から機能プロセッサーに伝送する
ならば、情報は、「事象」形式であり、入力コマンドお
よび引き数である。しかしながら、もしコールメッセー
ジバッファーが情報を機能ポウロセッサーから交換経路
プロトコルに伝送するならば、このワードにおける情報
は、実行されるべき望まれる「作動」を表す経路制御コ
ードとなる。この制御コードは、通信メッセージバッフ
ァー(CMB)のコマンド指定部分の構造を決定する。
【0123】経路に対応するパケット制御バッファー
は、0〜95のいずれかからなるそのパケット制御バッ
ファー(PCB)数を表すエントリーを有している。こ
れによって、コントローラはそのパケット制御バッファ
ーを機能プロセッサー経路IDに相関させることができ
る。PCB数は、コントローラによって与えられる。こ
の経路に属するコントローラに対する次のいずれの事象
も、PCB数からなるコントローラIDを有している。
【0124】状態/経路状態エントリーは、データまた
はターミナルポートチャンネル対状態機械およびいくつ
かの関連状態ビットの状態を含んでいる。
【0125】作動リンクデータポートチャンネルが処理
されるとき、交換経路プロトコルが、ポケット制御バッ
ファーによって与えられた状態をもつリンクデータポー
トおよびチャンネルに対する状態機械を実行する。交換
経路プロトコル(SPP)は、状態エントリーに対する
責任を有している。SPPがシグナルを機能プロセッサ
ーに伝送するとき、機能プロセッサーは、コマンドエン
トリーおよび状態ビットをチェックし、事象の発生を決
定する。
【0126】FIFOバッファー156は、スケジュラ
ーによって決定される一定の速度で、機能プロセッサー
によってポーリングされる。経路状態情報は、次のよう
になる。
【0127】経路状態 経路指定試みオーバーフロー(E) 経路クリア(E) パケット送信(E) 経路失敗(E) ACK(E) パケット受信(E) NAK(E) パケット伝送失敗(E) 音声経路完了(E)
【0128】パケット制御バッファーにおける他のエン
トリーは、ローカルアドレスコード(LAC)および遠
隔論理アドレスコード上の情報を有している。ローカル
LACは、経路を指定するときには発信LACからなっ
ており、また、経路を終了するときには宛先LACから
なっている。宛先LACは、経路指定を開始するときに
使用される宛先LACであり、または経路を終了すると
きに使用される発信LACである。
【0129】システム要件に依存して、インターフェイ
ススイッチのいくつかのターミナルポートが、音声を記
録するためのテープレコーダとして使用可能である。テ
ープポートおよびチャンネル上の情報を、パケット制御
バッファー内に含めるためのエントリーが、(構成の変
更がなされるまで保持される)テープ経路指定のために
使用される。それは、テープチャンネルに接続するため
に(インターフェイススイッチによって扱われるテープ
カードからの)音声経路に結合されなければならないポ
ートおよびチャンネルの数を有している。
【0130】パケット制御バッファーにおけるさらに別
のエントリーは、経路上の情報およびコールメッセージ
バッファー識別を有している。経路識別数は、機能プロ
セッサーによって使用され、新たな作動に対して使用不
適なコールメッセージを取り除くために、機能プロセッ
サーRAMにおいて、コマンドに対する経路およびコー
ルメッセージバッファーポインタを識別する。
【0131】機能プロセッサーは、経路IDの割当てに
対する責任を有している。機能プロセッサーが経路指定
を開始するとき、経路識別エントリーは当該情報を表し
ている。交換経路プロトコルは、事象シグナルを新たな
経路(例えば音声経路)に対する機能プロセッサーに伝
送するとき、経路識別はブランクである。機能プロセッ
サーは、経路IDを割当て、それを交換経路プロトコル
に戻される次のコマンド内に含める。
【0132】機能プロセッサーは、経路IDによってコ
ールメッセージバッファーがどの経路に対応しているの
かを識別する。交換経路プロトコルは、通信メッセージ
バッファー(CMB)内におけるコントローラIDエン
トリーによって経路を識別する。コントローラIDは、
特定の経路に割当てられた経路制御バッファー数であ
る。
【0133】交換経路プロトコルが事象シグナルを機能
プロセッサーに伝送するとき、コールメッセージバッフ
ァー識別は、どのコールメッセージバッファー(CM
B)がフリーであり得るかを、機能プロセッサーに伝え
る。機能プロセッサーは、CMBリソース割当てを処理
することに対する責任を有しており、CMBをクリア
し、CMBに対するポインタをフリープロトコルに配置
する。
【0134】パケット制御バッファー内における結合パ
ラメータエントリーは、結合に対するポートおよびチャ
ンネルの対を有している。ターミナルポート、ブリッジ
ポートまたはテープポートおよびチャンネルを、クロス
ポイントメモリ位置に関係させる操作が結合である。も
し通信処理装置からの経路指定コマンドが自動的な結合
でなければ、通信処理装置はスイッチポートおよびチャ
ンネルの独立な結合を行わなければならない。スイッチ
ポートおよびチャンネルの対は、機能プロセッサーによ
って指定される。結合情報は3ビットを有している。す
なわち、開始および終了に対する1ビットと、順方向お
よび逆方向に対する1ビットと、作動および非作動に対
する1ビットである。
【0135】試みのカウントおよび遅延情報エントリー
は、経路を指定するときに交換経路プロトコルが行う試
みの数である。遅延は、一般的な特定目的タイマであ
る。タイマの使用は状態に依存する。このタイマの細分
性は、125μ秒または1フレームである。このエント
リーは交換経路プロトコルのみによって設定され、使用
される。このタイマの典型的な使用は、確認コマンドを
伝送した後、タイマを8に設定する。状態は「確認中」
である。もしタイマーが確認がリターンされる前にタイ
ムアップしてしまうと、交換経路プロトコルは、リンク
データポートを通じて別の確認コマンドの実行を開始す
る。一旦、確認が受信されると、遅延の内容は8マイナ
ス現在のエントリーとなる。これは確認コマンドのフレ
ーム遅延であり、エコー取消に対する各インターフェイ
スカード内のプロセッサーによって必要とされる。
【0136】確認がリンクデータポートチャンネルを通
じて交換ネットワーク内において実行を開始される。こ
れによって、コントローラは、確認コマンドが交換ネッ
トワーク内に送られたとき、および確認コマンドが往復
の伝送の後に受信されたときを正確に決定することが可
能となる。パケット制御バッファーは、確認コマンドを
含むリンクデータポートを追跡し続けるためのエントリ
ーを有している。
【0137】ポート内の確認往復伝送遅延をチェックす
るために使用されるパラメータは、経路に対応するパケ
ット制御バッファーにおけるエントリーを有している。
これらのパラメータは、確認伝送の開始時間、確認伝送
の終了時間、確認が受信される入力反転ポートおよび音
声経路に対する入力反転チャンネルが処理されるローカ
ルチャンネル時間からなる入力反転チャンネル時間であ
る。
【0138】交換ネットワークの作動の間に、経路情報
がデータ経路セットによって、システムの至る所に送ら
れる。パケット制御バッファーにおけるパケット形式の
エントリー(データ経路のみ)は、「パケット形式の」
コマンドの引き数部分における情報を含んでいる。多数
のデータパケットが交換ネットワークを通じて伝送され
るので、種々のパケット形式が識別されなければならな
い。関係のあるパケット形式の情報が、「パケット形式
の」コマンドが受信されたときに交換経路プロトコルに
よってこのエントリーに書き込まれ、あるいは、「伝送
パケット」操作が交換経路プロトコルに伝送されたとき
に機能プロセサーによってロードされる。
【0139】パケットバッファー制御エントリーは、デ
ータ経路のみに対する情報を含んでいる。このエントリ
ーは、パケットバッファー制御ブロックに対するポイン
タを有している。
【0140】パケット開始エントリーは、パケットを送
信しまたは受信するスイッチ素子に対応する現在の「送
信」または「受信」パケットに対する基本ポインタを含
んでいる。このエントリーは、パケットを送信するとき
に機能プロセッサーによって設定され、また、パケット
を受信するときに交換経路プロトコル(SPP)によっ
て設定される。SPPの受信は、使用可能なパケットバ
ッファーのリストからのエントリーを満たしている。各
パケットバッファーの大きさに対応するパケットバッフ
ァーのリンクリストがいくつか存在する。SPPは、リ
ンクリストから適当なパケットバッファーを得る。その
後、リストは機能プロセッサーによって再び満たされ
る。
【0141】パケットリミットエントリーは、データ経
路のみに対する情報を含んでいる。それは、伝送の際
に、パケットの実際の大きさを有しており、機能プロセ
ッサーによって設定される。受信に対し、これは、現在
のパケットの大きさを定義する値である。パケットの最
大の大きさは、既にパケット形式のコマンドによって定
義されている。「次のワード=パケットリミット」のと
き、パケットが伝送され、次のチャンネルが「パケット
コマンドの終端」およびチェックサムを含んでいなけれ
ばならない。パケット長がパケットリミットよりも小さ
い場合には、チェックサムはこれの前に生じる(パケッ
トコマンドの終端の受信によって明らかとなる)。
【0142】パケット制御バッファーにおける最初のワ
ードエントリー/次のワードエントリーは、データ経路
のみに関する情報を有している。最初のワードは、デー
タを送信しまたは受信するときに、送信または受信バッ
ファーの始めを表すベースアドレスからの開始オフセッ
トからなっている。これによって、開始オフセットは、
パケットエラーが発生したときに「次のワード」に対し
てコピーされることができる。これによって、パケット
バッファー制御ブロックに対するポインタを維持する必
要がなくなる。
【0143】次のワードは、パケットバッファーの現在
のエントリーに対するパケット開始からのインデックス
オフセットである。伝送の間に、このエントリーは、パ
ケットバッファーから送信されるべき次のパケットエン
トリーを指示する。受信の間に、このエントリーは、デ
ータチャンネル上の受信された次のデータのパケットバ
ッファーにおける宛先を指示する。全パケットが受信さ
れたとき、機能プロセッサーは、このエントリーを使用
し、パケット長を決定することができる。
【0144】データ経路エントリーに対するチェックサ
ムは、送られる現在のパケットのチェックサムを含んで
いる。それは、パケットを送信するときに、最初の交換
経路プロトコルによって、チェックサムコマンドの引き
数として計算され、パケットの終端で送信され、また、
パケットを受信するときに、宛先交換経路プロトコルに
よって計算され、受信されたチェックサムコマンドの引
き数と比較される。この値は、データを前のチェックサ
ムエントリーに加えることによって計算される。その
後、更新されたチェックサムは、最初の位置に記憶され
る。パケットの送受信が開始されるとき、このエントリ
ーは0に設定される。このチェックサムは、データコマ
ンドコードおよびパケット形式に対する引き数の和から
なっている。
【0145】クロスポイント情報エントリーは、順方向
および逆方向のクロスポイントメモリ位置のアドレスを
記憶するために使用される。この情報は、結合を実行す
るため、並びに非応答(NAK)または強制された解除
の事象における順序正しいクリアのために必要である。
【0146】プロトコル層の間の通信は、コールメッセ
ージFIFOバッファーによって行われる。進行中の各
経路およびコールに関係するデータは、コントローラR
AM内の独立の経路制御コントローラ内に保持される。
同様の構造が、機能プロセッサーRAM内の、進行中ま
たは予定された各経路/コールに対して保持される。機
能プロセッサーによって要求される経路「作動」または
交換経路プロトコルによってモニタされたチャンネルに
よって機能プロセッサーにもどされた「事象」に関係す
るデータは、交換経路プロトコル(コントローラ)およ
び機能プロセッサー部の両方によってアクセス可能な、
機能プロセッサーRAMにおけるコールメッセージFI
FOを用いて、それらの間を伝送される。通信処理装置
は、コールメッセージバッファー(CMB)の作動に対
する責任を有している。これらのCMBに対するアクセ
スは、それぞれに対するインデックスによって制御され
る。これらのインデックスは、SPPおよび機能プロセ
ッサー部の間を、コールメッセージFIFOバッファー
156、158、160によって、いずれのインデック
スも、別のインデックスの操作を妨害することがないよ
うに伝送される。
【0147】FIFOバッファーは、512個の可能な
コールメッセージバッファーを可能にする9ビットの広
さを有している。この9ビットは、コールメッセージバ
ッファーインデックスを定義する。コールメッセージバ
ッファーの位置は、機能プロセッサーRAM内に配置さ
れた機能プロセッサーメモリマップテーブルにおけるC
MBベースポインタエントリーを用いることによって見
つけ出され得る。メッセージバッファーは次のように与
えられている。
【0148】FIFOバッファー 書き込み 読み出し フリー 機能プロセッサー SPP(コントローラ) (エンプティーCMB) 事象 SPP(コントローラ) 機能プロセッサー 作動 機能プロセッサー SPP(コントローラ)
【0149】フリーメッセージFIFOバッファーは、
現在占有されていないコールメッセージバッファーに対
するポインタを有している。機能プロセッサーは、コー
ルメッセージバッファーおよび関係するポインタを、エ
ンプティーCMBのプール内に配置する。共に機能プロ
セッサーによって操作される2組のフリーコールメッセ
ージバッファーが存在する。フリーコールメッセージバ
ッファーのプールは、フリーCMBFIFOバッファー
とは独立に維持され、その結果、機能プロセッサーは、
作動FIFOバッファー内に配置すべく、経路またはパ
ケット要求によってCMBを準備したい場合に、フリー
CMBFIFOバッファーにアクセスする必要はない。
機能プロセッサーが、フリーCMBFIFOバッファー
を再び満たすのは、このプールからである。
【0150】機能プロセッサーはフリーメッセージFI
FOバッファー160の占有をモニタし、0から511
までの通信メッセージバッファー(CMB)数を適当に
供給し続ける。機能プロセッサーは、プールからすべて
のエンプティーCMBに対するポインタをとり、それ
を、作動FIFOバッファー158内にポインタをおく
前に新たなコールに対するパラメータとともにロードす
る。交換経路プロトコルは、新たな入力コールが検出さ
れるとき、または作動がリポートを要求する経路上にお
いて生じるときはいつでも、フリーFIFOバッファー
160からフリー通信メッセージバッファーに対するポ
インタをとる。
【0151】作動FIFOバッファー158におけるポ
インタによって指定された通信メッセージバッファーを
とる交換経路プロトコル(コントローラ)の作動は、関
係する情報を、通信メッセージバッファーからコントロ
ーラのアドレス空間内の高速RAMにおけるパケット制
御バッファーにコピーすることを伴う。通信メッセージ
バッファーに対するポインタを事象FIFOバッファー
156に配置する前に、コントローラは、その高速RA
M166内の適当なパケット制御バッファーのエントリ
ーを、機能プロセッサーRAMにおけるCMB位置にコ
ピーしなければならない。
【0152】これらのパケット制御バッファーは、それ
らの内容が、不完全なコールを含んでいるときに機能プ
ロセッサーRAM内の通信メッセージバッファーにコピ
ーされ、それらのCMBポインタが事象FIFOバッフ
ァー156内に配置される。また、パケット制御バッフ
ァーは、コールを処理する交換経路プロトコルによって
保持され続け、他のさらなる作動の正確な処理を保証す
る。通信メッセージバッファーは、事象が伝えられたと
きのコール状態を含んでいる。機能プロセッサーに伝送
されるべき次の事象は、いずれも、フリーFIFOから
の別の通信メッセージバッファーを取り出すことによっ
て実行される。機能プロセッサーはその後、FIFOの
機能によって、正確な順序でCMBを読み出す。
【0153】H.チャンネル割当て記憶装置 本発明によるチャンネル割当てシステムは、スイッチ素
子15におけるすべてのスイッチポート上のすべての出
力チャンネルの可用性(話中/フリー状態)を維持し、
識別されたスイッチポート上の指定されたタイムウィン
ドウ内の最先のフリーチャンネルを決定する。好ましい
実施例において、チャンネル割当てシステムは、出力通
信リンクに対して使用されるポートグループのスイッチ
素子コントローラからの識別を受信する。チャンネル割
当てシステムは、スイッチポートが各ポートグループを
構成する割当てを維持する。ポートグループは、どのス
イッチポートが最先のフリーチャンネルに対して探索さ
れなければならないかを表示する。ポートグループ0〜
19は、それぞれのスイッチポートの識別に対して保存
される一方、ポートグループ20〜31は、スイッチポ
ートのグループの指定に対して反転される。ポートグル
ープが出力経路として指定されたとき、ポートグループ
を構成するそれぞれのスイッチポートの識別が決定され
なければならない。
【0154】可用性テーブル300は、図15に示した
ように、チャンネル割当てシステムの中央素子である。
出力スイッチポートおよびチャンネルの選択に際し、可
用性テーブル300内に維持された、スイッチポートお
よびチャンネルのフリー/話中状態が、最先のフリーチ
ャンネルに対して捜し出される。適当なスイッチポート
およびチャンネルに対する可用性テーブルの探索を制限
するために、探索に含まれるべき(スイッチ素子15の
スイッチポートおよびチャンネルに対応する)可用性テ
ーブル300の行および列が制御される。識別されたポ
ートグループに含まれるスイッチポートに対応する可用
性テーブル300の行のみが使用可能となるようにする
ための手段が与えられる。同様に、可用性テーブル30
0の一定のチャンネルに対応する一定の列のみが使用可
能であるようにするための手段が与えられる。
【0155】可用性テーブル300は、連想メモリセル
302のアレイとして構成され、スイッチ素子おける各
チャンネルの可用性(フリー/話中状態)を維持する。
可用性テーブル300は、ポートグループによって識別
されたスイッチポート上の指定されたタイムウィンドウ
内の最先のフリーチャンネルを確かめるために使用され
る。基本的なスイッチ素子は、32チャンネルを備えた
20個のスイッチポートを有している。したがって、各
ポートおよびチャンネルの可用性を記憶するために、可
用性テーブル300は連想メモリセル302の20行
(各スイッチポートごとに1つの行)および32の列
(各チャンネルごとに1つの列)内に配置される。取決
めによって、チャンネルが使用可能であれば、可用性テ
ーブル300内の対応するセル302は1の値(ハイ論
理値)をもち、チャンネルが話中であれば、対応するセ
ルは0の値(ロー論理値)をもつ。このようにして、可
用性テーブルの適当な行は、最先の使用可能テーブルに
対して容易に探索され得る。
【0156】可用性テーブル300のそれぞれの連想メ
モリセル302の概略図を図16に示した。図示のよう
に、可用性テーブル300の各セル302は、メモリ素
子304、並びに6つの入力および2つの出力を有して
いる。メモリ素子304は、対応するスイッチポートお
よびチャンネルのフリー/話中状態(0または1)を維
持する。可用性テーブル300内の各々のセル302
は、その水平使用可能(HEN)インプットおよび垂直使
用可能(VEN)インプットの両方が論理値1をもつと
き、使用可能とされる(探索内に含まれる)。
【0157】可用性テーブル300の列は、各セル30
2の垂直アウトプット(VOUT )を、その下側のセル3
02の垂直インプット(VIN)に接続することによって
構成される。同様に、可用性テーブル300内の行は、
各セル302の水平アウトプット(HOUT )をそのすぐ
右側のセル302の水平インプット(HIN)に接続する
ことによって生成される。さらに、アレイの一番上の行
における各セル302の垂直インプット(VIN)および
アレイの左側の列における各セルの水平インプット(H
IN)が、論理値0に結合される。
【0158】図16に示した各セル302内のメモリ素
子304における値は、CHUPインプット(選択された
チャンネル更新)およびSTINITインプット(状態初期
設定)によって制御される。CHUPインプットは、話中
状態に対して選択されたチャンネルに対応するセル30
2を設定するために使用される。さらに、STINITイン
プット(状態初期設定)は、各メモリ素子304の可用
性状態を直接制御する。STINITインプットは、例えば
各セル302の状態をシステム初期設定の際にフリー状
態に初期設定するため、セル302の値をフリー状態に
対して更新するためまたはバイト状態に対するコール経
路指定に対して通常は使用可能ではないチャンネル(例
えばクロッキングおよび状態同報通信チャンネル)に関
係するすべてのセル302を指定するために使用され得
る。
【0159】可用性テーブル300における各セル30
2のロジックは次のようになっている。すなわち、可用
性テーブル300における特定の行の水平アウトプット
(HOUT )は、各々の行がその水平使用可能シグナル
(HEN)によって使用可能であり、かつその対応する垂
直使用可能シグナル(VEN)によって同時に使用可能な
その行内のすべてのセルがフリーとなっている場合(そ
のメモリ素子304内の論理値1によって表される)
に、論理値1をもつ。同様に、可用性テーブル300内
の特定の列の垂直アウトプット(VOUT )は、各々の列
がその垂直使用可能シグナル(VEN)によって使用可能
であり、かつその対応する水平使用可能シグナル
(HEN)によって同時に使用可能なその列内のすべての
セルがフリーとなっている場合(そのメモリ素子304
内の論理値1によって表される)に、論理値1をもつ。
このロジックは次のブール代数の方程式によって満足さ
れている。
【数1】
【0160】好ましい実施例として、図17に示したチ
ャンネル割当てシステムは、可用性テーブル300、ス
イッチポート割り込み可能ブロック306、チャンネル
割り込み可能ブロック308、並びにチャンネルおよび
スイッチポートアウトプットブロック310、312を
有している。
【0161】図17に示したように、スイッチポート割
り込み可能ブロック306は、ポートグループインプッ
トレジスタ314、ポートグループデコーダ316、ポ
ートグループデコードレジスタ318およびスイッチポ
ートラッチ320を有している。スイッチポート割り込
み可能ブロック306は、そのポートグループインプッ
トレジスタ314によって、スイッチ素子コントローラ
から(5ビットポートグループの形式で)探索要求を受
ける。5ビットポートグループ値は、スイッチポート割
り込み可能ブロック306によって、フリーチャンネル
に対して探索されるべきスイッチポート内に変換され
る。スイッチポート割り込み可能ブロック306は、5
ビットポートグループ値をデコードし、その適当なアウ
トプット回線(スイッチポート割り込みブロック306
の20のアウトプットのそれぞれは1つのスイッチポー
トに対応している)を作動させる。アウトプット回線
は、(20個のラッチを有する)スイッチポートラッチ
320によってラッチされ、可用性テーブル300内の
対応する行を使用可能とするために使用される。
【0162】(各々のスイッチポートに対応する)0〜
19の間のポートグループ値が、ポートグループインプ
ットレジスタ314で受信されたとき、5ビットのポー
トグループ数がポートグループデコーダ316のロジッ
クによってデコードされ、可用性テーブル300に対す
る対応するスイッチポートアウトプット回線を作動させ
る。同様に、(スイッチポートの定義されたグループに
対応する)20〜31の間のポートグループ値がポート
グループインプットレジスタ314で受信されたとき、
それは、12個のポートグループデコードレジスタ31
8のうちの1個にアクセスするために使用される。これ
らのポートグループデコードレジスタ318は、20ビ
ットレジスタからなっており、これらの20ビットレジ
スタは、20ビットのすべて(それぞれ1個のスイッチ
ポートに対応する)がシステム初期設定の間にマークさ
れ、特定のポートグループ内に含まれるこれらのスイッ
チポートを表示することを可能にする。初期設定の間
に、スイッチ素子コントローラは一連の12個の指定ポ
ートグループコマンド(各ポートグループデコードレジ
スタごとに1個)を起動する。これらのコマンドは、ポ
ートグループデコードレジスタアドレスおよびポートグ
ループ内のポートを識別する対応データを表示する。デ
ータは、各ビットが1つのスイッチポートに対応する2
0ビットワードからなっている。ビット位置における1
は、対応するスイッチポートが当該ポートグループの一
部であることを表示し、ビット位置における0は、スイ
ッチポートがポートグループの一部ではないことを表示
する。(もしすべてのポートがサービスから取り出され
またはサービスに戻されるならば、システムの作動中
に、ポートグループデコードレジスタ318は再びプロ
グラムされ得る。)
【0163】作動中に、ポートグループ値によってアド
レス指定されるポートグループデコードレジスタ318
のアウトプットは、ポートグループデコーダ316を介
して、スイッチポート割り込み可能ブロック306の対
応するアウトプット回線を作動させる。スイッチポート
割り込み可能ブロック306のアウトプットは、可用性
テーブル300におけるセル302の行の水平使用可能
回線(HEN)を作動させるため、すなわち、これによっ
て可用性テーブル300の適当な行を使用可能とするた
めに使用される。
【0164】好ましい実施例として、タイミング探索ウ
ィンドウが、図17に示したチャンネル割り込み可能ブ
ロック308によって与えられる。チャンネル割り込み
可能ブロックは、開始および終了チャンネルインプット
レジスタ322、324、チャンネルデコーダ326お
よびチャンネルセレクトレジスタ328を有している。
タイミングウィンドウは、開始および終了チャンネル値
を表示する2つの5ビット値によって定義される。これ
らの値は、スイッチ素子コントローラから受信され、開
始および終了チャンネルインプットレジスタ322、3
24内に配置される。開始および終了チャンネルは、そ
れにわたってフリーチャンネル探索が実行されるタイミ
ングウィンドウを定義する。
【0165】スイッチ素子の異なるスイッチポート上に
達するフレームが位置合わせされていないことによっ
て、入力スイッチポートの特定のチャンネル上に受信さ
れた経路指定コマンドは、各々のスイッチ素子の同一の
ローカルチャンネル数に対応していない。すなわち、到
達する経路指定コマンドは、各々のスイッチ素子のチャ
ンネルに対応するローカルチャンネルタイムを割り当て
られなければならない。探索に対する開始チャンネル
は、入力経路指定コマンドに1を加えたものに等しく、
これによって、第1のフリーチャンネルは入力チャンネ
ルに出来る限り近接することが可能となる。終了チャン
ネルは、一般に開始チャンネルから1を引いたもの(ま
たは入力経路指定コマンドのローカルチャンネル数)に
等しく、これによって、探索ウィンドウはすべてのチャ
ンネルを含むことが可能となる。5ビットの開始および
終了値は、チャンネルセレクトレジスタ328にアクセ
スするチャンネルデコーダ326内に入力される。
【0166】図18に示したように、チャンネルセレク
トレジスタ328は、32個の連想メモリセル330
(可用性テーブル300の各列ごとに1個)のリングか
らなっている。チャンネルセレクトレジスタ328は、
チャンネル割当て手続きにおいて2つの機能を実行す
る。チャンネルセレクトレジスタ328の機能状態は、
各セル330の機能セレクトインプット(FS )での論
理値によって制御される。第1の機能において、ここで
S は1に等しくなり、チャンネルセレクトレジスタ3
28は、定義された探索ウィンドウ内の可用性テーブル
300のすべての列を使用可能とすることによって、可
用性テーブル300の広域探索を開始する。可用性テー
ブル300の広域探索は、適当なスイッチポート(使用
可能とされた行)上の探索ウィンドウ内の使用可能チャ
ンネルのすべてを確認する。第2の機能において、FS
は0に等しくなり、チャンネルセレクトレジスタ328
は、広域探索において使用可能とされるべきであると決
定されたこれらのチャンネルを評価した後、(最先の使
用可能チャンネルに対応する)探索ウィンドウ内の最先
の使用可能セル330を選択することによって、集中探
索を実行する。集中探索の間に、選択されたチャンネル
に関係する可用性テーブル300内の1つの列のみが、
使用可能であり、選択されたタイムスロット内の使用可
能チャンネルを有する特定のスイッチポートが確定され
る。
【0167】図18に示したように、(7個のセルを備
えたものとして示した)チャンネルセレクトレジスタ3
28が、各セル330の水平アウトプット(HOUT
を、その右側のセル330の水平インプット(HIN)に
接続することによって生成される。リング状レジスタ
が、チャンネルセレクトレジスタ328内の最後のセル
の水平アウトプット(HOUT )を、最初のセルの水平イ
ンプット(HIN)に接続することによって生成される。
開始および終了チャンネルは、レジスタセル330のそ
れぞれに対して2つのインプット(SおよびE)を与え
る。取決めによって、チャンネルデコーダ326は、最
初のセルとして選択されたセル330のSインプットに
対して論理値1を出力し、一方、チャンネルセレクトレ
ジスタ328内の他のすべてのセル330に対するSイ
ンプットは、論理値0をもつ。同様に、最後のセルとし
て選択されたセル330に対するEインプットは、論理
値1をもち、一方、他のすべてのセル330に対するE
インプットは、論理値0をもつ。
【0168】図18に示したように、チャンネルセレク
トレジスタ328内の各セル330は、メモリ素子33
2、並びに5つのインプットおよび2つのアウトプット
を有している。メモリ素子332に記憶された値は、可
用性テーブル300の対応する列が使用可能であるか否
かを制御する。取決めによって、メモリ素子332は、
対応する列が使用可能とされる場合に1をもち、さもな
ければ0をもつ。各セル330の垂直アウトプット(V
OUT )は、メモリ素子332内に含まれる値に等しく、
可用性テーブル300内のセル302の列の垂直使用可
能回線(VEN)を起動するために使用される。レジスタ
328内の各セル330に対する垂直インプット
(VIN)が、可用性テーブル300内のセル330の一
番下の行の垂直アウトプット(VOUT )から受け取ら
れ、適当なスイッチポート(使用可能とされた行)上の
使用可能チャンネルを有するこうぇらの列に対して論理
値1をもつ。機能セレクトインプット(FS )が、チャ
ンネルセレクトレジスタ328の機能状態を制御する。
【0169】図19は、7個のセルを備えたものとして
示した、チャンネルセレクトレジスタ328の第1の機
能(広域探索)を説明したものである。チャンネルセレ
クトレジスタ328の第1の機能は、チャンネルセレク
トレジスタ328内の各セル330に対する機能セレク
トインプット(FS )を論理値1に設定することによっ
て起動される。レジスタ328内の各セル330のロジ
ックは次のようになっている。すなわち、FS (機能セ
レクト)が論理値1をもつとき、各セル330内のメモ
リ素子332の値は、図19に示したように、定義され
た開始および終了チャンネル間における(およびこれら
を含む)セルの各々に対して論理値1をもつ。このロジ
ックは次のブール代数の方程式によって満足される。
【数2】
【0170】可用性テーブル300の広域探索の間に、
開始および終了チャンネル間のウィンドウにおけるすべ
ての列が、(VOUT を対応するセル330のそれぞれに
対して1に等しくなるようにすることによって)使用可
能とされる。可用性テーブル300の対応する列から受
け取られる、レジスタ328内の各セル330に対する
垂直インプット(VIN)は、使用可能とされたスイッチ
ポート上の使用可能チャンネルを有するこれらの列に対
して論理値1をもつ。
【0171】チャンネルセレクトレジスタ328の第2
の機能は、チャンネルセレクトレジスタ328内の各セ
ル330に対する機能セレクトインプット(FS )を、
図20に示したように論理値0に設定することによって
起動される。第2の機能は、その垂直インプット
(VIN)で、論理値1を受け取る列に対する可用性テー
ブル300の広域探索の結果を評価する。その後、チャ
ンネルセレクトレジスタ328のロジックは、1に等し
いVINをもつ最先のセルが、そのメモリ素子332にお
いて1をもつようになっている。このロジックは、次の
ブール代数の方程式によって満足される。
【数3】 これによって、可用性テーブル300の集中探索に対し
て選択されたセルに関係する1つの列が使用可能とな
る。なぜなら、対応するVOUT は値1をもっているから
である。
【0172】(使用可能な選択された列のみを有する)
チャンネルセレクトレジスタ328の第2の機能に従っ
て、値1をもつ可用性テーブル300の垂直アウトプッ
ト(VOUT )だけが、選択されたチャンネルに関係する
列となる。同様に、第2の機能の後、1つの使用可能と
された列内の使用可能なセルを有する、可用性テーブル
300の行だけが、1の水平アウトプット(HOUT )を
もつ。
【0173】図17に示したチャンネルアウトプットブ
ロック310は、チャンネルエンコーダ334およびチ
ャンネルアウトプットレジスタ336を有している。可
用性テーブル300のセル302の一番下の行の垂直ア
ウトプット(VOUT )が、チャンネルエンコーダ334
のインプットに接続される。上述のように、(1つの使
用可能な列のみを有する)可用性テーブル300の第2
の探索ののちに、選択されたチャンネルだけが1の垂直
アウトプット(VOUT )をもつ。チャンネルエンコーダ
334は、このインプットを受け取り、選択されたスイ
ッチポート数を5ビットの値にエンコードし、それをチ
ャンネルアウトプットレジスタ336に出力する。チャ
ンネルアウトプットレジスタ336は、その後、スイッ
チ素子コントローラによって読み出される。
【0174】図17に示したスイッチポートアウトプッ
トブロック312は、スイッチポートセレクトレジスタ
338、ポートエンコーダ340、最新に選択されたポ
ートインプットレジスタ342およびスイッチポートア
ウトプットレジスタ344からなっている。いくつかの
適当な出力スイッチポート(すなわちポートグループ2
0〜31)からなるポートグループが、出力通信リンク
として識別されたとき、可用性テーブル300の探索
が、1個以上のスイッチポートが使用可能な同一の最適
チャンネルを有していることを表示することが可能であ
る。スイッチポートアウトプットブロック312は、可
用性テーブル300の行アウトプットを受け取って評価
し、出力通信リンクに対する1個のポートを選択するた
めに使用される。多数のトラフィック分散会議が、スイ
ッチポートを選択するときに使用だれ得るにもかかわら
ず、ここに議論されるスイッチポート選択法は、当該ポ
ートグループに対する最新に選択されたスイッチポート
に基づいている。
【0175】好ましい実施例として、図21に示したス
イッチポートセレクトレジスタ338は、20個の連想
メモリセル346(可用性テーブル300の各行ごとに
1個)のリングからなっている。いくつかの適当な出力
スイッチポート(すなわちポートグループ20〜31)
からなるポートグループが、出力通信リンクとして識別
されたとき、スイッチポートセレクトレジスタ338
は、最新に選択されたポートインプットレジスタ342
によって当該ポートグループに対する最新のポートおよ
びチャンネル割当ての間に選択されたスイッチポートの
数を、スイッチ素子コントローラによってロードされ
る。その後、適当なスイッチポートに対する探索が、ト
ラフィックを平等に分散するために、最新に選択された
スイッチポートに1を加えたものにおいて開始される。
この探索は、最新に選択されたスイッチポート(または
開始ポート引く1)で終了し、その結果、スイッチポー
トがすべて探索される。
【0176】図21に示したように、(7個のセルを備
えたものとして示された)ポートセレクトレジスタ33
8が、各セル346の垂直アウトプット(VOUT )を、
そのすぐ下側のセル346の垂直インプット(VIN)に
接続することによって、生成される。リング状のレジス
タが、ポートセレクトレジスタ338内の一番下のセル
の垂直アウトプット(VOUT )を、一番上のセルの垂直
インプット(VIN)に接続することによって生成され
る。開始ポートは、(当該ポートグループに対する)最
新に選択されたポートに1を加えたものに等しく、ポー
トセレクトレジスタ338の各々のセル346に対する
インプットを与える。取決めによって、開始セルとして
選択されたセル346に対するSインプットは論理値1
をもち、一方、ポートセレクトレジスタ338内の他の
すべてのセル346に対するSインプットは論理値0を
もつ。同様に、終了セルとして選択されたセル346に
対するEインプットは論理値1をもつ一方、他のすべて
のセル346に対するEインプットは論理値0をもつ。
【0177】図21に示したように、ポートセレクトレ
ジスタ338内の各セル346は、1つのメモリ素子3
48、5つのインプットおよび2つのアウトプットを有
している。メモリ素子348内に記憶された値は、ポー
トが出力通信リンクに対して選択されたか否かを表示す
る。取決めによって、各セル346のメモリ素子348
は、それが選択されたポートである場合に論理値1をも
ち、さもなければ論理値0をもつ。各セル346の水平
アウトプット(HOUT )は、メモリ素子348における
値に等しく、ポートエンコーダ340の対応するインプ
ット回線に接続される。各セル346の水平インプット
(HIN)が、可用性テーブル300の対応する行から受
け取られ、選択されたチャンネルタイムスロットにおけ
るフリーポートに対応するこれらの行に対して値1をも
つ。各セル346に対する機能セレクト(FS )インプ
ットは、永久的に0に結合されなければならない。
【0178】ポートセレクトレジスタ338は、その水
平インプット(HIN)において論理値1を受け取るセル
346に対する、可用性テーブル300の対応する行か
らのシグナルを評価する。その後、ポートセレクトレジ
スタ338のセル346のロジックは、1に等しいその
INを有する識別された開始セルの後の最先のセルが、
そのメモリ素子348において値1を有するようになっ
ている。このロジックは次のブール代数の方程式によっ
て満足される。
【数4】 スイッチポートセレクトレジスタ338のロジックは、
上で議論したチャンネルセレクトレジスタ328の第2
の機能と同様である。この場合、チャンネルセレクトレ
ジスタ328は、開始チャンネルで開始する最初の使用
可能なチャンネルに対する探索を行う。ここで、ポート
セレクトレジスタ338は、開始ポートで開始する最初
の使用可能なポートを探索する。
【0179】スイッチポートセレクトレジスタ338の
各セル346の水平アウトプット(HOUT )は、メモリ
素子348の値に等しく、選択されたスイッチポートに
関係するセル346に対してのみ論理値1をもつ。この
ハイ論理値は、スイッチポートエンコーダ340によっ
て受け取られ、スイッチポートストプットレジスタ34
4に対するアウトプットとなる5ビットスイッチポート
値にエンコードされる。スイッチポートアウトプットレ
ジスタ344は、スイッチ素子コントローラによって読
み出され得る。
【0180】図21に示した、スイッチポートセレクト
レジスタ338内の各セル346の水平アウトプット
(HOUT )が、また、可用性テーブル300における対
応する行内の各セルのCHUPインプット(選択されたチ
ャンネル更新)に接続される。論理値1をもつ、スイッ
チポートセレクトレジスタ338からの水平アウトプッ
ト(HOUT )は、選択された行に対応し、それらのCH
UPインプット(選択されたチャンネル更新)における可
用性テーブル300の対応する行内の各セルによって受
け取られる。可用性テーブル300におけるセル302
のロジックは、倫理値1がセル302のCHUPインプッ
トにおいて受け取られる一方、セルは、メモリ素子30
4の値が話中状態(0)に設定されるとき(すなわち、
その水平およひ垂直使用可能インプットが値1をもつと
き)に使用可能とされる。
【0181】チャンネル割当てシステムは、ポートグル
ープ内のスイッチポート間にトラフィックを等しく分散
させるだけでなく、同一の経路に対する次の経路指定の
試み(再試行)が、異なるスイッチポートおよびチャン
ネル上において試みられることを保証することが重要で
ある。こうして、スイッチ素子コントローラが、ソース
および宛先の間においてデュプレックス通信を確立する
ことができないとき(すなわち、確認コマンドがソース
によって送られたが、エコーバックされなかったと
き)、経路指定再試行が実行されなければならない。再
試行が実行されるとき、それぞれ最新に選択されたスイ
ッチポートに1を加えたものにおいてスイッチポートを
起動することに加えて、また、異なるチャンネルが探索
されるようにするために、チャンネル探索に対するオフ
セットが存在する。好ましくは、経路指定再試行時のチ
ャンネル探索は、最新に選択されたチャンネルに25の
オフセットを加えたもので開始されなければならない。
25のオフセットは、それが32(チャンネルの数)を
割ることがなく、異なるチャンネルが時間ごとに探索さ
れることを保証するという理由から、選択されたもので
ある。モジュロ32演算は、数が0〜31の間にとどま
っていることを保証するために使用される。
【0182】例えば、スイッチポートA、BおよびCか
らなるポートグループ(グループ20)に対する初期経
路指定試行が、スイッチポートBおよびチャンネル2は
が使用可能な最先のスイッチポート/チャンネルである
と表示していると仮定しよう。もしスイッチ素子コント
ローラがその確認シグナルを受け取らなければ、デュプ
レックス経路は確立されておらず、新たな経路指定が試
みられなければならない。経路指定再試行時に、スイッ
チ素子コントローラは、スイッチポートグループインプ
ットレジスタ314−−グループ20開始チャンネルイ
ンプットレジスタ322−−2+25=27終了チャン
ネルインプットレジスタ324−−27−1=26最先
に選択されたポートインプットレジスタ342−−ポー
トBのような値をもつチャンネル割当てシステムのイン
プットレジスタをロードすることによって、ポートグル
ープ内の最先のフリースイッチポートおよびチャンネル
を探索し始める。この探索は、チャンネル27で開始す
る使用可能な第1のチャンネルを選択する。もしポート
グループにおける1以上のスイッチポートが使用可能な
同一の最適ポートを有しているならば、ポートBの後の
第1のポートが選択される。
【0183】I.キーステーション 図22は、ここでは交換ネットワークに接続されたもの
として示した、キーステーションまたはタレットの概念
図である。このようなキーステーションは、従来よりよ
く知られており、したがってあまり詳細には説明しな
い。キーステーションは、音声回路354によってデー
タバス352に接続されたよく知られたハンドセット3
54を有している。キーステーションは、それぞれが関
係するラベル358、赤色LED360および緑色LE
D362を備えた各々の回線ボタンまたはキー356を
有している。キーステーションボタンアレイは、このよ
うなボタンを600個まで含み得る。各ボタンに関係す
る赤色LED360は、回線状態を表示するために使用
され、緑色LED362は、作動回線またはI−使用を
表示するために使用される。ラベル358は、特定のボ
タンがどの回線に接続されているかを表示する英数字識
別子からなっている。回線キーテーブル364は、各ボ
タンに対するキー番号、論理アドレスコードおよびラベ
ルを与える。
【0184】プロセッサー366は、データバス352
およびスキャニング回路368と相互作用するキーステ
ーションの機能を制御する。ボタンレイが、スキャニン
グ回路によって走査され、ボタンが押されたときを決定
する。スキャニング回路368は、また、回線状態情報
を表示するためのLEDを作動させる。キーステーショ
ンは、回線情報をキーステーションの特定のボタンに関
係させ、ボタンが接続された特定の回線の情報をユーザ
ーに表示することを可能にする回線状態テーブル370
を維持する。回線状態テーブルは、また、どのボタンが
キーステーションで作動回線となっているのかに関する
情報を含んでいる。キーステーションは、既に説明した
ように、キーステーションインターフェイスを通じて、
交換ネットワーク内のインターフェイススイッチに接続
されている。
【0185】J.キーステーションインターフェイス 図23は、アナログキーステーションとインターフェイ
スをとるために交換ネットワークに接続されたものとし
て示した、キーステーションインターフェイスの概念図
である。図1を参照して、キーステーションインターフ
ェイスは、キーステーション12内に配置されたものと
みなされる。このようなインターフェイス手続きは、当
業者の知識の範囲内にあるので、詳細には説明しない。
キーステーションインターフェイスに接続されたハンド
セット音声ペア373を、図面の左側に示した。実際、
12までの入力音声ペアが、交換ネットワークに接続さ
れた各キーステーションインターフェイスに対して使用
される。しかしながら、説明のために、3つの音声ペア
のみが示してある。同様に、12までのシリアルデータ
リンク371使用され得るが、図面にはそのうちの3つ
だけが示してある。音声ペアは、従来技術において知ら
れた保護回路および音声分離回路を含むキーステーショ
ンインターフェイス375に接続する。キーステーショ
ンインターフェイス回路375は、それぞれ、2線式ア
ナログ音声を4線式ディジタル音声に変換するコーダ・
デコーダ377に接続されている。
【0186】コーダ・デコーダは、それぞれ、マルチプ
レクサ385を通じて、12の割り当てられたタイムス
ロット(接続された音声ペアごとに1つ)の1つにおけ
るシリアルバス383上のシリアルアウトプットからな
る8ビットμ規則(μ-law)(またはA規則(A-law)) 音
声サンプルを発生する。各サンプルは、キーステーショ
ンインターフェイスプロセッサー381によって線型に
エンコードされた13ビットサンプルに変換される。コ
ーダ・デコーダは、また、キーステーションインターフ
ェイスプロセッサーから入力されるシリアルバス上の8
ビットμ規則(μ-law)(またはA規則(A-law)) 音声サ
ンプルを受け取る。加えて、回線状態およびキーステー
ションコマンドは、マルチプレクサ389および直列イ
ンターフェイス(UART)391を通じたシリアルバ
ス387上のアウトプットからなっている。
【0187】プロセッサー381は、音声サンプルに対
するフォーマットおよび速度変換、並びにキーステーシ
ョンコマンド変換を含むディジタルシグナル処理機能を
実行する。キーステーションインターフェイスは、交換
ネットワーク内の適当なインターフェイススイッチに接
続される。
【0188】ここに交換ネットワークに接続された独立
な回路素子として説明したのに対し、現実に実施される
場合には、キーステーションインターフェイスを適当な
インターフェイススイッチに組み込み、コンポーネント
および相互接続の数の節減を実現するようにするのが望
ましい。
【0189】K.専用回線インターフェイス 図24は、交換ネットワークに接続されたものとして示
した、専用回線インターフェイスの概念図である。図1
を参照して、回線インターフェイスは専用回線13内に
あるものと見なされる。このような回線インターフェイ
スは、従来よりよく知られているので、詳細には説明し
ない。回線インターフェイスに接続された外線372
は、図面の左側に示してある。実際には、10までの入
力回線ペアが、交換ネットワークに接続された各回線イ
ンターフェイスに対して使用される。しかしながら、説
明のために、3つの回線ペアを示してある。10本のア
ナログ回線は、回線インターフェイス障害が生じた場合
に、回線あたりのコストおよびサービスの損失の間の許
容されうるトレードオフを表示する。外線は、従来技術
において知られた、保護回路、リング検出器および音声
分離回路を有する回線インターフェイス回路374に接
続する。回線インターフェイス回路374は、それぞれ
コーダ・デコーダ376に接続される。
【0190】コーダ・デコーダはそれぞれ、マルチプレ
クサ379を通じて、10の割り当てられたタイムスロ
ット(接続された回線ごとに1つ)の1つにおけるシリ
アルバス378上のシリアルアウトプットからなる8ビ
ットμ規則(μ-law)(またはA規則(A-law)) 音声サン
プルを発生する。各サンプルは、回線カードプロセッサ
ー380によって線型にエンコードされた13ビットサ
ンプルに変換される。コーダ・デコーダは、また、回線
インターフェイスプロセッサーから入力されるシリアル
バス上の8ビットμ規則(μ-law)(またはA規則(A-la
w)) 音声サンプルを受け取る。
【0191】プロセッサー380は、音声サンプルに対
するフォーマットおよび速度の変換、並びに回線インタ
ーフェイスのチェックを含むディジタルシグナル処理機
能を実行する。回線状態テーブル382は、データバス
378を通じてインターフェイススイッチ上のプロセッ
サーと相互作用する回線インターフェイス上に維持され
る。インターフェイスは、交換ネットワーク内の適当な
インターフェイススイッチに接続される。
【0192】ここでは、交換ネットワークに接続された
独立な回路素子として説明したが、現実に実施される場
合には、専用回線インターフェイスを適当なインターフ
ェイススイッチに組み込み、コンポーネントおよび相互
接続の数の節減を実現することが望ましい。
【0193】L.システム初期設定および宛先ポート記
憶装置セットアップ システム初期設定の間に、交換ネットワーク内の各スイ
ッチ素子は、その隣接するスイッチ素子をポーリング
し、それ自体に関する情報を要求する。最初、交換ネッ
トワーク内のいかなるスイッチ素子も、情報を全く有し
ておらず、よって、これらのポーリング要求は非応答と
なる。システム初期設定および維持に対して責任をもつ
システムセンターは、バスを用いて、システムセンター
ハードディスクからその初期設定データを検索すること
によって初期設定される最初のものである。すなわち、
システムセンターは、交換ネットワークにアクセスする
ことなく初期設定され得る。
【0194】一旦、システムセンターがそれ自体の初期
設定データを検索して処理すると、システムセンター
は、完全に作動可能となる。その後、システムセンター
は、システムセンターに隣接するシステムセンターイン
ターフェイススイッチ21からの情報に対するポーリン
グ要求に応答し得る。各スイッチ素子が初期設定され
て、完全に作動可能となると、スイッチ素子は、他のス
イッチ素子に対する情報に関するポーリング要求に応答
することができる。システム初期設定は、交換ネットワ
ーク内のすべてのスイッチ素子が初期設定されるまで、
システムセンターから「波」が伝播するように進行す
る。1実施例において、システムセンターインターフェ
イススイッチは、他のスイッチ素子を初期設定するため
に必要な情報を与えるのに適合している。または、コン
ピュータ15は、情報それ自体を直接与えることができ
る。
【0195】システムセンターインターフェイススイッ
チは、スイッチ素子にそれらのLACおよびTACを与
えることによって、これらの隣接するスイッチ素子のポ
ーリング要求に応答する。一旦、システムセンターイン
ターフェイススイッチに隣接するスイッチ素子がそれら
のLACおよびTACをもつと、それらスイッチ素子
は、それらにロードイメージアレイを伝送するようにシ
ステムセンターインターフェイススイッチに要求する。
ロードイメージアレイは、交換ネットワーク内に割り当
てられた各論理アドレスコード(LAC)に対する物理
スイッチアドレス(PSA)を維持し、特定のスイッチ
素子に対応するPSAを検索するために使用され得る。
それによって、スイッチ素子はその宛先ポート記憶装置
(DPS)テーブルを発生することができる。
【0196】スイッチ素子DPSテーブルは、スイッチ
素子が、それ自体のLAC数を隣接するスイッチ素子か
ら受け取り、システムセンターからロードイメージアレ
イを受け取った後に生成される。ロードイメージアレイ
は、LAC数によってインデックスを付与され、各LA
Cに対する物理スイッチアドレス(PSA)を維持す
る。第1の段階において、スイッチ素子は、そのLAC
数に基づいてロードイメージアレイからそれ自体のPS
Aを検索しなければならない。PSAは、スイッチ素子
に交換ネットワークにおける位置またはノードを知らせ
る。スイッチ素子は、その後、ロードイメージアレイの
LAC/PSAリストを通じて処理を行い、それ自体の
PSAを各エントリーのものと比較し、各LACに対す
る適当な出力経路を決定することができる。
【0197】DPSテーブル内の各エントリーに対し、
初期設定されたスイッチ素子は、それ自体のPSAをエ
ントリーのPSAと比較する。このPSAの比較は、ス
イッチ素子が交換ネットワーク内にさらに別の伝送を行
うことなく伝送を向けることができる宛先を、特定のL
ACが識別することができるか否かを決定する。もしス
イッチ素子がアクセススイッチであれば、これは、(当
該LACに到達するのに必要な反射およびセクションス
イッチからの経路を識別する)LACのPSAが、アク
セススイッチ自体のPSAの最初の2バイトと同一であ
るときに生じる。このような場合に、アクセススイッチ
からの選択された出力経路は、(アクセススイッチから
LACに至る伝送を経路指定するのに必要なスイッチポ
ートを識別する)LACのPSAの第3バイトにおいて
識別されるスイッチポートからなっている。
【0198】同様に、もし初期設定されたスイッチ素子
がセクションスイッチであれば、セクションスイッチ
は、(反射ステージからの経路を識別する)LACのP
SAの第1バイトがセクションスイッチ自体のPSAの
第1バイトと同一であるとき、交換ネットワーク内にさ
らに別の伝送を行うことなく、LACによって識別され
た宛先に伝送を向けることができる。このような場合、
セクションスイッチからの選択された出力経路は、(セ
クションスイッチステージからLACに向かう伝送の経
路指定に必要なスイッチポートを識別する)LACのR
SAの第2バイトにおいて識別されるスイッチポートで
ある。
【0199】もし初期設定されたスイッチ素子が反射ス
イッチであるなら、すべての反射スイッチは伝送をその
宛先に向けることができる。このような場合、反射スイ
ッチからの選択された出力経路は、(反射スイッチから
LACに向かう伝送の経路指定に対して必要なスイッチ
ポートを識別する)PSAの第1バイトにおいて識別さ
れるスイッチポートである。
【0200】もし、スイッチ素子が、交換ネットワーク
内にさらに別の伝送を行うことなく伝送を向けることが
できる宛先を、LACが識別しないならば、スイッチ素
子は、どのスイッチポートまたはスイッチポートグルー
プが、その宛先に向かう伝送の経路指定を行うことがで
きるスイッチ素子に対する交換ネットワーク内へのさら
に別の伝送を行うために使用されるべきかを決定しなけ
ればならない。それによって、選択されたスイッチポー
トまたはポートグループが、LACに対応するDPSエ
ントリー内に書き込まれなければならない。
【0201】例えば、特定のキーステーションを識別す
るLACに対するそのDPSテーブル内にエントリーを
生成するセクションスイッチは、まず最初、ロードイメ
ージアレイから当該LACに対するPSAを検索する。
それによって、セクションスイッチは、キーステーショ
ンのPSAをそれ自体のPSAと比較し、当該キーステ
ーションが、そのセクションスイッチに接続された5個
のターミナルユニットのうちの1個に接続されるかどう
か(すなわち、宛先LACのPSAが、セクションスイ
ッチ自体のPSAの第1バイトと同一であるかどうか)
を決定する。もし、キーステーションがこれら5個のタ
ーミナルユニットのうちの1個に接続されているなら
ば、セクションスイッチは、適当なターミナルユニット
に伝送を向けるポートグループを選択する。これは、
(キーステーションに接続されたそれぞれのターミナル
ユニットに関係するポートグループに等しい)LACの
PSAの第2バイトによって識別されるセクションスイ
ッチからの出力経路を選択し、DPSテーブルエントリ
ーにポートグループを配置することによって達成され
る。
【0202】もし、セクションスイッチが接続される5
個のターミナルユニットの1個にキーステーションが接
続されないならば(すなわち、LACのPSAの第1バ
イトがセクションスイッチのPSAの第1バイトと同一
でなければ、コールは反射スイッチに対する交換ネット
ワーク内にさらに伝送されなければならない。すなわ
ち、反射スイッチに結合されたこれらのスイッチポート
に対応するポートグループが選択され、DPSテーブル
内の適当なエントリーに入力される。
【0203】もし、米国特許出願第−−−号「分散され
たクロッキングシステム」(弁護士ドケット第416-4034
号) に記述されたクロッキングシステムにおけるよう
に、交換ネットワークが分散されたクロッキングシステ
ムを使用するならば、クロッキングシステムの初期設定
が、また、システム初期設定の間にシステムセンターに
よって達成されなければならない。
【0204】加えて、初期設定の間に、既に定義された
ポートグループ割当てが、各スイッチ素子内に見い出さ
れたチャンネル割当てシステムのポートグループデコー
ドレジスタに入力されなければならない。好ましくは、
ポートグループ割当ては、一連の20ビットコマンドワ
ードによって、ポートグループデコードレジスタに入力
される。これら一連の20ビットコマンドワードによっ
て、20ビットのすべて(各々が1個のスイッチポート
に対応する)がマークされ、どのスイッチポートが特定
のポートグループに含まれているかを表示することが可
能となる。
【0205】状態同報通信システムは、メッセージを、
専用同報通信チャンネル上に確立されたコピーされた経
路にわたって、すべてのインターフェイススイッチに同
報通信するために準備される。システム初期設定の間
に、同報通信のため、および各スイッチ素子内のどのス
イッチポートが、反射スイッチに向かう同報通信メッセ
ージを伝送するために使用されるのかを指定するために
使用される特定の通信リンクが、システムに対して決定
される。さらに、正確なアドレスが、スイッチポート内
の各同報通信チャンネルに関係するインアドレスおよび
アウトアドレスポインタ内に配置される。システムの作
動の間に、選択された通信リンク、およびシステム初期
設定の間に状態同報通信に対して選択されたスイッチポ
ートは、障害の事象に動的に再配置される。
【0206】M.デュプレックスおよび会議経路指定 図25、図26および図27は、キーステーションおよ
び回線の間のデュプレックス音声経路を生成するための
作動シーケンスの1例を示したものである。以下の議論
はまた、多くの面でシンプレックス経路に適用可能であ
ることが当業者によって理解されるだろう。キーステー
ションまたはタレット384は、インターフェイススイ
ッチ388のターミナルポート386に結合されてい
る。インターフェイススイッチ388、順次、アクセス
スイッチ446に結合されている。同様に、中央オフィ
スまたは回線400が、ターミナルポート404を通じ
てインターフェイススイッチ402に結合されている。
回線インターフェイススイッチは、順次、アクセススイ
ッチ446に結合されている。キーステーション384
のユーザーは、キーステーション上のボタンを押し、回
線を捕捉し、回線400の終端のパーティーとデュプレ
ックスモードで通信する。したがって、インターフェイ
ススイッチ388は、この場合、ブリッジポート406
と同一のスイッチ上にある経路生成器となる。ブリッジ
ポートが、交換ネットワークの異なるインターフェイス
スイッチ上に残っているような場合の生じることが理解
されるだろう。
【0207】図26を参照して、一旦、ボタンが、図1
5のキーステーションまたはタレット384上で押され
ると、ターミナルポート386は、キーステーションま
たはタレットから一定の宛先回線400に対して確立さ
れる経路を要求するインターフェイススイッチ388の
機能プロセッサーに直接伝送されるメッセージを送る。
回線400は、特定の論理アドレスコードLxによって
交換ネットワーク内に表示される。インターフェイスス
イッチ388内の機能プロセッサー部146は、パケッ
トアドレスコードによって識別される、データパケット
フォーマットでのメッセージを与える。コントローラ1
40は、データパケットフォーマットを、コントローラ
がインターフェイススイッチ388内のブリッジポート
406に属する一義的な論理アドレスコード数に対する
音声経路を設定することを要求する回線インターフェイ
ススイッチ402に伝送する。既に説明したように、ブ
リッジポートは、回線またはタレットと同じカード上に
ある必要はなく、たいていの場合、ブリッジポートは、
キーステーションに接続されたインターフェイススイッ
チ上に残っている。回線400と、キーステーションま
たはタレット384とは、両方とも同一のブリッジポー
ト論理アドレスコードに対する音声経路を指定する。
【0208】データパケットが設定された後、コントロ
ーラ140内の交換経路プロトコル(SPP)は、図3
の作動FIFOバッファー158によって、機能プロセ
ッサー部146からの音声経路指定要求を受け取る。そ
の後、SPPは経路に対し図16の経路制御バッファー
412を割当て、コマンドを、宛先ブリッジ論理アドレ
スコード(LAC)数および経路制御バッファー(PC
B)数とともに交換接続プロトコル(SCP)に伝送す
ることによって、「経路指定音声」コマンドを初期設定
する。交換制御プロトコル(SCP)は、また適当なク
ロスポイントメモリ制御機能を与える。SCPは宛先論
理アドレスコードLxを使用して、宛先ポート記憶装置
164(DPS)内にインデックスを付与し、この宛先
に対して経路が既に指定されているかどうかをチェック
する。もしDPS内のクロスポイントフィールドが0に
設定されているならば、現在いかなる経路も存在しな
い。コントローラ140は、宛先論理アドレスコードに
よってDPSにインデックスを付与し、DPSエントリ
ーを用いて、ネットワーク内へのエントリーに対する出
力ポートまたはポートグループを識別する。
【0209】もしブリッジポート406が同一のスイッ
チ上に存在すれば、DPSエントリー内のLビットフィ
ールドは1に設定され、これは、対応するLAC数の終
了ポートが同一のスイッチ素子内にあることを示してい
る。それによって、コントローラ140は、ターミナル
ポート386からブリッジポート406に至るローカル
接続を与える。この実施例において、出力ブリッジポー
トは、インターフェイススイッチ388に対してローカ
ルである。
【0210】選択されたポート、この場合には、宛先ポ
ート記憶装置164によって得られたブリッジポート4
06は、チャンネル割当てシステム(CAS)162に
アクセスするために使用される。インターフェイススイ
ッチ388の交換接続プロトコルSCPは、ブリッジポ
ートが宛先ポート記憶装置(DPS)Lビットエントリ
ーによってカードに対してローカルであることを認識す
る。したがって、交換接続プロトコル(SCP)は、経
路の終端またはブリッジ端に対するブリッジ制御バッフ
ァーとして識別される第2経路指定制御バッファー41
6を割り当てる。順方向クロスポイントメモリ位置41
8は、コントローラRAM166内のフリー記憶FIF
Oバッファー220(図10参照)からフェッチされ
る。順方向クロスポイントメモリ位置418は接続に対
して使用され、そのアドレスは、ブリッジポート、並び
にブリッジポート406に対するチャンネル割当て記憶
装置によって選択されたチャンネルによってインデック
スを付されたポインタRAM134(図3参照)におけ
るレジスタ420内に配置される。
【0211】コントローラアウトアドレスレジスタから
なるポインタRAMレジスタ420のコントローラコピ
ーは、また、経路フラグおよび宛先論理アドレスコード
を含んでいる。図11の第1チャンネルイン/アウトル
ックアップテーブル214、215は、順方向クロスポ
イントメモリ位置418に対して更新され、ブリッジポ
ートおよびそれからのチャンネル読み出しを表す。それ
によって、選択されたポートおよびチャンネルの数は、
宛先ポート記憶装置(DPS)の適当なフィールド内に
書き込まれ、DPS内のカウントフィールドが1だけ増
加される。図12および図13のイン/アウトリンクリ
ストテーブル216、218を更新する必要はない。な
ぜなら、ただ1つのチャンネルのみが、このとき順方向
クロスポイントメモリ位置から読み出されているからで
ある。
【0212】経路はインターフェイススイッチ388上
で終了するので、コントローラ410は経路を指定する
必要がない。その代わり、交換接続プロトコル(SC
P)は、ブリッジ406に関係する逆方向クロスポイン
トメモリ位置を使用する。逆方向クロスポイントメモリ
位置は、ブリッジポートおよびブリッジポートに対する
入力チャンネル数によってインデックスを付与されたポ
インタRAM134のレジスタ424内に記憶される。
したがって、経路の逆方向レッグが接続され、SCPを
割り当てられた経路制御バッファー数が、アドレスレジ
スタ内のコントローラに対応するポインタRAMレジス
タ424のコントローラコピー内に記憶される。これ
は、終了経路を有するブリッジポートまたはブリッジ経
路制御バッファー416に結合する。逆方向クロスポイ
ントメモリ位置422に対する第1イン/アウトテーブ
ルエントリー(図11参照)が更新され、それに書き込
みを行うブリッジポートおよびチャンネルを示す。
【0213】交換接続プロトコルは、交換経路プロトコ
ルに、逆方向経路が終了していることを知らせ、逆方向
経路指定RPSコマンドを与える。RPSの結果とし
て、交換経路プロトコルは、確認メッセージが送られる
ことを要求する。交換接続プロトコルは、確認コマンド
を、リンクデータポート148から、図3のセレクタ1
12およびインデータレジスタ114を介して順方向ク
ロスポイントメモリ位置422に伝送する。往復の伝送
の後、確認がブリッジポート406の入力チャンネルに
再び到達し、それは、図8の経路指定FIFOバッファ
ー180に向けられる。ローカル論理アドレスコードが
認識され、それは往復伝送経路が存在することを保証す
る。経路遅延がこの位置で測定される。経路遅延は、確
認メッセージ、および順方向クロスポイントメモリ位置
からブリッジポートを経て逆方向クロスポイントメモリ
位置にもどるまでの往復伝送遅延を用いることによって
測定される。
【0214】経路確認コマンドが異なるボタン電話ステ
ーションまたは回線からの同様のメッセージと衝突し、
それによって失われてしまう可能性がある。すなわち、
もし確認が8フレームタイム内に返信されなければ、交
換経路プロトコルは、交換接続プロトコルに対し別の確
認を送るように指示する。これは、それが成功するま
で、または予め決定される数の試行が失敗に終わるまで
繰り返される。もし成功すれば、遅延値は経路制御バッ
ファー内に配置され、機能プロセッサー部が音声経路終
了フラグ指定をもつ事象を伝送される。もし経路が指定
されなければ、交換経路プロトコルは、事象シグナル
を、「経路試行オーバーフロー」フラグ指定をもつ機能
プロセッサーに伝送する。
【0215】もし経路に対する通信ハンドラーが自動的
な結合を示さなければ、ターミナルポート386に対す
る接続が、順方向クロスポイントメモリ位置418のア
ドレスを、ターミナルポートおよび入力チャンネル数に
よってインデックスを付与されたポインタRAM134
(図3参照)内のレジスタ426に書き込み、かつ逆方
向クロスポイントメモリ位置422のアドレスを、ター
ミナルポートおよび出力チャンネル数によってインデッ
クスを付与されたポインタRAM134(図3参照)内
のレジスタ418に書き込むことによって、実行され
る。この情報は、経路制御バッファー(PCB)412
において見つけ出される。タレットPCB412の数の
最初のPCBは、ターミナルポート386に関係するコ
ントローラインアドレスレジスタからなるレジスタ42
6のコントローラコピー内に配置される。そのとき、第
1チャンネルイン/アウトテーブルは、順方向クロスポ
イントメモリ位置422および逆方向クロスポイントメ
モリ位置422の両方に対して更新され、キーステーシ
ョンチャンネルを含む。宛先論理アドレスコード(LA
C)に対する宛先ポート記憶装置(DPS)カウントエ
ントリーが、再び、各接続ごとに1、すなわち合計4増
加させられる。
【0216】もし経路要求が自動的な結合に対するもの
でなければ、交換経路プロトコルは、事象シグナルを事
象FIFOバッファーを通じて、音声経路終了をもつ機
能プロセッサーに送る。通信ハンドラーは、そのとき、
独立の結合コマンドを作動FIFOバッファーを通じ
て、交換経路プロトコルに送らなければならない。
【0217】しばらくして、同一のブリッジポート論理
アドレスコードが、回線接続に対して受け取られる。入
力「経路指定」コマンドが、アクセススイッチからイン
ターフェイスカードによって受け取られ、そして、経路
指定FIFOバッファー180(図8参照)を通じて交
換接続プロトコルに送られる。論理アドレスコードは、
宛先ポート記憶装置内にインデックスを付与し、出力ス
イッチポート識別を決定するために使用される。宛先ポ
ート記憶テーブル内のカウントエントリーのチェック
は、経路が既に存在していることを示す。そのとき、交
換制御プロトコルは、宛先ポートスイッチ(DPS)エ
ントリー内に配置され、ブリッジポート406に関係す
る順方向クロスポイントメモリ位置418のアドレスを
使用し、それをスイッチポート430およびスイッチポ
ート430に関係する入力チャンネル数によってインデ
ックスを付与されたポインタRAM(図3参照)のレジ
スタ428内にコピーする。スイッチポートに関係する
インアドレスレジスタのコントローラコピー内に記憶さ
れたクロスポイントメモリ位置のアドレスは、フリーク
ロスポイントFIFO220(図10参照)に加えられ
る。その後、交換接続プロトコルが、フリークロスポイ
ントFIFO220(図10参照)から一時的なクロス
ポイント位置432をフェッチし、逆方向経路指定コマ
ンドを最初の経路指定コマンドとともに、また引き数と
して入力チャンネル数を一時的なクロスポイントメモリ
位置432に書き込む。チャンネル割当てシステンム
は、そのとき回路インターフェイススイッチ402に対
する返信チャンネル経路を選択するために使用される。
【0218】宛先論理アドレスコードが、スイッチポー
ト430に関係するコントローラアウトアドレスレジス
タ434からなるポインタRAMのレジスタ434のコ
ントローラコピー内に記憶される。返信チャンネル数
が、フラグとともにスイッチポート430に関係するコ
ントローラインアドレスレジスタからなるポインタRA
Mのレジスタ428のコントローラコピー内に記憶され
る。いかなる経路制御バッファー数も、スイッチポート
430に関係するコントローラインアドレスレジスタに
記憶されない。なぜなら、いかなるPCB数も、交換ネ
ットワークに接続されたスイッチポートに対して存在し
ないからである。次のインおよびアウトテーブルが、ス
イッチポート430およびチャンネルによって更新され
る。最後に、一時的な逆方向クロスポイントメモリ位置
が、チャンネル割当てシステムによって選択されたチャ
ンネルに対するコントローラアウトアドレスレジスタに
対応するポインタRAMのレジスタ434に記憶され
る。リターン経路指定からなる一時的な逆方向クロスポ
イントの内容が、前のステージに伝送される。
【0219】1フレーム後に、図27に示したように、
交換制御プロトコルは、一時的な逆方向クロスポイント
メモリ位置432のアドレスを逆方向クロスポイントメ
モリ位置422に記憶したポインタRAM内のレジスタ
434の内容を変更し、一時的なクロスポイントメモリ
位置432のアドレスを、フリークロスポイントFIF
O内に再び配置する。これによって、第1チャンネルイ
ン/アウトテーブルおよび次チャンネルイン/アウトテ
ーブルが更新される。
【0220】上述の実施例は、デュプレックス経路がキ
ーステーションおよび回線の間に設定される方法を説明
したものである。同様のデュプレックス経路が、また2
つのキーステーションの間に確立され得る。加えて、も
し回線がコールをキーステーションに対して発信するな
らば、回線カードに接続されたインターフェイススイッ
チは、すべてのキーステーションに対して同報通信メッ
セージを送る。コールが向けられるキーステーション
は、経路指定コマンドを発信インターフェイススイッチ
に対して送り、上述したのと同様の手続きが実行され、
デュプレックス経路が指定される。
【0221】図27を参照して、経路指定コマンドが回
線インターフェイススイッチ402に達したとき、順方
向クロスポイントメモリ位置436および逆方向クロス
ポイントメモリ位置438は、上述のように経路に対し
て割り当てられる。インターフェイススイッチ402の
スイッチポート440は、経路に対して選択され、逆方
向経路が指定される。同様に、順方向クロスポイントメ
モリ位置442および逆方向クロスポイントメモリ位置
444が、スイッチ素子446に対して割り当てられ
る。スイッチ素子446のスイッチポート448が経路
に対して選択され、インターフェイススイッチ402に
対する逆方向経路が指定される。
【0222】2つのターミナルの間、例えばキーステー
ションと回線カードの間に1つ以上の交換ステージが存
在するとき、デュプレックス経路の順方向レッグが、最
短の遅延をもつ出力チャンネルを選択するために選ばれ
る。既に説明したように、これは、宛先ポート記憶装置
およびチャンネル割当てシステムによって達成される。
しかしながら、デュプレックス経路の逆方向レッグは、
ステージごとに指定される。したがって、最適のチャン
ネルが選ばれなければならない。なぜならば、各ステー
ジに対する逆方向経路は、次のステージのリターンチャ
ンネルを知ることなく指定されるからである。
【0223】デュプレックス経路が回線カードとキース
テーションの間に生成される方法によって、ステーショ
ンに対応する音声情報が回線カードから回線内の音声情
報に加えられ、その加えられた情報がブリッジ位置か
ら、キーステーションおよび回線カードに伝送される。
したがって、デュプレックス通信経路に結合された各イ
ンターフェイススイッチは、他端に対応する音声情報に
加えてそれ自体の音声情報を受け取る。ここで、各イン
ターフェイススイッチに属する返信情報によって生じる
エコーが存在する。
【0224】図25を参照して、各インターフェイスス
イッチ388および402は、エコー消去回路416を
有している。このエコー消去回路に対する遅延パラメー
タは、確認コマンドを介して決定され、ローカルブリッ
ジを使用する全ての回線またはタレットインターフェイ
スに対する固定された値となる。遅延値は、そのとき各
回路ごとに、エコー消去器内に設定される。
【0225】N.会議モード 図28は、第2キーステーションまたはタレット450
が、ボタン電話ステーション384と回線400の間に
既に設定された接続を結合することによって介会議モー
ドを設定することができる方法を説明したものである。
タレット450はインターフェイススイッチ452に結
合されている。インターフェイススイッチ388は、
「a」として識別される音声情報をもっている。インタ
ーフェイススイッチ400に接続された回線カードから
の回線400は、「b」として識別される音声情報をも
っている。そしてインターフェイススイッチ452は、
「c」として識別される音声情報をもっている。インタ
ーフェイススイッチ452は、「経路指定」コマンドを
望まれた回線406に送り、ブリッジ454に対応する
ローカルブリッジ論理アドレスコードに対する経路を指
定する。インターフェイススイッチ402がコマンドを
受け取ったとき、インターフェイススイッチ452に、
それが既にインターフェイススイッチ388上のブリッ
ジポート310に対応する別のブリッジポート論理アド
レスコードに対して経路を指定していることを示すこと
によって応答する。その後、インターフェイススイッチ
452は、ブリッジポート406に対応する同一のブリ
ッジポート論理アドレスコードに対する経路を指定す
る。これは、タレットインターフェイススイッチ452
からポートおよびチャンネルを選択し、順方向クロスポ
イントメモリ位置456および逆方向クロスポイントメ
モリ位置458を割り当てる手続きを含んでいる。
【0226】一定の時間が経過した後、スイッチ446
は、回線接続と同一のブリッジポート論理アドレスコー
ドに対する経路指定コマンドを受け取る。この論理アド
レスコードは、スイッチ素子446内の宛先ポート記憶
装置内にインデックスを付与し、出力スイッチポート識
別を決定するために使用される。スイッチ素子446の
宛先ポート記憶テーブルにおけるカウントエントリーの
チェックは、経路が既に存在することを表す。そのと
き、交換制御プロトコルは、宛先ポート記憶テーブルか
ら順方向クロスポイントメモリ位置442のアドレスを
検索し、それを、スイッチポート460に対応するイン
アドレスレジスタのコントローラコピー内にコピーす
る。
【0227】逆方向クロスポイントメモリ位置444
は、順方向クロスポイントメモリ位置アドレスによって
インデックスを付与された結合テーブルを介して決定さ
れる。この情報は、その後、スイッチ素子446のスイ
ッチポート460に対応するコントローラアウトアドレ
スレジスタに記憶される。そして、チャンネル割当てシ
ステムが、回線インターフェイススイッチ402に対す
る返信チャンネル経路を選択するために使用される。宛
先論理アドレスコードが、スイッチポート448に対応
するスイッチ素子アウトアドレスレジスタのコントロー
ラコピー内に記憶される。返信チャンネル数がフラグと
ともに、スイッチポート460に対応するスイッチ素子
インアドレスレジスタのコントローラコピー内に記憶さ
れる。いかなる経路制御バッファー数もインアドレスレ
ジスタ内に記憶されない。なぜならば、いかなるPCB
数も、交換ネットワークのスイッチポートに対して存在
しないからである。次チャンネルイン/アウトテーブル
が、スイッチポート460およびチャンネルによって更
新される。付加的なタレットまたは回線が、同様にして
既に接続された経路を結合することによってのみ会議モ
ードに加えられ得ることがわかる。
【0228】O.状態同報通信およびマルチキャスティ
ング 交換ネットワークの同報通信システムは、2つの形式の
同報通信メッセージ、すなわち、(1) インターフェイス
スイッチ状態同報通信、および(2) インターフェイスス
イッチ事象同報通信の同報通信(1対全て)またはマル
チキャスト(1対多数)に対して準備される。
【0229】インターフェイススイッチ状態同報通信
は、システム内のすべての回線の現在の状態(不使用、
リンギング、話中または保留)をインターフェイススイ
ッチ上のすべての機能プロセッサーに知らせる。状態同
報通信は、また、データパケットを、交換ネットワーク
のすべてのインターフェイススイッチ機能プロセッサー
に同報通信するために使用される。インターフェイスス
イッチ事象同報通信は、すべてのインターフェイススイ
ッチ機能プロセッサーに、それらが含まれうる事象の発
生を警告する。
【0230】同報通信メッセージは、すべてのインター
フェイススイッチにもどる同報通信が行われる前に、折
り返し点(fold point)に向けて、複数のスイッチ素子を
介して交換ネットワーク内を伝送される。交換ネットワ
ークは1組のスイッチ素子ステージとして形成されてい
る。これらのスイッチ素子ステージのうちの第1のステ
ージは、キーステーションおよび回線カードに対する交
換ネットワークインターフェイスからなり、第2のステ
ージは、アクセススイッチステージと呼ばれ、nthステ
ージは折り返し点と呼ばれる。折り返し点または反射ス
イッチは、「イン」同報通信FIFOバッファーの同報
通信メッセージがスイッチ素子の「アウト」同報通信F
IFOバッファーに転送されるような(システム初期設
定で定義された)交換ネットワークのスイッチ素子から
なっている。
【0231】同報通信システムは、インターフェイスス
イッチ機能プロセッサーを有し、第1チャンネル上の2
バイトのデータ、および同報通信メッセージ(状態また
は事象)内に含まれるデータの形式を識別するためのフ
ラグからなっており、第2チャンネル上の同一のフレー
ムの別の2バイトのデータと対を形成する。このチャン
ネル対は、隣接するチャンネル上にあることが好まし
い。ここで用いられるように、「メッセージ」は、交換
ネットワークを通じたデータまたは情報の同報通信の離
散的な量を表しており、使用されるチャンネルの大きさ
または数に限定されない。ここで説明するように、同報
通信メッセージは、2チャンネルの各チャンネル上に1
6ビット(合計で32ビット)を有しているが、これ
は、特定のシステムの実施例に応じて増減させることが
できる。
【0232】図29に示したように、同報通信メッセー
ジは、すべてのインターフェイススイッチ機能プロセッ
サーに対する第1チャンネル上を伝送される符号を付さ
れた2バイトの引き数に、対をなすチャンネル上の同一
フレーム内に伝送される第2の2バイト引き数を結合し
たものからなっている。同報通信メッセージの第2の引
き数は、一般に、第1の引き数に対応するデータ引き数
である。
【0233】同報通信メッセージの第1の引き数は、同
報通信メッセージがメモリ内にインデックスを付与され
るのかまたは事象の発生とみなされるのかどうかを表
す、図29に「Bm 」で示した第1ビット(最も重要な
ビット)を含んでいる。もし同報通信メッセージがメモ
リ内にインデックスを付与されるならば、第1の引き数
の残りのものは、同報通信メッセージをメモリ内にイン
デックスを付して記憶するために使用される。もし事象
の発生であれば、同報通信メッセージは、記憶され、さ
らなる処理のためにそっくり全部、機能プロセッサーに
伝送される。
【0234】すべてのインターフェイススイッチ状態ま
たは事象の同報通信は、専用同報通信チャンネル上に確
立された重複経路を通じてすべてのインターフェイスス
イッチ機能プロセッサーに伝送される。同報通信チャン
ネルは、すべての要求される通信リンク上の一対のチャ
ンネルである。特定の通信リンク要件および構成が、シ
ステムに対して決定され、システム初期設定時に設定さ
れる。同報通信チャンネルは連続的である必要はない
が、第1チャンネルはより下位の数でなければならな
い。好ましい実施例として、同報通信チャンネルは各通
信リンクのチャンネル30および31上において達成さ
れる。
【0235】各インターフェイススイッチに対する冗長
通信リンクが与えられることが望ましい。各インターフ
ェイススイッチから2つのアクセススイッチに至る(2
つの通信リンクを使用する)冗長状態同報通信接続が存
在する。これは、各々の同報通信メッセージの伝播に対
する高い信頼性を与え、それによって、交換ネットワー
クにおけるいかなるシグナル障害も、同報通信メッセー
ジの伝播を妨げえない。同報通信のためにインターフェ
イススイッチによって使用される2つの通信リンクのそ
れぞれの識別は、システム初期設定の際に指定され、通
信リンクの1つの障害事象に動的に再配置される。
【0236】図30および図31を参照して、各スイッ
チ素子462において、2つの同報通信先入れ先出し
(FIFO)レジスタ464、466が、同報通信メッ
セージを同報通信チャンネルを通じて伝送するために与
えられる。同報通信FIFOバッファー464、466
は、2つのモード、すなわち、(1) 同報通信FIFOバ
ッファーがスイッチポートバスとコントローラバスの間
に接続された(インターフェイススイッチに対する)イ
ンターフェイスモードと、(2) 同報通信FIFOバッフ
ァーがスイッチポートバスのみに接続された(他のすべ
てのスイッチ素子に対する)スイッチ素子モードのいず
れかにおいてプログラムされる。
【0237】インターフェイスモードにおいて、「イ
ン」同報通信FIFOバッファー464は、コントロー
ラバスから、コントローラ468によってロードされ、
スイッチポートバスに対するアウトアドレスポインタを
通じてアンロードされる(図3参照)。「アウト」同報
通信FIFOバッファー466は、スイッチポートバス
からインアドレスポインタを通じてロードされ、コント
ローラバス上のコントローラ468によってアンロード
される。ここで用いられるように、「イン」は、折り返
し点に向けて交換ネットワークの内側に進行する同報通
信メッセージを意味し、「アウト」は、折り返し点から
遠ざかるように交換ネットワークから外側に進行する同
報通信メッセージを意味する。同報通信FIFOバッフ
ァーはそれぞれ、全フレームに対してデータを保持する
ことができ、また、同一のデータが異なる出力スイッチ
ポートによって繰り返し読み出されることを可能とす
る。
【0238】初期設定の際に、正確なアドレスが、スイ
ッチポートの各同報通信チャンネルに対応するインアド
レスおよびアウトアドレスポインタ内に配置される。こ
れらのアドレスは、2つの同報通信FIFOバッファー
(「イン」または「アウト」)のうちの1つの一番上ま
たは一番下を指示する。同報通信FIFOバッファーの
各々のインプットには、正当なメッセージのみが同報通
信FIFOバッファーにロードされることを保証するた
めの「フィルター」が存在する。
【0239】図30は、交換ネットワークを通じた、反
射スイッチに向かう同報通信メッセージの伝播を説明し
たものである。すべてのインターフェイススイッチは、
同報通信またはマルチキャストメッセージを初期設定す
ることができる。例えば図30において、スイッチ素子
462は、回線カードが接続されたそれぞれの回線の状
態をもつ回線状態テーブルを含む回線カードに接続され
たインターフェイススイッチからなっている。シグナル
が受信され、入力コールを表示するとき、インターフェ
イススイッチ機能プロセッサーは、回線状態テーブルの
回線の状態を変更した後、同報通信メッセージ470を
コントローラ468に与える。そして、コントローラ4
68は、同報通信メッセージを、ハードウェアによって
自動的に出力スイッチポート472に転送されるべき
「イン」同報通信FIFOバッファー464に書き込
む。したがって、機能プロセッサー474は、回線状態
に(すなわち事象方式上の)変化があるときに回線状態
を伝送するだけである。
【0240】同報通信メッセージは、その後、折り返し
点に達するまで「イン」同報通信FIFOレジスタ46
4に対するインプットスイッチポート472から、アウ
トプットスイッチポート472に転送されるスイッチ素
子10を介して、交換ネットワークの至る所に伝播され
る。アクセスまたはセクションスイッチにおいて、同報
通信メッセージが折り返し点に向けてシステム内に伝播
しているとき、同報通信メッセージが「イン」同報通信
FIFOバッファー464にロードされ、そしてその
後、反射スイッチに向けて予め決定されるアウトプット
スイッチポート472に伝送される。どのスイッチポー
トが、反射スイッチに向かう順方向同報通信メッセージ
に対して使用されるべきかの指定が、システム初期設定
の際に行われ、その後動的に変更され得る。
【0241】図30において、折り返し点または反射ス
イッチは、図面の最も右側にあるスイッチ素子462で
ある。反射スイッチで受信されたとき、同報通信メッセ
ージは、「アウト」同報通信FIFOバッファー466
内にロードされる。
【0242】図31は、交換ネットワークを通じて、折
り返し点から外側に向かう同報通信メッセージの伝播を
説明したものである。反射スイッチにおいて、同報通信
メッセージは、「アウト」同報通信FIFOバッファー
466からすべてのスイッチポート472に転送され
る。アクセスまたはセクションスイッチにおいて、同報
通信メッセージが反射スイッチから出力されるとき、同
報通信メッセージはスイッチ素子の「アウト」同報通信
FIFOバッファー466内にロードされ、その後すべ
てのスイッチポートに伝送される。
【0243】インターフェイススイッチはすべて、同報
通信およびマルチキャストメッセージを受信することが
できる。コントローラ468は、同報通信メッセージ4
70が共有メモリ476内にインデックスを付されるの
かまたは事象とみなされて図31に示したように機能プ
ロセッサー474に伝送されるのかどうかを決定する。
例えば、キーステーションに接続されたインターフェイ
ススイッチにおいて、回線状態同報通信メッセージは、
コントローラ468によって機能プロセッサーメモリ4
76内に配置されたテーブル内に記憶される。
【0244】同報通信メッセージの最も重要なビットが
0であるとき、同報通信メッセージは、状態同報通信で
あるとみなされ、(論理アドレスコードまたはLACを
発信する)第1チャンネルの引き数の値は、図32に示
したように、第2チャンネル(回線状態ビットである
「Bs 」)の引き数の値を機能プロセッサーの同報通信
インデックステーブルに書き込むためのインデックスと
して使用される。図33に示したように、機能プロセッ
サーは、また、ボタンの順序に配置されたボタンテーブ
ルを有していることによって、記憶されたLACに対応
する回線を与える。同報通信インデックステーブルは、
交換ネットワークに接続されたすべての回線に対する特
定の回線カードLACに対応する回線状態を含んでい
る。回線状態は、したがって、特定のキーステーション
ボタンに対応している。状態同報通信システムは、ま
た、同様にして使用され、各インターフェイススイッチ
機能プロセッサーに対して離散的な量のデータを同報通
信するための高速化手段を与えるものであることがわか
る。
【0245】機能プロセッサー474は、キーステーシ
ョンに対し、特定のキーステーションに適用する状態変
化のみを引出しおよび転送する。各キーステーションに
対する回線状態のテーブルが更新され、テーブルの内容
が、キーステーションに対して単一のデータパケットと
して転送される。新たに転送されたデータパケットはそ
れぞれ、キーステーションの回線状態テーブルに記憶さ
れた古いデータの上に重ね書きされる。回線状態情報
は、キーステーションのLEDを通じて表示される。
【0246】システムは、また、各々の回線の状態の変
化に注意し、「変化リスト」をキーステーションに転送
されるべくコンパイルするように構成されていることが
わかる。しかしながら、この構成は、変化を引き起こす
ボタンが識別されなければならないことを必要とする。
【0247】同報通信メッセージの最も重要なビットが
1であるとき、同報通信メッセージは、事象同報通信で
あるとみなされ、第1チャンネルのデータワードの値は
発信LACとなり、また第2チャンネルのデータワード
の値は、事象記述子となる。事象は、マルチキャストメ
ッセージ(この場合、タイプアドレスコードまたはTA
Cは第2チャンネル内において与えられる)、システム
構成更新、データおよび時刻を含みうる。
【0248】マルチキャスティングは、ローカルエリア
ネットワーク(LAN)形式のシステムを容易に達成す
ることがわかる。しかしながら、その2地点間構造のた
めに、このようなマルチキャスティングを交換ネットワ
ークにおいて実行することは困難である。しかしなが
ら、本発明によるシステムによれば、このようなマルチ
キャスティングを容易に行うことができる。
【0249】本発明におけるマルチキャスティングは、
本質的に「コールバック」スキームとして実行される。
事象同報通信は、交換ネットワークおよびインターフェ
イススイッチのすべての機能プロセッサーを通過して伝
播する。インターフェイススイッチは、それらが、事象
同報通信が発信された発信LACにもどる経路を指定す
る、伝送されたTACをもつプループ(または「形
式」)のメンバーであることを認識している。このよう
なマルチキャストの容易さは、例えば、交換ネットワー
クのインターフェイススイッチに対するソフトウェア更
新を動的にロードする際に特に効果的である。インター
フェイススイッチは、それらがアドレス指定されたTA
Cのメンバーであることを認識し、発信LACにもどる
経路を指定することによって、(例えばシステムセンタ
ーに接続された)発信インターフェイススイッチからソ
フトウェア更新を検索することができる。
【0250】この同報通信の容易さは、また、重要な新
たな特徴を生じさせる。例えば、仮想専用回線が実現さ
れ得る(この場合、発信LACは入力コールのものとな
り、事象記述子は専用回線識別子となる)。さらに、投
資マーケット価格照会が、この容易さをもつボタンを押
すことによってトレーダーの利用に供することが可能と
なる(この場合、発信LACはストック識別子となり、
事象記述子は価格となる)。
【0251】したがって、同報通信メッセージは、図3
0に示したように(すなわち、同報通信FIFOバッフ
ァーに対する複数のインプット、同報通信FIFOバッ
ファーからの1つのアウトプット)、それらが交換ネッ
トワークの折り返し点に達するまで、非同報通信的方法
で交換ネットワーク内に送られる。折り返し点から、同
報通信メッセージは、図31に示したように(すなわ
ち、同報通信FIFOバッファーに対する1つのインプ
ット、同報通信FIFOバッファーからの複数のアウト
プット)、交換ネットワークからインターフェイススイ
ッチに向けられたすべての使用可能な同報通信チャンネ
ル上を伝送される。
【0252】インターフェイススイッチから2個のアク
セススイッチに至る冗長状態同報通信接続によって、セ
クションスイッチからアクセススイッチに到達する状態
メッセージの数が重複する。冗長同報通信メッセージ
は、データテーブルがただ同一のデータを重ね書きされ
るときには問題を生じることがないことは明らかであ
る。しかしながら、トラフィックを考慮すれば、繰り返
しが小さくなり、さもなければ同報通信FIFOバッフ
ァーが極端に大きくなることが必要となる。
【0253】交換ネットワークは、したがって、初期設
定され、動的に再配置されて、極端な処理ロードを伴わ
ずに冗長同報通信メッセージをもつことができる。セク
ションスイッチから2個のアクセススイッチの与えられ
たグループに至る2つの通信リンク上の2つのチャンネ
ルが、同報通信メッセージに対して使用される。これら
の2組のチャンネルのうち、一方のチャンネエルの組は
使用に対して指定され、他方のチャンネルの組は障害の
発生した場合のバックアップを与える。どのチャンネル
対が使用され、どのチャンネル対がバックアップとして
準備されるのかは、任意に選択され、動的に変更されう
る。したがって、アクセススイッチは、すべての与えら
れた同報通信メッセージに対する4つの代わりに、2つ
の同一のメッセージのみを受信する。アクセススイッチ
の状態メッセージのフィルタリングに関係する処理ロー
ドは、こうして1/2に削減される。
【0254】前述の議論から明らかなように、同報通信
メッセージは、事象方式において初期設定されが、同報
通信メッセージは、またポーリングされた方式において
も初期設定されることができ、いずれかまたは事象初期
設定された同報通信メッセージとの結合が可能である。
【0255】1:10**11より良好な相互切り換え通
信リンク上のビットエラー率を伴って、大量のロードを
実行した場合に10日毎に約1つのメッセージが、通信
リンクビットエラーによって失われうる。この確立を計
算するために、もし重要であると考えられるならば、各
回線の状態が、ある特定の時間間隔、例えば10秒毎に
伝送されうる。この伝送が時間分散的であれば、それ
は、トラフィックローディングのときに無視しうる影響
を有することがわかる。10秒タイマーが使用され、こ
れは、状態変化が生じるたびにリセットされることによ
り、10秒間に変更されない回線状態のみが再び伝送さ
れるようする。
【0256】スイッチプレーンの通信リンクまたはスイ
ッチ素子障害が、同報通信メッセージの消失を引き起こ
さないようにするため、プレーン内にいずれかの通信リ
ンクまたはスイッチ素子障害が生じる場合に、スイッチ
プレーン全体が同報通信メッセージを搬送することがで
きないようにすることが望ましい。これは、ゼロ(NULL)
アドレスを、アクセススイッチから不能にされたプレー
ンに至るスイッチポートの各同報通信チャンネルに対応
するアウトアドレスレジスタに書き込むことによって達
成される。これは、プレーンに対する通常のトラフィッ
クに影響を及ぼさない。
【0257】キーステーションの付加的な回線インディ
ケータ、ラインインユースがこのシステムによって容易
になされる。キーステーションのボタンが押されたと
き、伝送されたボタンコードがインターフェイススイッ
チの機能プロセッサーによって解読され、当該ボタンに
対応するボタンテーブル内のビットを設定する。このビ
ットは、そのボタンに対応するどのラインインユース
(I−使用)が作動されるのかを表示するために使用さ
れる。
【0258】これまでに説明してきた分散交換ネットワ
ークにおいて、多くの同報通信システムパラメータが設
定され、望ましいトラフィック能力およびシステム信頼
性を与える。このようなパラメータは次のものを含んで
いる。すなわち、(1) 同報通信FIFOバッファーの大
きさ、(2) 同報通信FIFOバッファーの個数、(3) 同
報通信の通信リンクの個数(入力および出力)、(4) 各
通信リンク上のチャンネルの数、(5) 同報通信メッセー
ジの大きさ、(6) 同報通信メッセージの個数、(7) 折り
返し点の位置
【0259】これまで本発明の好ましい実施例について
説明してきたが、ここで用いられた用語は、本発明を限
定するより、むしろ説明するための用語であり、特許請
求の範囲に記載した事項の範囲内で、変更例を案出する
ことが可能であることが理解される。例えば、キーステ
ーションに関して議論してきたにもかかわらず、本発明
は標準的な電話ステーションにも等しく適用可能であ
る。加えて、主としてデュプレックス通信経路によって
議論してきたが、本発明はシンプレックス通信経路にも
等しく適用可能である。
【図面の簡単な説明】
【図1】交換ネットワークのブロック図である。
【図2】データフォーマットを説明した図である。
【図3】交換ネットワークにおけるスイッチ素子のブロ
ック図である。
【図4】図3のスイッチ素子の概念図である。
【図5】図1のインターフェイススイッチのレイアウト
を説明した図である。
【図6】会議経路またはデュプレックス経路において使
用されるスイッチ素子を説明した図である。
【図7】会議経路またはデュプレックス経路において使
用されるスイッチ素子を説明した図である。
【図8】図3のFIFOバッファ部を説明した図であ
る。
【図9】図3の機能プロセッサー部の機能ブロック図で
ある。
【図10】コントローラおよび機能処理メモリマップを
説明した図である。
【図11】クロスポイント第1チャンネルイン/アウト
ルックアップテーブルを説明した図である。
【図12】次のチャンネルインリンクリストテーブルを
説明した図である。
【図13】次のチャンネルアウトリンクリストテーブル
を説明した図である。
【図14】パケット制御バッファのブロック図である。
【図15】本発明による可用性テーブルの概念図であ
る。
【図16】可用性テーブルのシングル連想メモリセルを
説明した図である。
【図17】チャンネルアロケーションシステムのブロッ
ク図である。
【図18】チャンネル選択レジスタのブロック図であ
る。
【図19】チャンネル選択レジスタの検索機能を説明し
たブロック図である。
【図20】チャンネル選択レジスタの検索機能を説明し
たブロック図である。
【図21】ポート選択レジスタのコンポーネントを説明
したブロック図である。
【図22】交換ネットワークに接続されたものとして示
したキーステーションの概念図である。
【図23】交換ネットワークに接続されたものとして示
したキーステーションインターフェイスの概念図であ
る。
【図24】交換ネットワークに接続されたものとして示
した専用回線インターフェイスの概念図である。
【図25】キーステーションと回線の間にデュプレック
ス音声経路を生成するためのアクションシーケンスの例
を説明した図である。
【図26】キーステーションと回線の間にデュプレック
ス音声経路を生成するためのアクションシーケンスの例
を説明した図である。
【図27】キーステーションと回線の間にデュプレック
ス音声経路を生成するためのアクションシーケンスの例
を説明した図である。
【図28】会議経路を説明した図である。
【図29】同報通信メッセージの構造を説明した図であ
る。
【図30】交換ネットワークを通じて、折り返し点に向
かう同報通信メッセージの伝播を説明した図である。
【図31】交換ネットワークを通じて、折り返し点から
外側に伝播する同報通信メッセージの伝播を説明した図
である。
【図32】同報通信インデックステーブルの構造を説明
した図である。
【図33】ボタンテーブルの構造を説明した図である。
【符号の説明】
11 ナショナルディジタルネットワーク 12 キーステーション 13 専用回線 14 中央オフィス 15 システムセンター 20 ターミナルユニット 22 インターフェイススイッチ 24 アクセススイッチ 26 セクションスイッチ 28 反射スイッチ 30 スイッチプレーン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04M 3/56 A H04Q 3/52 101 Z 9076−5K 9076−5K H04Q 11/04 S (72)発明者 ニール シー、オールセン アメリカ合衆国、コネチカット州 06460、 ミルフォード、ウィーラーズ ファームズ ロード 810 (72)発明者 ニコラス ネキュラ アメリカ合衆国、ニューヨーク州 10552、 マウントバーノン、ノース テラス アベ ニュー 675、アパートメント 4ビー (72)発明者 ウィリアム エイ、オズワルド アメリカ合衆国、コネチカット州 06478、 オックスフォード、リアルティ ロード 44

Claims (41)

    【特許請求の範囲】
  1. 【請求項1】 スイッチ素子のネットワークを通じてメ
    ッセージを同報通信するためのシステムであって、 メッセージをネットワークの1つのスイッチ素子で発生
    するための手段と、 前記メッセージを、ネットワークのスイッチ素子間に確
    立された通信経路を通じて反射点に伝送するための手段
    と、 前記メッセージを前記反射点からネットーク内のすべて
    のスイッチ素子に再伝送するための手段とを有している
    ことを特徴とするシステム。
  2. 【請求項2】 前記メッセージがスイッチ素子を通過す
    るとき、ネットワークのスイッチ素子間における通信経
    路を確立するための手段を有していることを特徴とする
    請求項1に記載のシステム。
  3. 【請求項3】 前記メッセージを発生するための手段
    が、事象の発生したときに前記メッセージを発生するこ
    とを特徴とする請求項1に記載のシステム。
  4. 【請求項4】 前記メッセージがデータメッセージから
    構成されているか、または事象メッセージから構成され
    ているかどうかを決定するための手段を有していること
    を特徴とする請求項1に記載のシステム。
  5. 【請求項5】 前記メッセージは、前記メッセージがデ
    ータメッセージであるかまたは事象メッセージであるか
    どうかを表すためのフラグを含んでいることを特徴とす
    る請求項4に記載のシステム。
  6. 【請求項6】 前記メッセージは、前記メッセージを発
    生するスイッチ素子の識別を含んでいることを特徴とす
    る請求項1に記載のシステム。
  7. 【請求項7】 前記メッセージは、前記メッセージがア
    ドレス指定されるスイッチ素子のグループの識別を含ん
    でいることを特徴とする請求項6に記載のシステム。
  8. 【請求項8】 特定のスイッチ素子がアドレス指定され
    たグループのメンバーであるかどうかを認識するための
    手段を有していることを特徴とする請求項7に記載のシ
    ステム。
  9. 【請求項9】 前記メッセージに応答して、アドレス指
    定されたグループのそれぞれのメンバーが、前記メッセ
    ージを発生するスイッチ素子に対する通信経路を確立す
    るための手段を有していることを特徴とする請求項8に
    記載のシステム。
  10. 【請求項10】 前記通信経路が、2つの隣接する時分
    割多重化チャンネルを有していることを特徴とする請求
    項1に記載のシステム。
  11. 【請求項11】 スイッチ素子のネットワークに接続さ
    れたキーステーションに対して回線状態情報を与えるた
    めのシステムであって、 回線状態の変化に応答して、ネットワークのスイッチ素
    子において回線情報および回線状態情報を含むメッセー
    ジを発生する手段と、 前記メッセージを、ネットワークのスイッチ素子間に確
    立された通信経路を通じて反射点に伝送する手段と、 前記メッセージを、前記反射点からネットワーク内のキ
    ーステーションに接続されたすべてのスイッチ素子に再
    伝送する手段と、 前記メッセージを、ネットワーク内のキーステーション
    に接続された各スイッチ素子内の記憶テーブルに記憶す
    る手段と、 特定の回線の状態をキーステーション上のキーに対応さ
    せる手段とを有していることを特徴とするシステム。
  12. 【請求項12】 前記メッセージがスイッチ素子を通過
    するとき、ネットワークのスイッチ素子間に通信経路を
    確立する手段を有していることを特徴とする請求項11
    に記載のシステム。
  13. 【請求項13】 前記キーステーションがタレット電話
    機であることを特徴とする請求項11に記載のシステ
    ム。
  14. 【請求項14】 キーステーションに対して作動回線情
    報を与える手段を有していることを特徴とする請求項1
    1に記載のシステム。
  15. 【請求項15】 複数のキーステーションに対して回線
    状態情報を与えるためのシステムであって、 システムに接続された回線の状態の変化を検出する手段
    と、 回線識別および回線状態情報を含むメッセージを発生す
    る手段と、 前記メッセージをシステムに接続されたそれぞれのキー
    ステーションに伝送する手段と、 前記回線識別および回線状態情報を、それぞれのキース
    テーションによる使用のために記憶する手段とを有して
    いることを特徴とするシステム。
  16. 【請求項16】 前記キーステーションがタレット電話
    機であることを特徴とする請求項15に記載のシステ
    ム。
  17. 【請求項17】 前記回線識別および回線状態情報を記
    憶する手段が、記憶テーブルを有していることを特徴と
    する請求項15に記載のシステム。
  18. 【請求項18】 前記記憶テーブルが、キーステーショ
    ンに近接して配置されていることを特徴とする請求項1
    7に記載のシステム。
  19. 【請求項19】 特定の回線の状態をキーステーション
    上のキーに対応させる手段を有していることを特徴とす
    る請求項15に記載のシステム。
  20. 【請求項20】 作動回線情報をキーステーションに与
    える手段を有していることを特徴とする請求項15に記
    載のシステム。
  21. 【請求項21】 スイッチ素子のネットワークを通じて
    メッセージを同報通信するための方法であって、 ネットワークの1つのスイッチ素子においてメッセジを
    発生させるステップと、 前記メッセージを、ネットワークのスイッチ素子の間に
    確立された通信経路を通じて反射点に伝送するステップ
    と、 前記ネッセージを前記反射点からネットワークのすべて
    のスイッチ素子に再伝送するステップとを有しているこ
    とを特徴とする方法。
  22. 【請求項22】 前記メッセージがスイッチ素子を通過
    するとき、ネットワークのスイッチ素子間に通信経路を
    確立するステップを有していることを特徴とする請求項
    21に記載の方法。
  23. 【請求項23】 事象が発生したときにメッセージを発
    生するステップを有していることを特徴とする請求項2
    1に記載の方法。
  24. 【請求項24】 前記メッセージがデータメッセージで
    あるかまたは事象メッセージであるかどうかを決定する
    ステップを有していることを特徴とする請求項21に記
    載の方法。
  25. 【請求項25】 前記メッセージ内に、前記メッセージ
    を発生するスイッチ素子の識別を含めるステップを有し
    ていることを特徴とする請求項21に記載の方法。
  26. 【請求項26】 前記メッセージ内に、前記メッセージ
    がアドレス指定されるスイッチ素子のグループの識別を
    含めるステップを有していることを特徴とする請求項2
    5に記載の方法。
  27. 【請求項27】 特定のスイッチ素子がアドレス指定さ
    れたグループのメンバーであるかどうかを認識するステ
    ップを有していることを特徴とする請求項26に記載の
    方法。
  28. 【請求項28】 前記メッセージに応答して、アドレス
    指定されたグループのそれぞれのメンバーから前記メッ
    セージを発生するスイッチ素子に至る通信経路を確立す
    るステップを有していることを特徴とする請求項27に
    記載の方法。
  29. 【請求項29】 各通信経路ごとに、2つの隣接する時
    分割多重化チャンネルを使用するステップを有している
    ことを特徴とする請求項21に記載の方法。
  30. 【請求項30】 スイッチ素子のネットワークに接続さ
    れたキーステーションに回線状態情報を与えるための方
    法であって、 回線の状態の変化に応答して、回線情報および回線状態
    情報を含むメッセージをネットワークのスイッチ素子に
    おいて発生させるステップと、 前記メッセージを、ネットワークのスイッチ素子の間に
    確立された通信経路を通じて反射点に伝送するステップ
    と、 前記メッセージを、前記反射点からネットワーク内のキ
    ーステーションに接続されたすべてのスイッチ素子に再
    伝送するステップと、 前記メッセージを、ネットワーク内のキーステーション
    に接続された各スイッチ素子における記憶テーブルに記
    憶するステップと、 特定の回線の状態をキーステーション上のキーに対応さ
    せるステップとを有していることを特徴とする方法。
  31. 【請求項31】 前記メッセージがスイッチ素子を通過
    するとき、ネットワークのスイッチ素子間に通信経路を
    確立するステップを有していることを特徴とする請求項
    30に記載の方法。
  32. 【請求項32】 作動回線情報をキーステーションに与
    えるステップを有していることを特徴とする請求項30
    に記載の方法。
  33. 【請求項33】 前記メッセージをキーステーション内
    のテーブルに記憶するステップを有していることを特徴
    とする請求項30に記載の方法。
  34. 【請求項34】 回線状態情報を複数のキーステーショ
    ンに与えるための方法であって、 システムに接続された回線の状態の変化を検出するステ
    ップと、 回線識別および回線状態情報を含むメッセージを発生さ
    せるステップと、 前記メッセージをシステムに接続されたそれぞれのキー
    ステーションに伝送するステップと、 前記回線識別および回線状態情報を、それぞれのキース
    テーションによって使用するために記憶するステップと
    を有していることを特徴とする方法。
  35. 【請求項35】 前記キーステーションがタレット電話
    機であることを特徴とする請求項34に記載の方法。
  36. 【請求項36】 前記回線識別および回線状態情報を記
    憶するステップが、前記回線識別および回線状態情報を
    記憶テーブルに記憶するステップを含んでいることを特
    徴とする請求項34に記載の方法。
  37. 【請求項37】 前記記憶テーブルがキーステーション
    に近接して配置されていることを特徴とする請求項36
    に記載の方法。
  38. 【請求項38】 ネットワークにおけるスイッチ素子間
    の複数の通信経路から1つの通信経路を選択するシステ
    ムであって、 各スイッチ素子内に配置された、スイチ素子に接続され
    た複数の通信経路のフリー/話中状態に関する情報を記
    憶する手段と、 前記手段を検索して、複数の通信経路のうちのどの経路
    がフリー状態にあるのかを決定する手段と、 前記フリー状態にあると決定された複数の経路のうちの
    1つの経路を選択する手段とを有していることを特徴と
    するシステム。
  39. 【請求項39】 プロセッサーによって制御されたネッ
    トワークにおけるスイッチ素子間の複数の通信経路から
    1つの通信経路を選択するシステムであって、 各スイッチ素子内に配置された、スイッチ素子に接続さ
    れた複数の通信経路の各1つのフリー/話中状態に関す
    る情報を記憶する手段と、 各スイッチ素子内に配置された、複数の通信経路のうち
    からどの出力通信経路が音声またはデータシグナルを望
    まれた宛先に伝送するのかを記憶する手段と、 前記音声またはデータシグナルを望まれた宛先に伝送す
    る前記複数の通信経路から、最先のフリー通信経路を選
    択する手段とを有していることを特徴とするシステム。
  40. 【請求項40】 ネットワークにおけるスイッチ素子間
    の複数の通信経路から1つの通信経路を選択する方法で
    あって、 スイッチ素子に接続された複数の通信経路のフリー/話
    中状態に関する情報を、各スイッチ素子に記憶するステ
    ップと、 前記記憶した情報を検索し、複数の通信経路のうちのど
    の通信経路がフリー状態にあるかを決定するステップ
    と、 前記フリー状態にあると決定された複数の通信経路のう
    ちの1つの通信経路を選択するステップとを有している
    ことを特徴とする方法。
  41. 【請求項41】 ネットワークにおけるスイッチ素子間
    の複数の通信経路から1つの通信経路を選択する方法で
    あって、 スイッチ素子に接続された複数の通信経路のそれぞれの
    フリー/話中状態に関する情報を各スイッチ素子に記憶
    するステップと、 前記記憶した情報を検索し、複数の通信経路のうちのど
    の通信経路がフリー状態にあるかを決定するステップ
    と、 前記フリー状態にあると決定された複数の通信経路のう
    ちから最先に使用可能な通信経路を選択するステップと
    を有していることを特徴とする方法。
JP28376492A 1991-09-26 1992-09-28 分散交換ネットワークに対する同報通信システム Expired - Lifetime JP3569294B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/766,637 US5237571A (en) 1991-09-26 1991-09-26 Broadcast system for distributed switching network
US07/766637 1991-09-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002128734A Division JP3785379B2 (ja) 1991-09-26 2002-04-30 分散交換ネットワークに対する同報通信システム

Publications (2)

Publication Number Publication Date
JPH05219584A true JPH05219584A (ja) 1993-08-27
JP3569294B2 JP3569294B2 (ja) 2004-09-22

Family

ID=25077053

Family Applications (3)

Application Number Title Priority Date Filing Date
JP28376492A Expired - Lifetime JP3569294B2 (ja) 1991-09-26 1992-09-28 分散交換ネットワークに対する同報通信システム
JP2002128734A Expired - Lifetime JP3785379B2 (ja) 1991-09-26 2002-04-30 分散交換ネットワークに対する同報通信システム
JP2005362044A Expired - Fee Related JP4008941B2 (ja) 1991-09-26 2005-12-15 分散交換ネットワークに対する同報通信システム

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2002128734A Expired - Lifetime JP3785379B2 (ja) 1991-09-26 2002-04-30 分散交換ネットワークに対する同報通信システム
JP2005362044A Expired - Fee Related JP4008941B2 (ja) 1991-09-26 2005-12-15 分散交換ネットワークに対する同報通信システム

Country Status (4)

Country Link
US (1) US5237571A (ja)
EP (1) EP0534785B1 (ja)
JP (3) JP3569294B2 (ja)
DE (1) DE69232333T2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005867A (en) * 1986-09-16 1999-12-21 Hitachi, Ltd. Time-division channel arrangement
US5043979A (en) 1986-09-16 1991-08-27 Hitachi, Ltd. Time-division channel arrangement
US7058062B2 (en) * 1986-09-16 2006-06-06 Hitachi, Ltd. Packet switching system having self-routing switches
US5214691A (en) * 1991-09-26 1993-05-25 Ipc Information Systems, Inc. Key telephone system with virtual private lines
US5402415A (en) * 1993-04-22 1995-03-28 Washington University Multicast virtual circuit switch using cell recycling
US5577042A (en) * 1994-01-18 1996-11-19 Mcgraw Broadcast Broadcast and presentation system and method
US6192482B1 (en) * 1994-06-17 2001-02-20 International Business Machines Corporation Self-timed parallel data bus interface to direct storage devices
US5619497A (en) * 1994-12-22 1997-04-08 Emc Corporation Method and apparatus for reordering frames
JP3271493B2 (ja) * 1995-09-26 2002-04-02 ヤマハ株式会社 ネットワークおよびデータ伝送方法
US5892761A (en) * 1995-10-31 1999-04-06 Netscape Communications Corporation Method and apparatus for routing data in collaborative computing system
US5898687A (en) * 1996-07-24 1999-04-27 Cisco Systems, Inc. Arbitration mechanism for a multicast logic engine of a switching fabric circuit
US6108689A (en) * 1996-10-11 2000-08-22 International Business Machines Corporation Method and system for processing messages in a distributed computing environment
US6288739B1 (en) 1997-09-05 2001-09-11 Intelect Systems Corporation Distributed video communications system
US6104696A (en) * 1998-07-08 2000-08-15 Broadcom Corporation Method for sending packets between trunk ports of network switches
AUPQ070599A0 (en) * 1999-06-02 1999-06-24 Canon Kabushiki Kaisha Reconfigurable vliw processor
US6496885B1 (en) * 1999-07-14 2002-12-17 Deere & Company Method for processing network messages
US6721801B2 (en) * 2000-12-26 2004-04-13 Brooks Automation Increased network availability for computers using redundancy
US7313154B2 (en) * 2002-06-28 2007-12-25 Harris Corporation TDD frame format
US7904056B2 (en) * 2006-03-01 2011-03-08 Ipc Systems, Inc. System, method and apparatus for recording and reproducing trading communications
DE102006012095B4 (de) * 2006-03-14 2017-01-05 M & H Inprocess Messtechnik Gmbh Tastfühler
US8510146B2 (en) * 2008-09-04 2013-08-13 Cisco Technology, Inc. Contact center sizing and broadcasting based on probabilities
US20120134395A1 (en) * 2010-11-30 2012-05-31 Texas Instruments Incorporated Power Line Communications (PLC) Across Different Voltage Domains Using Multiple Frequency Subbands

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3843845A (en) * 1972-09-11 1974-10-22 Northern Electric Co Electronic key telephone system
US4173713A (en) * 1977-02-07 1979-11-06 International Telephone & Telegraph Corporation Continuously expandable switching network
US4201891A (en) * 1978-03-17 1980-05-06 International Telephone And Telegraph Corporation Expandable digital switching network
US4317962A (en) * 1977-03-02 1982-03-02 International Telephone And Telegraph Corporation Distributed control for digital switching system
US4201889A (en) * 1978-03-17 1980-05-06 International Telephone And Telegraph Distributed control digital switching system
US4998275A (en) * 1984-12-19 1991-03-05 Contel, Ipc, Inc. Multi-line telephone communications system
EP0215526B1 (en) * 1985-09-19 1991-05-08 BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap Data communication system
BE905982A (fr) * 1986-12-19 1987-06-19 Electronique Et Telecomm Bell Reseau de commutation de paquets.
DE3702614A1 (de) * 1987-01-29 1988-08-11 Standard Elektrik Lorenz Ag Digitales koppelnetz fuer leitungs- und paketvermittlung und koppeleinrichtung hierzu
BE1000415A7 (nl) * 1987-03-18 1988-11-22 Bell Telephone Mfg Asynchroon op basis van tijdsverdeling werkend communicatiesysteem.
BE1000512A7 (nl) * 1987-05-07 1989-01-10 Bell Telephone Mfg Schakelnetwerk.
WO1989011764A1 (en) * 1988-05-28 1989-11-30 Alcatel N.V. Communication system and switching element used therein
AU621315B2 (en) * 1988-10-03 1992-03-12 Alcatel N.V. Switching system

Also Published As

Publication number Publication date
EP0534785A2 (en) 1993-03-31
DE69232333D1 (de) 2002-02-14
JP4008941B2 (ja) 2007-11-14
JP2003018632A (ja) 2003-01-17
DE69232333T2 (de) 2002-08-22
JP3785379B2 (ja) 2006-06-14
EP0534785B1 (en) 2002-01-09
JP2006087150A (ja) 2006-03-30
US5237571A (en) 1993-08-17
EP0534785A3 (en) 1994-07-20
JP3569294B2 (ja) 2004-09-22

Similar Documents

Publication Publication Date Title
JP3605121B2 (ja) 多重回線電話通信に対する分散制御交換ネットワーク
JP4008941B2 (ja) 分散交換ネットワークに対する同報通信システム
US5623489A (en) Channel allocation system for distributed digital switching network
US5379280A (en) Conferencing system for distributed switching network
EP0119218B1 (en) Bulk/interactive data switching system
CN100576828C (zh) 可扩展的电信交换机
US4146749A (en) Telecommunications network having multi-function spare network block
US4201890A (en) Multiport digital switching element
JPS6243600B2 (ja)
US4306303A (en) Switching of digital signals
EP0118510A1 (en) Data conference system
JPS61502090A (ja) 分散形パケット交換装置
JPH0568158B2 (ja)
US4296492A (en) Continuity verification arrangement
JPS5854540B2 (ja) 放送能力を具えた会議システム
US4340775A (en) Apparatus and method for controlling a modular telecommunication system
JPS6232796A (ja) 分配制御通信システムにおいて接続を設定し終了させる装置
EP0331838B2 (en) Digital key telephone system
JPS6119193B2 (ja)
US4331834A (en) Modular telecommunication system
US4472798A (en) Telecommunication path substitution arrangement
US3787635A (en) Method and apparatus for monitoring connections in a program controlled processing system
US4013843A (en) Marker for extending calls to remote junctions in a telecommunications system
KR820002240B1 (ko) 멀티포트 디지탈 스위칭 소자
US4514842A (en) T-S-T-S-T Digital switching network

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040409

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040618

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080625

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 9