JPH05219114A - データリンクフレイヤａａｌ間トラヒック制御回路を有するパケット交換装置 - Google Patents
データリンクフレイヤａａｌ間トラヒック制御回路を有するパケット交換装置Info
- Publication number
- JPH05219114A JPH05219114A JP5435992A JP5435992A JPH05219114A JP H05219114 A JPH05219114 A JP H05219114A JP 5435992 A JP5435992 A JP 5435992A JP 5435992 A JP5435992 A JP 5435992A JP H05219114 A JPH05219114 A JP H05219114A
- Authority
- JP
- Japan
- Prior art keywords
- data
- link layer
- data link
- packet switching
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 ＡＴＭ網につながるパケット交換装置におい
て、１５５Ｍｂｐｓのスループットを持つレイヤ１プロ
トコル処理部から数十Ｍｂｐｓ程度のスループットレイ
ヤ２へのデータトラヒックを平滑化することによりレイ
ヤ２処理部過負荷によるレイヤ２フレームの消失を防止
し、網の使用効率を向上させる。 【構成】 ＡＡＬプロトコル処理を行うＡＡＬ処理部１
とデータリンクレイヤプロトコル処理部４のデータ経路
にＦＩＦＯメモリ３を設けている。ＦＩＦＯメモリ３が
満杯になると、ビジー信号をデータ送信部２に送出して
データ送信を一時停止させる。ＦＩＦＯメモリ３に空き
が生じると再度送信を再開する。
て、１５５Ｍｂｐｓのスループットを持つレイヤ１プロ
トコル処理部から数十Ｍｂｐｓ程度のスループットレイ
ヤ２へのデータトラヒックを平滑化することによりレイ
ヤ２処理部過負荷によるレイヤ２フレームの消失を防止
し、網の使用効率を向上させる。 【構成】 ＡＡＬプロトコル処理を行うＡＡＬ処理部１
とデータリンクレイヤプロトコル処理部４のデータ経路
にＦＩＦＯメモリ３を設けている。ＦＩＦＯメモリ３が
満杯になると、ビジー信号をデータ送信部２に送出して
データ送信を一時停止させる。ＦＩＦＯメモリ３に空き
が生じると再度送信を再開する。
Description
【０００１】
【産業上の利用分野】本発明はパケット交換装置、特に
広帯域ＡＴＭ網につながるパケット交換装置に関する。
広帯域ＡＴＭ網につながるパケット交換装置に関する。
【０００２】
【従来の技術】上記ＡＴＭ網は現時点においては実用に
供されていない。この広帯域ＡＴＭ網では加入者に１５
５Ｍｂｐｓのデータ転送サービスが与えられており、Ａ
ＴＭ網につながるパケット交換装置には最大１５５Ｍｂ
ｐｓのデータが流入されることになる。単位データ当た
りの処理量の少ないＡＴＭレイヤおよびＡＡＬ（ＡＴＭ
Adaptation Layey ）レイヤでは１５５Ｍｂｐｓのデ
ータ処理能力を持ち、そのままデータリンクレイヤ処理
部に１５５Ｍｂｐｓのデータを送り出すことが可能であ
る。
供されていない。この広帯域ＡＴＭ網では加入者に１５
５Ｍｂｐｓのデータ転送サービスが与えられており、Ａ
ＴＭ網につながるパケット交換装置には最大１５５Ｍｂ
ｐｓのデータが流入されることになる。単位データ当た
りの処理量の少ないＡＴＭレイヤおよびＡＡＬ（ＡＴＭ
Adaptation Layey ）レイヤでは１５５Ｍｂｐｓのデ
ータ処理能力を持ち、そのままデータリンクレイヤ処理
部に１５５Ｍｂｐｓのデータを送り出すことが可能であ
る。
【０００３】
【発明が解決しようとする課題】ところが、単位データ
当たりの処理量の多いデータリンクレイヤの処理能力は
現時点での技術では２０Ｍｂｐｓが限度であり、１５５
Ｍｂｐｓのデータが入力されても過負荷状態となり、処
理もされずその結果、データリンクレイヤフレームが消
失される。そこで、フレームが消失されてもデータリン
クレイヤプロトコルのフロー制御により通信相手から消
失されたフレームが再送される。しかしながら、このた
め再度データ転送しなければならず網の使用効率が低下
するという欠点があった。本発明の目的は単位データ当
たりの処理時間が大きくことなるＡＡＬ処理部とデータ
リンクレイヤ処理部の間にトラヒック制御部を設けるこ
とにより、両者間のデータ転送量を平滑化してデータリ
ンクレイヤ処理部に処理可能なデータ量を平均的に送り
込むことによりフレームの消失を防止するパケット交換
装置を提供することにある。
当たりの処理量の多いデータリンクレイヤの処理能力は
現時点での技術では２０Ｍｂｐｓが限度であり、１５５
Ｍｂｐｓのデータが入力されても過負荷状態となり、処
理もされずその結果、データリンクレイヤフレームが消
失される。そこで、フレームが消失されてもデータリン
クレイヤプロトコルのフロー制御により通信相手から消
失されたフレームが再送される。しかしながら、このた
め再度データ転送しなければならず網の使用効率が低下
するという欠点があった。本発明の目的は単位データ当
たりの処理時間が大きくことなるＡＡＬ処理部とデータ
リンクレイヤ処理部の間にトラヒック制御部を設けるこ
とにより、両者間のデータ転送量を平滑化してデータリ
ンクレイヤ処理部に処理可能なデータ量を平均的に送り
込むことによりフレームの消失を防止するパケット交換
装置を提供することにある。
【０００４】
【課題を解決するための手段】前記目的を達成するため
に本発明によるパケット交換装置はデータリンクレイヤ
のプロトコル処理を行うデータリンクレイヤ処理部と、
データリンクレイヤのフレームをＡＴＭセルに分解した
り、ＡＴＭセルからデータリンクフレイヤフレームを組
み立てたりするＡＡＬプロトコル処理部との間のデータ
転送を行うパケット交換装置のデータ転送方式におい
て、 処理過負荷状態にあるＡＡＬプロトコル処理部が
データリンクレイヤ処理部に対し一時データ送出の停止
を要求し、負荷解除時、データ転送を再開するトラヒッ
ク制御回路を備えている。
に本発明によるパケット交換装置はデータリンクレイヤ
のプロトコル処理を行うデータリンクレイヤ処理部と、
データリンクレイヤのフレームをＡＴＭセルに分解した
り、ＡＴＭセルからデータリンクフレイヤフレームを組
み立てたりするＡＡＬプロトコル処理部との間のデータ
転送を行うパケット交換装置のデータ転送方式におい
て、 処理過負荷状態にあるＡＡＬプロトコル処理部が
データリンクレイヤ処理部に対し一時データ送出の停止
を要求し、負荷解除時、データ転送を再開するトラヒッ
ク制御回路を備えている。
【０００５】本発明によるパケット交換装置の前記トラ
ヒック制御回路はＦＩＦＯメモリよりなり、前記ＦＩＦ
Ｏが満杯時には前記ＡＡＬプロトコル処理部からデータ
リンクレイヤ処理部へのデータ転送を一時停止しＦＩＦ
Ｏメモリに空きが生じたとき再びデータ転送を再開する
ように構成することができる。
ヒック制御回路はＦＩＦＯメモリよりなり、前記ＦＩＦ
Ｏが満杯時には前記ＡＡＬプロトコル処理部からデータ
リンクレイヤ処理部へのデータ転送を一時停止しＦＩＦ
Ｏメモリに空きが生じたとき再びデータ転送を再開する
ように構成することができる。
【０００６】さらに本発明によるパケット交換装置は前
記ＦＩＦＯメモリは満杯になったとき、前記ＡＡＬプロ
トコル処理部のデータ送信部にビジー信号を送出してデ
ータの送信を停止させるように構成することができる。
記ＦＩＦＯメモリは満杯になったとき、前記ＡＡＬプロ
トコル処理部のデータ送信部にビジー信号を送出してデ
ータの送信を停止させるように構成することができる。
【０００７】
【実施例】以下、図面を参照して本発明をさらに詳しく
説明する。図１は本発明によるパケット交換装置の実施
例を示すブロック図である。ＡＡＬ処理部１はデータリ
ンクフレイヤ処理部に送信するデータがある場合、ＦＩ
ＦＯメモリ３にデータを送出する。途中ＦＩＦＯメモリ
３が満杯になると、ＦＩＦＯメモリ３はビジー信号をＡ
ＡＬ処理部１内データ送信部２に送出する。これを受け
てデータ送信部２はデータ送信を一時停止する。ＦＩＦ
Ｏメモリ３内のデータをデータリンクレイヤ処理部４が
受信し、ＦＩＦＯメモリ３内に空きが生じると再びデー
タ送信部２はデータ送信を再開する。
説明する。図１は本発明によるパケット交換装置の実施
例を示すブロック図である。ＡＡＬ処理部１はデータリ
ンクフレイヤ処理部に送信するデータがある場合、ＦＩ
ＦＯメモリ３にデータを送出する。途中ＦＩＦＯメモリ
３が満杯になると、ＦＩＦＯメモリ３はビジー信号をＡ
ＡＬ処理部１内データ送信部２に送出する。これを受け
てデータ送信部２はデータ送信を一時停止する。ＦＩＦ
Ｏメモリ３内のデータをデータリンクレイヤ処理部４が
受信し、ＦＩＦＯメモリ３内に空きが生じると再びデー
タ送信部２はデータ送信を再開する。
【０００８】
【発明の効果】以上、説明したように本発明は単位時間
当たりのデータ処理量に差のあるＡＡＬ処理部とデータ
リンクレイヤ処理部の間にトラヒック制御部を設けるこ
とによりデータリンクレイヤ処理部の処理過負荷状態に
より生じるデータリンクレイヤフレームの消失を防止
し、フレームの再送を発生しないようにできる。したが
って、網の使用効率を向上させることができ、データリ
ンクレイヤ処理部への総処理量を軽減化できるという効
果がある。
当たりのデータ処理量に差のあるＡＡＬ処理部とデータ
リンクレイヤ処理部の間にトラヒック制御部を設けるこ
とによりデータリンクレイヤ処理部の処理過負荷状態に
より生じるデータリンクレイヤフレームの消失を防止
し、フレームの再送を発生しないようにできる。したが
って、網の使用効率を向上させることができ、データリ
ンクレイヤ処理部への総処理量を軽減化できるという効
果がある。
【図１】本発明によるパケット交換装置の実施例を示す
ブロック図である。
ブロック図である。
１…ＡＡＬ処理部 ２…データ送信部 ３…ＦＩＦＯメモリ ４…データリンクレイヤ処理部
Claims (3)
- 【請求項１】 データリンクレイヤのプロトコル処理を
行うデータリンクレイヤ処理部と、データリンクレイヤ
のフレームをＡＴＭセルに分解したり、ＡＴＭセルから
データリンクフレイヤフレームを組み立てたりするＡＡ
Ｌプロトコル処理部との間のデータ転送を行うパケット
交換装置のデータ転送方式において、処理過負荷状態に
あるＡＡＬプロトコル処理部がデータリンクレイヤ処理
部に対し一時データ送出の停止を要求し、負荷解除時、
データ転送を再開するトラヒック制御回路を備えたこと
を特徴とするパケット交換装置。 - 【請求項２】 前記トラヒック制御回路はＦＩＦＯメモ
リよりなり、前記ＦＩＦＯが満杯時には前記ＡＡＬプロ
トコル処理部からデータリンクレイヤ処理部へのデータ
転送を一時停止しＦＩＦＯメモリに空きが生じたとき再
びデータ転送を再開するように構成したことを特徴とす
る請求項１記載のパケット交換装置。 - 【請求項３】 前記ＦＩＦＯメモリは満杯になったと
き、前記ＡＡＬプロトコル処理部のデータ送信部にビジ
ー信号を送出してデータの送信を停止させることを特徴
とする請求項２記載のパケット交換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5435992A JPH05219114A (ja) | 1992-02-05 | 1992-02-05 | データリンクフレイヤａａｌ間トラヒック制御回路を有するパケット交換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5435992A JPH05219114A (ja) | 1992-02-05 | 1992-02-05 | データリンクフレイヤａａｌ間トラヒック制御回路を有するパケット交換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05219114A true JPH05219114A (ja) | 1993-08-27 |
Family
ID=12968446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5435992A Pending JPH05219114A (ja) | 1992-02-05 | 1992-02-05 | データリンクフレイヤａａｌ間トラヒック制御回路を有するパケット交換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05219114A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307856B1 (en) | 1997-03-19 | 2001-10-23 | Fujitsu Limited | Method of establishing connection |
-
1992
- 1992-02-05 JP JP5435992A patent/JPH05219114A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307856B1 (en) | 1997-03-19 | 2001-10-23 | Fujitsu Limited | Method of establishing connection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5280470A (en) | Bandwidth and congestion management in accessing broadband ISDN networks | |
| JPH10233779A (ja) | パケット交換装置 | |
| JPH07307737A (ja) | Ａｔｍ−ｕｎｉ・ｌａｎ間通信方法及び通信装置 | |
| JPH0662042A (ja) | データ伝送システムに関する改良 | |
| JPH03220837A (ja) | データ伝送資源割当て方法およびデータ通信網接続用端末アダプタ | |
| KR100298357B1 (ko) | 프레임릴레이-에이티엠간인터페이스회로및그작동방법 | |
| JPH0646082A (ja) | 情報転送制御方式 | |
| JPH10243000A (ja) | スイッチングフロー制御 | |
| JP2000049820A (ja) | 固定レートコネクションを制御するセル交換装置 | |
| JPH05219114A (ja) | データリンクフレイヤａａｌ間トラヒック制御回路を有するパケット交換装置 | |
| JP3090131B2 (ja) | Ａｔｍ交換機における接続保留制御方法及び制御回路 | |
| JP3070588B2 (ja) | Ａｔｍ ｓｖｃ二重化システム | |
| KR100216071B1 (ko) | 데이타 버퍼에 임계치를 갖는 리키버킷 알고리즘을이용한 사용 파라미터 제어방법 | |
| JPH0413330A (ja) | 端末制御方式 | |
| JP2970579B2 (ja) | Ａｔｍ通信システム | |
| JP3007604B2 (ja) | Ａｔｍ通信網 | |
| JPH08186578A (ja) | Ａｔｍ網の交換処理制御方法 | |
| JPH06334680A (ja) | 通信方法 | |
| JP2000286869A (ja) | サービスカテゴリ要求マッピングの分散制御 | |
| US7509410B1 (en) | Bulk status enquiry in a network | |
| KR970007255B1 (ko) | 분산제어 비동기전달모드 교환기에서의 과부하 제어방법 | |
| JPH05336151A (ja) | パケット交換装置 | |
| JPH09331360A (ja) | ネットワーク間中継装置 | |
| JPH11205332A (ja) | データ転送装置および方法 | |
| JPH09270821A (ja) | データ処理装置 |