JPH0521891A - Manufacture of buried structure semiconductor laser - Google Patents
Manufacture of buried structure semiconductor laserInfo
- Publication number
- JPH0521891A JPH0521891A JP17205991A JP17205991A JPH0521891A JP H0521891 A JPH0521891 A JP H0521891A JP 17205991 A JP17205991 A JP 17205991A JP 17205991 A JP17205991 A JP 17205991A JP H0521891 A JPH0521891 A JP H0521891A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type inp
- substrate
- type
- mesa structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、有機金属気相成長法を
用いた埋込み構造半導体レーザの製造方法に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a buried structure semiconductor laser using a metal organic chemical vapor deposition method.
【０００２】[0002]
【従来の技術】埋込み構造半導体レーザを製作する場
合、活性領域を含んだメサ構造を選択的に埋め込む工程
が必要である。この工程を有機金属気相成長法を用いて
行う場合、有機金属気相成長法が非平衡輸送律則である
ためにメサ両端に異常成長が発生し、メサ構造を平坦に
埋め込むことが困難であった。そのため、従来技術にお
いては図８に示すように、高さを低く（厚さｈ＜１μ
m）抑えたメサ構造を用い、２回の埋込み成長を行うこ
とにより、埋込み構造レーザ素子を製作したり、また、
図９に示すようにメサ高の高いメサ構造を用いたいとき
は、メサ上部の選択マスクに庇を形成してメサ両端の成
長を抑えるメサ構造を用いて埋込み成長を行いレーザ構
造を製作したりしていた。なお、図８及び図９におい
て、１１aはｎ形基板、１１bはｎ形バッファ層、１２は
活性層、１３はｐ形クラッド層、１４はＳiＯ2膜、１５
はｐ形電流ブロック層、１６はｎ形電流閉じ込め層、１
７はｐ形オーバークラッド層、１８はｐ形キャップ層で
ある。2. Description of the Related Art When manufacturing a buried structure semiconductor laser, a step of selectively burying a mesa structure including an active region is required. When this step is performed using metalorganic vapor phase epitaxy, abnormal growth occurs at both ends of the mesa due to the nonequilibrium transport law of metalorganic vapor phase epitaxy, making it difficult to bury the mesa structure flat. there were. Therefore, in the prior art, as shown in FIG. 8, the height is low (thickness h <1 μ
m) By using the suppressed mesa structure and performing buried growth twice, it is possible to manufacture a buried structure laser device,
As shown in FIG. 9, when it is desired to use a mesa structure having a high mesa height, a mesa structure is formed in a selective mask on the upper part of the mesa to suppress growth at both ends of the mesa, and buried growth is performed to manufacture a laser structure. Was. 8 and 9, 11a is an n-type substrate, 11b is an n-type buffer layer, 12 is an active layer, 13 is a p-type clad layer, 14 is a SiO 2 film, 15
Is a p-type current blocking layer, 16 is an n-type current confinement layer, 1
Reference numeral 7 is a p-type over cladding layer, and 18 is a p-type cap layer.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、高さを
低く抑えたメサ構造を用いた場合、埋込み層でｐ・ｎ逆
バイアスにより十分な電流ブロックを行うためには１.
５〜２.０μm程度の膜厚が必要であり、メサ両端の埋込
み層が大きく盛り上がる（１.０μm以上）ことになる。
そのため、２回目の埋込み成長で基板全面に成長を行っ
て素子表面の平坦化を行うことが困難であり、その後の
電極分離、素子間分離の工程に支障をきたすことにな
る。また、庇付き選択マスクを用いる場合はメサ構造形
成にウェットエッチングを用いる必要があり、メサ形状
の制御性の点で問題があった。そのため、レーザ特性の
均一性、制御性の低下、レーザ製作の歩留まりの低下の
原因になった。However, in the case of using the mesa structure whose height is kept low, in order to perform sufficient current blocking by the pn reverse bias in the buried layer, 1.
A film thickness of about 5 to 2.0 μm is required, and the embedding layers on both ends of the mesa are greatly raised (1.0 μm or more).
Therefore, it is difficult to grow the entire surface of the substrate by the second embedded growth to flatten the surface of the element, which hinders the subsequent steps of electrode separation and element separation. Further, when the eaves selection mask is used, it is necessary to use wet etching for forming the mesa structure, which causes a problem in controllability of the mesa shape. As a result, the uniformity of laser characteristics, the controllability, and the yield of laser production are reduced.
【０００４】本発明は、前記問題点を解決するためにな
されたものであり、本発明の目的は、メサ構造埋込み成
長時にVI族のドーパントを用いた高濃度ｎ形ＩｎＰを使
用することにより、埋込み層の平坦性を実現し、高性能
な半導体レーザの製作が可能な技術を提供することにあ
る。The present invention has been made to solve the above problems, and an object of the present invention is to use high-concentration n-type InP using a Group VI dopant during buried growth of a mesa structure. It is an object of the present invention to provide a technique capable of realizing a flatness of a buried layer and manufacturing a high-performance semiconductor laser.
【０００５】[0005]
【課題を解決するための手段】前記目的を達成するため
に、本発明の（１）手段である半導体レーザの製造方法
おいては、ｎ形ＩｎＰ半導体基板上または該基板上にｎ
形ＩｎＰバッファ層が形成されている基板上に、活性層
とｐ形ＩｎＰクラッド層を堆積する工程と、該基板表面
をストライプ状にマスクし、前記クラッド層，活性層，
バッファ層または当該半導体基板を選択的にエッチング
してメサ構造を形成する工程と、該メサ構造上面のマス
クを用いてメサ構造以外の領域をｐ形ＩｎＰ電流ブロッ
ク層及びVI族ドーパントを用いたｎ形ＩｎＰ電流閉じ込
め層で埋込み、電流狭窄及び光閉じ込め層を形成する工
程と、メサ構造上面のマスクを除去し、該基板全面にｐ
形ＩｎＰクラッド層とｐ形キャップ層を堆積する工程を
備えたことを最も主要な特徴とする。In order to achieve the above-mentioned object, in the method of manufacturing a semiconductor laser which is (1) means of the present invention, an n-type InP semiconductor substrate or an n-type InP semiconductor substrate is provided.
A step of depositing an active layer and a p-type InP clad layer on a substrate on which the c-type InP buffer layer is formed, and masking the surface of the substrate in a stripe pattern to form the clad layer, the active layer,
A step of selectively etching the buffer layer or the semiconductor substrate to form a mesa structure, and a region other than the mesa structure using a mask on the upper surface of the mesa structure for n-type using a p-type InP current blocking layer and a group VI dopant -Type InP current confinement layer to form a current confinement and optical confinement layer, the mask on the upper surface of the mesa structure is removed, and p is formed on the entire surface of the substrate.
The most main feature is that the method includes a step of depositing the InP clad layer and the p-type cap layer.
【０００６】（２）手段である半導体レーザの製造方法
においては、ｎ形ＩｎＰ半導体基板上または該基板上に
ｎ形ＩｎＰバッファ層が形成されている基板上に、活性
層，ｐ形ＩｎＰクラッド層，ｐ形キャップ層を堆積する
工程と、該基板表面をストライプ状にマスクし、前記キ
ャップ層，クラッド層，活性層，バッファ層または当該
半導体基板を選択的にエッチングしてメサ構造を形成す
る工程と、該メサ構造上面のマスクを用いてメサ構造以
外の領域をｐ形ＩｎＰ電流ブロック層及びVI族ドーパン
トを用いたｎ形ＩｎＰ電流閉じ込め層で埋込み、電流狭
窄及び光閉じ込め層を形成する工程を備えたことを特徴
とする。(2) In the method of manufacturing a semiconductor laser as the means, an active layer and a p-type InP clad layer are formed on an n-type InP semiconductor substrate or a substrate on which an n-type InP buffer layer is formed. , A step of depositing a p-type cap layer, and a step of masking the surface of the substrate in a stripe shape and selectively etching the cap layer, the clad layer, the active layer, the buffer layer or the semiconductor substrate to form a mesa structure. And a step of forming a current confinement and optical confinement layer by burying a region other than the mesa structure with a p-type InP current blocking layer and an n-type InP current confinement layer using a group VI dopant by using a mask on the upper surface of the mesa structure. It is characterized by having.
【０００７】[0007]
【作用】前述の手段によれば、有機金属気相成長法を用
いたメサ構造埋込み工程において、ｎ形ＩnＰ埋込み層
にVI族ドーパントを用い、VI族ドーパント高濃度ドーピ
ングｎ形ＩnＰに特徴的な（１００）ファッセットを出
した成長過程を利用して、メサ両端の埋込み層の異常成
長及び盛り上がりを抑制し、埋込み層表面を平坦化でき
る。According to the above-mentioned means, in the mesa structure burying step using the metal organic chemical vapor deposition method, the VI group dopant is used in the n-type InP burying layer, and the VI group dopant high concentration doping is characteristic of the n-type InP. By utilizing the growth process with (100) facets, the abnormal growth and swelling of the buried layer at both ends of the mesa can be suppressed, and the surface of the buried layer can be flattened.
【０００８】すなわち、従来の技術では、有機金属気相
成長法で埋込み成長を行う場合は異常成長を抑え、平坦
性を向上させるためにメサ高を低く抑えたり、庇付き選
択マスクを用いたりしているので、メサを低く抑えた場
合は平坦な結晶表面を得ることが困難であり、また、庇
を製作するためにはウェットエッチングを用いるためメ
サ形状の制御性に問題が残る。しかし、本発明では、特
別なメサ構造を用いることなく有機金属気相成長特有の
成長機構を利用することにより、埋込み層を平坦化する
ことができ、低いメサ構造を用いた場合でも平坦な素子
表面を得ることが可能である。また、高いメサを用いる
場合でも庇を形成することなく異常成長はもちろん埋込
み層の大きな盛り上がりも抑制して埋め込むことが可能
であり、ドライエッチングのみにより形成したメサ構造
を使用することが可能である。これらにより、レーザ特
性の均一性，制御性を向上することができ、さらにレー
ザ製作の歩留を向上することができる。That is, according to the conventional technique, when the buried growth is performed by the metal organic chemical vapor deposition method, abnormal growth is suppressed, and the mesa height is suppressed to be low in order to improve the flatness. Therefore, it is difficult to obtain a flat crystal surface when the mesa is suppressed to a low level, and wet etching is used to manufacture the eaves, which causes a problem in controllability of the mesa shape. However, in the present invention, the buried layer can be flattened by utilizing the growth mechanism peculiar to metal organic chemical vapor deposition without using a special mesa structure, and a flat device can be obtained even when a low mesa structure is used. It is possible to obtain a surface. Further, even when a high mesa is used, it is possible to suppress abnormal growth without forming an eaves and to suppress large swelling of the burying layer and to embed, and it is possible to use a mesa structure formed only by dry etching. . As a result, the uniformity and controllability of laser characteristics can be improved, and the yield of laser manufacturing can be improved.
【０００９】[0009]
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【００１０】〔実施例１〕図１乃至図４は、本発明の半
導体レーザの製造方法の実施例１を説明するための製造
工程における各部の断面図である。[Embodiment 1] FIGS. 1 to 4 are cross-sectional views of respective parts in a manufacturing process for explaining a first embodiment of a method for manufacturing a semiconductor laser of the present invention.
【００１１】本実施例１の半導体レーザの製造方法は、
まず、図１に示すように、（１００）面ｎ形ＩnＰ基板
１a上に、Ｓeドープｎ形ＩnＰバッファ層１b（厚さｄ＝
２.０μm），アンドープＩnＧaＡsＰ活性層２（厚さｄ
＝０.１μm）及びｐ形ＩnＰクラッド層３（厚さｄ＝０.
３μm）をＭＯＶＰＥ法によって成長する。この成長面
上にスパッタリング法によってＳiＯ2膜４を堆積する。The manufacturing method of the semiconductor laser of the first embodiment is as follows.
First, as shown in FIG. 1, on a (100) plane n-type InP substrate 1a, a Se-doped n-type InP buffer layer 1b (thickness d =
2.0 μm), undoped InGaAsP active layer 2 (thickness d
= 0.1 μm) and p-type InP cladding layer 3 (thickness d = 0.
3 μm) is grown by MOVPE method. A SiO 2 film 4 is deposited on this growth surface by a sputtering method.
【００１２】次に、図２に示すように、前記ＳiＯ2膜４
をフォトグラフィ技術によって＜０１１＞方向にストラ
イプ幅１.５μmのＳiＯ2ストライプマスク４Ａを形成す
る。そして、塩素アルゴン系のリアクティブイオンエッ
チング（ＲＩＥ）装置を使用して高さ１.０μm程度のメ
サ構造を形成する。この時、メサ構造の形成はすべてド
ライプロセスで行われるため、メサ形状は高い制御性を
持つ。Next, as shown in FIG. 2, the SiO 2 film 4 is formed.
Then, a SiO 2 stripe mask 4A having a stripe width of 1.5 μm is formed in the <011> direction by a photolithography technique. Then, a chlorine-argon-based reactive ion etching (RIE) device is used to form a mesa structure having a height of about 1.0 μm. At this time, the mesa structure is formed by a dry process, so that the mesa shape has high controllability.
【００１３】次に、図３に示すように、メサ構造上面の
ＳiＯ2膜４からなるＳiＯ2ストライプマスク４Ａをその
まま選択成長用マスクとして用い、メサ構造以外の領域
を埋め込むようにして、ＭＯＶＰＥ法を用いてＺnドー
プｐ形ＩnＰ電流ブロック層５、Ｓeドープｎ形ＩnＰ電
流閉じ込め層６を成長する。ｐ形ＩnＰ層５、ｎ形ＩnＰ
層６は、電流狭窄及び光閉じ込め層として働く。この
時、ｎ形ＩnＰ層６のＳeドープ量を５×１０18〔atoms/
cm3〕以上にすると、メサ構造側面のｎ形ＩnＰ埋込み層
は、（１００）ファッセットを出した成長となり、（１
００）ファッセット面の成長が抑制され、（１００）オ
フアングル部の成長速度が早くなるため、埋込み層表面
が（１００）面を出した平坦な形状となる。次に、ＨＦ
によってメサ上部のＳiＯ2膜４を除去する。Next, as shown in FIG. 3, the SiO 2 stripe mask 4A made of the SiO 2 film 4 on the upper surface of the mesa structure is used as it is as a mask for selective growth, and the region other than the mesa structure is filled with the MOVPE method. Are used to grow a Zn-doped p-type InP current blocking layer 5 and a Se-doped n-type InP current confinement layer 6. p-type InP layer 5, n-type InP
Layer 6 acts as a current confinement and light confinement layer. At this time, the Se doping amount of the n-type InP layer 6 is set to 5 × 10 18 [atoms /
cm 3 ] or more, the n-type InP buried layer on the side surface of the mesa structure grows with (100) facets, and (1)
Since the growth of the (00) facet surface is suppressed and the growth rate of the (100) off-angle portion is increased, the surface of the buried layer has a flat shape with the (100) surface. Next, HF
The SiO 2 film 4 on the mesa is removed by.
【００１４】その後、図４に示すように、基板全面にｐ
形ＩnＰオーバークラッド層７（厚さｄ＝１.０μm）、
ｐ形ＩnＧaＡsＰキャップ層８（厚さｄ＝０.５μm）を
成長する。埋込み成長を行った時点でほぼ平坦な結晶表
面が得られているために、基板全面に成長を行った後は
まったく平坦な表面を持つ素子構造となる。Thereafter, as shown in FIG.
InP overclad layer 7 (thickness d = 1.0 μm),
A p-type InGaAsP cap layer 8 (thickness d = 0.5 μm) is grown. Since a substantially flat crystal surface is obtained at the time of the buried growth, an element structure having a completely flat surface is obtained after the growth on the entire surface of the substrate.
【００１５】〔実施例２〕図５乃至図７は、本発明の半
導体レーザの製造方法の実施例２を説明するための製造
工程における各部の断面図である。[Embodiment 2] FIGS. 5 to 7 are sectional views of respective parts in a manufacturing process for explaining a second embodiment of the method for manufacturing a semiconductor laser of the present invention.
【００１６】本実施例２の半導体レーザの製造方法は、
まず、図５に示すように、（１００）面ｎ形ＩnＰ基板
１a上にＳeドープｎ形ＩnＰバッファ層１b（厚さｄ＝
２.０μm）、アンドープＩnＧaＡsＰ活性層２（厚さｄ
＝０.１μm）、ｐ形ＩnＰクラッド層３（厚さｄ＝１.２
μm）、ｐ形ＩnＧaＡsＰキャップ層８（厚さｄ＝０.５
μm）をＭＯＶＰＥ法によって成長する。この成長面に
スパッタリング法によってＳiＯ2膜４を堆積する。The method of manufacturing the semiconductor laser of the second embodiment is as follows.
First, as shown in FIG. 5, on a (100) plane n-type InP substrate 1a, an Se-doped n-type InP buffer layer 1b (thickness d =
2.0 μm), undoped InGaAsP active layer 2 (thickness d
= 0.1 μm), p-type InP cladding layer 3 (thickness d = 1.2)
μm), p-type InGaAsP cap layer 8 (thickness d = 0.5)
μm) is grown by MOVPE method. A SiO 2 film 4 is deposited on this growth surface by sputtering.
【００１７】次に、図６に示すように、前記ＳiＯ2膜４
をフォトグラフィ技術によって＜０１１＞方向にストラ
イプ幅１.５μmのＳiＯ2ストライプマスク４Ａを形成す
る。そして、塩素アルゴン系のリアクティブイオンエッ
チング（ＲＩＥ）装置を使用して高さ２.０μm程度のメ
サ構造を形成する。Next, as shown in FIG. 6, the SiO 2 film 4 is formed.
Then, a SiO 2 stripe mask 4A having a stripe width of 1.5 μm is formed in the <011> direction by a photolithography technique. Then, a chlorine-argon-based reactive ion etching (RIE) device is used to form a mesa structure having a height of about 2.0 μm.
【００１８】次に、図７に示すように、メサ構造上面の
ＳiＯ2膜４からなるＳiＯ2ストライプマスク４Ａをその
まま選択成長用マスクとして用い、メサ構造以外の領域
を埋め込むようにして、ＭＯＶＰＥ法を用いてＺnドー
プｐ形ＩnＰ電流ブロック層５、Ｓeドープｎ形ＩnＰ電
流閉じ込め層６を成長する。ｐ形ＩnＰ層５、ｎ形ＩnＰ
層６は、電流狭窄及び光閉じ込め層として働く。この
時、ｎ形ＩnＰ層６のＳeドープ量を５×１０18〔atoms/
cm3〕以上にすると、メサ構造側面のｎ形ＩnＰ埋込み層
は、（１００）ファッセットを出した成長となり、（１
００）ファッセット面の成長が抑制され、（１００）オ
フアングル部の成長速度が早くなるため、埋込み層表面
が（１００）面を出した平坦な形状となる。さらに、Ｈ
Ｆによってメサ上面のＳiＯ2膜４を除去し素子構造を形
成する。Next, as shown in FIG. 7, the SiO 2 stripe mask 4A made of the SiO 2 film 4 on the upper surface of the mesa structure is used as it is as a mask for selective growth, and the region other than the mesa structure is filled with the MOVPE method. Are used to grow a Zn-doped p-type InP current blocking layer 5 and a Se-doped n-type InP current confinement layer 6. p-type InP layer 5, n-type InP
Layer 6 acts as a current confinement and light confinement layer. At this time, the Se doping amount of the n-type InP layer 6 is set to 5 × 10 18 [atoms /
cm 3 ] or more, the n-type InP buried layer on the side surface of the mesa structure grows with (100) facets, and (1)
Since the growth of the (00) facet surface is suppressed and the growth rate of the (100) off-angle portion is increased, the surface of the buried layer has a flat shape with the (100) surface. Furthermore, H
The F 2 removes the SiO 2 film 4 on the upper surface of the mesa to form a device structure.
【００１９】このようにして製作した素子は、埋込み成
長過程の特性を利用したものであり、メサ構造を制限す
ることがなく、表面が平坦なレーザ素子を製作すること
が可能である。The device manufactured in this way utilizes the characteristics of the buried growth process, and it is possible to manufacture a laser device having a flat surface without limiting the mesa structure.
【００２０】前記実施例の中でメサ構造形成方法として
塩素アルゴン系ドライエッチングを用いたが、他の方法
でメサ構造の形成を行っても良い。Although chlorine-argon type dry etching is used as the mesa structure forming method in the above-mentioned embodiment, the mesa structure may be formed by another method.
【００２１】また、前記実施例では、VI族ドーパントと
してＳeを用いたが、Ｓ,Ｔeを用いても可能なことは、
容易に類推できる。In addition, although Se is used as the group VI dopant in the above-mentioned embodiment, the use of S and Te is also possible.
It can be easily analogized.
【００２２】以上、本発明を実施例に基づき具体的に説
明したが、本発明は、前記実施例に限定されることな
く、その要旨を逸脱しない範囲において種々変更し得る
ことはいうまでもない。Although the present invention has been specifically described based on the embodiments, it is needless to say that the present invention is not limited to the above embodiments and various modifications can be made without departing from the scope of the invention. .
【００２３】[0023]
【発明の効果】以上、説明したように、本発明によれ
ば、埋込み成長時にVI族のドーパントを用いた高濃度の
ｎ形ＩnＰを使用することにより、半導体レーザ素子表
面の平坦性を向上させることができるので、素子形成後
のプロセス、例えば、電極分離などが容易に行うことが
できる。また、使用するメサ構造は、庇を形成する等の
制限がなくドライエッチングのみで形成することができ
るので、レーザ特性の均一性，制御性を向上することが
でき、さらに、レーザ製作の歩留まりを向上することが
できる。As described above, according to the present invention, the flatness of the surface of the semiconductor laser device is improved by using the high concentration n-type InP using the group VI dopant during the buried growth. Therefore, the process after element formation, for example, electrode separation can be easily performed. Further, since the mesa structure to be used can be formed only by dry etching without limitation such as forming an eaves, the uniformity and controllability of laser characteristics can be improved, and the yield of laser manufacturing can be improved. Can be improved.
【図１】 本発明の半導体レーザの製造方法の実施例１
を説明するための製造工程における各部の断面図、FIG. 1 is a first embodiment of a method for manufacturing a semiconductor laser according to the present invention.
Sectional views of each part in the manufacturing process for explaining
【図２】 本発明の半導体レーザの製造方法の実施例１
を説明するための製造工程における各部の断面図、FIG. 2 is a first embodiment of a method for manufacturing a semiconductor laser according to the present invention.
Sectional views of each part in the manufacturing process for explaining
【図３】 本発明の半導体レーザの製造方法の実施例１
を説明するための製造工程における各部の断面図、FIG. 3 is a first embodiment of a method for manufacturing a semiconductor laser according to the present invention.
Sectional views of each part in the manufacturing process for explaining
【図４】 本発明の半導体レーザの製造方法の実施例１
を説明するための製造工程における各部の断面図、FIG. 4 is a first embodiment of a method for manufacturing a semiconductor laser according to the present invention.
Sectional views of each part in the manufacturing process for explaining
【図５】 本発明の半導体レーザの製造方法の実施例２
を説明するための製造工程における各部の断面図、FIG. 5 is a second embodiment of the method for manufacturing a semiconductor laser of the present invention.
Sectional views of each part in the manufacturing process for explaining
【図６】 本発明の半導体レーザの製造方法の実施例２
を説明するための製造工程における各部の断面図、FIG. 6 is a second embodiment of the method for manufacturing a semiconductor laser of the present invention.
Sectional views of each part in the manufacturing process for explaining
【図７】 本発明の半導体レーザの製造方法の実施例２
を説明するための製造工程における各部の断面図、FIG. 7 is a second embodiment of the method for manufacturing a semiconductor laser of the present invention.
Sectional views of each part in the manufacturing process for explaining
【図８】 従来の半導体レーザの製造方法の問題点を説
明するための断面図、FIG. 8 is a cross-sectional view for explaining problems of a conventional method for manufacturing a semiconductor laser,
【図９】 従来の半導体レーザの製造方法の問題点を説
明するための断面図。FIG. 9 is a cross-sectional view for explaining problems in the conventional method for manufacturing a semiconductor laser.
１a…ｎ形ＩnＰ基板、１b…Ｓeドープｎ形ＩnＰバッフ
ァ層、２…アンドープＩnＧaＡsＰ活性層、３…ｐ形Ｉn
Ｐクラッド層、４…ＳiＯ2膜、４Ａ…ＳiＯ2ストライプ
マスク、５…ｐ形ＩnＰ電流ブロック層、６…ｎ形ＩnＰ
電流閉じ込め層、７…ｐ形ＩnＰオーバークラッド層、
８…ｐ形ＩnＧaＡsＰキャップ層。1a ... n-type InP substrate, 1b ... Se-doped n-type InP buffer layer, 2 ... undoped InGaAsP active layer, 3 ... p-type In
P clad layer, 4 ... SiO 2 film, 4A ... SiO 2 stripe mask, 5 ... p-type InP current blocking layer, 6 ... n-type InP
Current confinement layer, 7 ... p-type InP overclad layer,
8 ... p-type InGaAsP cap layer.
Claims (2)
にｎ形ＩｎＰバッファ層が形成されている基板上に、活
性層とｐ形ＩｎＰクラッド層を堆積する工程と、該基板
表面をストライプ状にマスクし、前記クラッド層，活性
層，バッファ層または当該半導体基板を選択的にエッチ
ングしてメサ構造を形成する工程と、該メサ構造上面の
マスクを用いてメサ構造以外の領域をｐ形ＩｎＰ電流ブ
ロック層及びVI族ドーパントを用いたｎ形ＩｎＰ電流閉
じ込め層で埋込み、電流狭窄及び光閉じ込め層を形成す
る工程と、メサ構造上面のマスクを除去し、該基板全面
にｐ形ＩｎＰクラッド層とｐ形キャップ層を堆積する工
程を備えたことを特徴とする半導体レーザの製造方法。1. A step of depositing an active layer and a p-type InP clad layer on an n-type InP semiconductor substrate or a substrate on which an n-type InP buffer layer is formed, and a stripe-shaped surface of the substrate. Mask, and selectively etch the cladding layer, the active layer, the buffer layer, or the semiconductor substrate to form a mesa structure, and using a mask on the upper surface of the mesa structure, a region other than the mesa structure is formed into p-type InP. A step of burying the current blocking layer and an n-type InP current confinement layer using a group VI dopant to form a current confinement and optical confinement layer, removing the mask on the upper surface of the mesa structure, and forming a p-type InP clad layer on the entire surface of the substrate. A method of manufacturing a semiconductor laser, comprising a step of depositing a p-type cap layer.
にｎ形ＩｎＰバッファ層が形成されている基板上に、活
性層，ｐ形ＩｎＰクラッド層，ｐ形キャップ層を堆積す
る工程と、該基板表面をストライプ状にマスクし、前記
キャップ層，クラッド層，活性層，バッファ層または当
該半導体基板を選択的にエッチングしてメサ構造を形成
する工程と、該メサ構造上面のマスクを用いてメサ構造
以外の領域をｐ形ＩｎＰ電流ブロック層及びVI族ドーパ
ントを用いたｎ形ＩｎＰ電流閉じ込め層で埋込み、電流
狭窄及び光閉じ込め層を形成する工程を備えたことを特
徴とする半導体レーザの製造方法。2. A step of depositing an active layer, a p-type InP clad layer, and a p-type cap layer on an n-type InP semiconductor substrate or a substrate on which an n-type InP buffer layer is formed, Forming a mesa structure by selectively etching the cap layer, the clad layer, the active layer, the buffer layer or the semiconductor substrate on the substrate surface in a stripe pattern; and using the mask on the upper surface of the mesa structure. A method of manufacturing a semiconductor laser, comprising a step of burying a region other than the structure with a p-type InP current blocking layer and an n-type InP current confinement layer using a group VI dopant to form a current confinement and optical confinement layer. .
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03172059A JP3132054B2 (en) | 1991-07-12 | 1991-07-12 | Method of manufacturing buried semiconductor laser |
| US07/909,953 US5260230A (en) | 1991-07-12 | 1992-07-07 | Method of manufacturing buried heterostructure semiconductor laser |
| US08/133,507 US5470785A (en) | 1991-07-12 | 1993-10-07 | Method of manufacturing buried heterostructure semiconductor laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03172059A JP3132054B2 (en) | 1991-07-12 | 1991-07-12 | Method of manufacturing buried semiconductor laser |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521891A true JPH0521891A (en) | 1993-01-29 |
| JP3132054B2 JP3132054B2 (en) | 2001-02-05 |
Family
ID=15934776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03172059A Expired - Lifetime JP3132054B2 (en) | 1991-07-12 | 1991-07-12 | Method of manufacturing buried semiconductor laser |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3132054B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701993B2 (en) | 2004-05-26 | 2010-04-20 | Nippon Telegraph And Telephone Corporation | Semiconductor optical device and a method of fabricating the same |
-
1991
- 1991-07-12 JP JP03172059A patent/JP3132054B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701993B2 (en) | 2004-05-26 | 2010-04-20 | Nippon Telegraph And Telephone Corporation | Semiconductor optical device and a method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3132054B2 (en) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5585309A (en) | Method of making semiconductor laser | |
| JP2827326B2 (en) | Manufacturing method of semiconductor laser | |
| US5260230A (en) | Method of manufacturing buried heterostructure semiconductor laser | |
| JPH07221392A (en) | Quantum thin wire and its manufacture, quantum thin wire laser and its manufacture, manufacture of diffraction grating, and distributed feedback semiconductor laser | |
| JP5027647B2 (en) | Embedded heterostructure devices fabricated by single step MOCVD | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JP3047049B2 (en) | Method of manufacturing buried semiconductor laser | |
| JP3256769B2 (en) | Manufacturing method of buried semiconductor laser | |
| JP3132054B2 (en) | Method of manufacturing buried semiconductor laser | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JPH077232A (en) | Optical semiconductor device | |
| JP3249987B2 (en) | Manufacturing method of buried semiconductor laser | |
| JPH0824208B2 (en) | Manufacturing method of semiconductor laser | |
| KR20010056977A (en) | Fabrication method of self aligned planar buried heterostructure semiconductor laser | |
| JPS6361793B2 (en) | ||
| JPH06283816A (en) | Semiconductor laser of embedded structure and fabrication thereof | |
| JP3522151B2 (en) | Method for manufacturing compound semiconductor laser | |
| JPH09148670A (en) | Semiconductor laser and its manufacture | |
| JPH01215087A (en) | Semiconductor light emitting device | |
| JPH04133315A (en) | Manufacture of semiconductor device | |
| JPH1168234A (en) | Manufacture of semiconductor device | |
| JPH06188507A (en) | Quantum fine line semiconductor laser and fabrication thereof | |
| JPH0983060A (en) | Fabrication of semiconductor laser | |
| JPH0555696A (en) | Manufacture of semiconductor laser | |
| JPH10190144A (en) | Buried ridge type semiconductor laser and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20071124 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20091124 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20101124 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20111124 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |