JPH0555696A - Manufacture of semiconductor laser - Google Patents

Manufacture of semiconductor laser

Info

Publication number
JPH0555696A
JPH0555696A JP21769291A JP21769291A JPH0555696A JP H0555696 A JPH0555696 A JP H0555696A JP 21769291 A JP21769291 A JP 21769291A JP 21769291 A JP21769291 A JP 21769291A JP H0555696 A JPH0555696 A JP H0555696A
Authority
JP
Japan
Prior art keywords
mesa
layer
buried layer
buried
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP21769291A
Other languages
Japanese (ja)
Inventor
Kazuyuki Oinuma
一幸 生沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21769291A priority Critical patent/JPH0555696A/en
Publication of JPH0555696A publication Critical patent/JPH0555696A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PURPOSE:To manufacture a semiconductor laser having a buried type stripe structure of small leak current, by thickly forming a second buried layer for blocking a current, in the vicinity of a mesa. CONSTITUTION:After a second buried layer 9 for blocking a current is thickly deposited covering a mesa 6, a mesa top 7 is exposed by melt-back. At the time of melt-back of the second buried layer the upper end of the first buried layer 8 on a mesa wall surface is etched together with the surface of the mesa 6. Since the first buried layer 8 surface is formed so as to form a small angle with respect to the mesa wall surface 14, the interval between the second buried layer 9 for blocking a current and the mesa is not so changed when the upper end of the first buried layer 8 is etched. Hence the first buried layer 8 on the mesa wall 14 which layer 8 determines the interval between the second buried layer 9 and the mesa 6 can be thinly and stably formed, so that a structure in which the second buried layer 9 and the mesa 6 are arranged via a small gap can be easily manufactured.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はリーク電流が少なく閾電
流の低い埋込み型ストライプ構造を有する半導体レーザ
の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor laser having a buried stripe structure having a small leak current and a low threshold current.

【0002】大規模,高速な光通信システム,情報機器
の発達に伴い,その光源に用いられる半導体レーザに対
して高い発光強度と高速の変調特性とが要求されてい
る。このため,リーク電流を少なくして閾電流を低減す
ることにより,半導体レーザの変換効率を高めることが
必要である。
With the development of large-scale, high-speed optical communication systems and information equipment, semiconductor lasers used as light sources thereof are required to have high emission intensity and high-speed modulation characteristics. Therefore, it is necessary to increase the conversion efficiency of the semiconductor laser by reducing the leak current and the threshold current.

【0003】[0003]

【従来の技術】埋込み型ストライプ構造を有する半導体
レーザの従来の製造方法を説明する。図3は従来の実施
例工程図であり,半導体レーザのストライプに垂直な断
面を表している。
2. Description of the Related Art A conventional method for manufacturing a semiconductor laser having a buried stripe structure will be described. FIG. 3 is a process chart of a conventional example, showing a cross section perpendicular to the stripe of the semiconductor laser.

【0004】先ず,n型InPからなる半導体基板1上
に,n型InPからなる第一クラッド層2,InGaA
sPからなる活性層3,及びp型InPからなる第二ク
ラッド層を液相エピタキシャル成長法(以下LPE法と
いう。)により順次成長する。
First, on a semiconductor substrate 1 made of n-type InP, a first cladding layer 2 made of n-type InP 2 and InGaA are formed.
The active layer 3 made of sP and the second cladding layer made of p-type InP are sequentially grown by a liquid phase epitaxial growth method (hereinafter referred to as LPE method).

【0005】次いで,図3(a)を参照して,メサ頂上
7にストライプ状の酸化膜(SiO 2 膜)を設け,これ
をマスクとする臭素系のエッチャントを用いて第一埋込
み層の途中の深さまでメサエッチングして,ストライプ
状のメサ6を形成する。
Next, referring to FIG. 3A, the top of the mesa
7 is a striped oxide film (SiO 2Membrane) is provided and this
First embedding using bromine-based etchant with mask
Striped by mesa etching to a depth in the middle of the layer
The mesa 6 is formed.

【0006】次いで,酸化膜を除去し,LPE法によ
り,p型InPからなる第一埋込み層8をメサ6を埋め
込み堆積した後,n型InPからなる第二埋込み層9を
メサ頂上7には堆積させずにメサ6を埋め込み堆積す
る。
Then, the oxide film is removed, and a first buried layer 8 made of p-type InP is buried and deposited by the LPE method, and then a second buried layer 9 made of n-type InP is formed on the top 7 of the mesa. The mesas 6 are buried and deposited without being deposited.

【0007】次いで,p型InPからなる第三埋込み層
12をメサ6側面を埋込み堆積した後,図3(b)を参
照して,p型InPからなる第三クラッド層10及びコ
ンタクト層11をLPE法を用いて堆積する。
Next, a third buried layer 12 made of p-type InP is buried and deposited on the side surface of the mesa 6, and then a third cladding layer 10 made of p-type InP and a contact layer 11 are formed with reference to FIG. Deposit using the LPE method.

【0008】その後電極を設け共振器を形成して半導体
レーザを完成する。本実施例の製造方法においては,第
二埋込み層9がメサ頂上7上に堆積することを防止しな
ければならない。
After that, electrodes are provided to form a resonator to complete a semiconductor laser. In the manufacturing method of this embodiment, it is necessary to prevent the second buried layer 9 from being deposited on the top 7 of the mesa.

【0009】このため,第二埋込み層9をLPE法で堆
積する際,溶液の過冷却度を小さくする必要がある。し
かし,これでは第二埋込み層9を厚く成長することがで
きず,メサ6以外の平坦な領域において電流を阻止する
ための第二埋込み層9を十分に厚く堆積することができ
ないのである。
Therefore, when the second burying layer 9 is deposited by the LPE method, it is necessary to reduce the degree of supercooling of the solution. However, in this case, the second buried layer 9 cannot be grown thick, and the second buried layer 9 for blocking the current cannot be deposited sufficiently thick in a flat region other than the mesa 6.

【0010】その結果,第二埋込み層9をベースとし第
一及び第三埋込み層8,12からなるpnpトランジス
タの電流利得が大きくなり,メサ6に較べて広い面積を
有するメサ以外の平坦な領域に大きなリーク電流が流れ
る。
As a result, the current gain of the pnp transistor, which is composed of the first and third buried layers 8 and 12 on the basis of the second buried layer 9, becomes large, and the flat region other than the mesa has a larger area than the mesa 6. A large leak current flows through.

【0011】上述した,第二埋込み層9を厚く堆積でき
ないためにリーク電流が大きくなるという不都合を回避
するために,メルトバックを利用する以下の方法が考案
された。
In order to avoid the above-mentioned inconvenience that the second buried layer 9 cannot be deposited thickly and the leak current becomes large, the following method utilizing meltback has been devised.

【0012】図4は従来の他の実施例工程図であり,半
導体レーザのストライプに垂直な断面を表している。先
ず,図4(a)を参照して,従来の実施例と同様にし
て,半導体基板1上に第一クラッド層2,活性層3,第
二クラッド層4からなるストライプ状のメサ6を酸化膜
のマスク5を用いたメサエッチングにより形成する。
FIG. 4 is a process chart of another conventional example, showing a cross section perpendicular to the stripe of the semiconductor laser. First, referring to FIG. 4A, the stripe-shaped mesa 6 including the first cladding layer 2, the active layer 3 and the second cladding layer 4 is oxidized on the semiconductor substrate 1 in the same manner as in the conventional example. It is formed by mesa etching using the film mask 5.

【0013】次いで,図4(b)を参照して,第一埋込
み層8を堆積したのち,第二埋込み層9をメサ頂上7を
覆い,かつ厚く堆積する。次いで,図4(c)を参照し
て,第二埋込み層9を,メサ頂上7上に堆積した第二埋
込み層が除去されるまでメルトバックする。
Next, referring to FIG. 4B, after the first burying layer 8 is deposited, the second burying layer 9 is deposited thickly over the top 7 of the mesa. Next, referring to FIG. 4C, the second burying layer 9 is melted back until the second burying layer deposited on the mesa top 7 is removed.

【0014】次いで,図4(d)を参照して,第三クラ
ッド層10及びコンタクト層11を堆積して半導体レー
ザの埋込み構造を完成する。図1は本発明の原理説明図
であり,図1(a)は従来の他の実施例におけるメサの
コーナ部詳細を表す断面図である。
Next, referring to FIG. 4D, the third cladding layer 10 and the contact layer 11 are deposited to complete the buried structure of the semiconductor laser. FIG. 1 is a diagram for explaining the principle of the present invention, and FIG. 1 (a) is a sectional view showing details of a corner portion of a mesa in another conventional example.

【0015】上述の従来の他の実施例では,メサ頂上7
上に堆積した第二埋込み層が除去されるまで第二埋込み
層9をメルトバックする必要がある。このとき,図1
(a)を参照して,メサ頂上7の表面及び第一埋込み層
8の一部が同時にエッチングされた形状でエッチングの
表出面13が形成される。
In the other conventional embodiment described above, the mesa top 7
It is necessary to melt back the second buried layer 9 until the second buried layer deposited on it is removed. At this time,
Referring to (a), the exposed surface 13 is formed in such a shape that the surface of the mesa top 7 and a part of the first embedded layer 8 are simultaneously etched.

【0016】従って,メサ6と第二埋込み層との距離
は,メサ頂上7のコーナ近くのメサ壁面14に堆積した
第一埋込み層8の厚さで決定される。しかし,従来の方
法では,第一埋込み層8はメサ頂上には堆積させず,他
の部分には十分な厚さに堆積することが望ましい。
Therefore, the distance between the mesa 6 and the second buried layer is determined by the thickness of the first buried layer 8 deposited on the mesa wall surface 14 near the corner of the top 7 of the mesa. However, in the conventional method, it is desirable that the first burying layer 8 is not deposited on the top of the mesa, but is deposited on other portions with a sufficient thickness.

【0017】これを実現するために,過冷却度の小さい
溶液からの液相エピタキシャル成長が用いられる。この
結果,第一埋込み層8のメサ頂上7への成長は極めて遅
く,第一埋込み層8はメサ頂上7と略同一の高さでメサ
壁面14の方向に成長するのである。
To achieve this, liquid phase epitaxial growth from a solution with a low degree of supercooling is used. As a result, the growth of the first buried layer 8 on the mesa top 7 is extremely slow, and the first buried layer 8 grows in the direction of the mesa wall surface 14 at substantially the same height as the mesa top 7.

【0018】従って,従来の方法では,第一埋込み層8
の厚さをメサ以外の平坦な領域上での厚さと無関係にメ
サ側壁上でのみ薄くすることはできない。このため,メ
サ側壁上で第一埋込み層8の厚さを薄くすることができ
ず,図4(a)に示すメサ6と第二埋込み層との間隙を
狭くすることができないのである。
Therefore, according to the conventional method, the first buried layer 8
Cannot be thinned only on the mesa sidewalls regardless of the thickness on flat areas other than the mesas. Therefore, the thickness of the first buried layer 8 cannot be reduced on the side wall of the mesa, and the gap between the mesa 6 and the second buried layer shown in FIG. 4A cannot be narrowed.

【0019】この結果,この間隙を流れるリーク電流の
増大を招来することとなる。
As a result, the leakage current flowing through this gap is increased.

【0020】[0020]

【発明が解決しようとする課題】上述の様に従来の方法
では,第二埋込み層を厚く堆積することができない。ま
た,エッチバックを用いて第二埋込み層を厚く堆積する
方法では,メサ側壁の第一埋込み層を薄くすることがで
きず,メサと第二埋込み層との間隙を狭くすることがで
きない。このため,リーク電流が増加するという問題が
あった。
As described above, the second buried layer cannot be thickly deposited by the conventional method. Further, in the method of thickly depositing the second buried layer by using etch back, the first buried layer on the side wall of the mesa cannot be thinned, and the gap between the mesa and the second buried layer cannot be narrowed. Therefore, there is a problem that the leak current increases.

【0021】本発明は,電流を阻止する第二埋込み層を
厚く,かつメサに近接して形成することにより,リーク
電流の少ない埋込み型ストライプ構造を有する半導体レ
ーザの製造方法を提供することを目的とする。
It is an object of the present invention to provide a method for manufacturing a semiconductor laser having a buried stripe structure with a small leak current by forming a thick second buried layer for blocking a current and close to a mesa. And

【0022】[0022]

【課題を解決するための手段】図2は本発明の実施例工
程図であり,半導体レーザのストライプに垂直な断面を
表している。
FIG. 2 is a process chart of an embodiment of the present invention, showing a cross section perpendicular to the stripe of a semiconductor laser.

【0023】上記課題を解決するために,図2を参照し
て,本発明の構成は,埋込み型ストライプ構造を有する
半導体レーザの製造方法において,半導体基板1上に第
1導電型の第一クラッド層2,活性層3及び第2導電型
の第二クラッド層4を順次堆積する工程と,該第一クラ
ッド層2,該活性層3及び該第二クラッド層4をストラ
イプ状のマスク5を用いたエッチングにより該マスク5
以外の領域を該第一クラッド層2の途中の深さ迄除去し
てストライプ状のメサ6を形成する工程と,次いで,第
2導電型の第一埋込み層8を該メサ6を覆い該基板1上
に堆積する工程と,次いで,該第一埋込み層8をメルト
バックして該メサの頂上7に該第二クラッド層4を表出
する工程と,次いで,第1導電型の第二埋込み層9を該
メサの頂上7及び該第一埋込み層8を覆い該基板1上に
堆積する工程と,次いで,該第二埋込み層9をメルトバ
ックして該メサの頂上7に該第二クラッド層4を表出す
る工程と,次いで,第2導電型の第三クラッド層10を
該メサの頂上7を覆い該基板1上に堆積する工程とを有
することを特徴とする半導体レーザの製造方法。
In order to solve the above problems, referring to FIG. 2, the structure of the present invention is a method of manufacturing a semiconductor laser having a buried stripe structure, in which a first conductivity type first clad is formed on a semiconductor substrate 1. A step of sequentially depositing the layer 2, the active layer 3 and the second conductivity type second clad layer 4, and using the striped mask 5 for the first clad layer 2, the active layer 3 and the second clad layer 4. The mask 5 by the etching
A step of removing the region other than to a depth in the middle of the first cladding layer 2 to form a stripe-shaped mesa 6, and then covering the mesa 6 with a second conductive type first buried layer 8 and the substrate. 1 and then melting the first buried layer 8 to expose the second cladding layer 4 on the top 7 of the mesa, and then the second buried layer of the first conductivity type. Depositing a layer 9 on top of the mesa 7 and the first buried layer 8 on the substrate 1, and then melt back the second buried layer 9 onto the top 7 of the mesa to the second cladding. A method of manufacturing a semiconductor laser, comprising a step of exposing the layer 4 and then a step of depositing a second cladding layer 10 of the second conductivity type on the substrate 1 so as to cover the top 7 of the mesa. ..

【0024】[0024]

【作用】本発明では,図2(b)を参照して,第一埋込
み層8をメサ頂上7を覆い堆積した後,図2(c)を参
照して,第一埋込み層をメルトバックして,メサ6の最
上層である第二クラッド層4の一部を除去するととも
に,メサ6の外側にある第一埋込み層をメサエッチング
している。
In the present invention, referring to FIG. 2 (b), the first embedding layer 8 is deposited to cover the tops 7 of the mesas, and then, referring to FIG. 2 (c), the first embedding layer is melted back. Then, a part of the second clad layer 4 which is the uppermost layer of the mesa 6 is removed, and the first buried layer outside the mesa 6 is mesa-etched.

【0025】かかるメルトバックのエッチング速度は,
メサ6では遅く,メサの側壁及びメサ以外の平坦な領域
上の第一埋込み層8では速い。このため表出面13は,
エッチング速度の遅いメサ頂上7ではエッチング量は僅
少で基板1表面と平行な面になり,他方メサ6の外部壁
面に堆積した速くエッチングされる第一埋込み層では垂
直に近い角度に形成される。
The etching rate of such meltback is
It is slow in the mesa 6, and fast in the first buried layer 8 on the side wall of the mesa and the flat region other than the mesa. Therefore, the exposed surface 13 is
The amount of etching is small on the top 7 of the mesa having a slow etching rate and becomes a plane parallel to the surface of the substrate 1, while the first buried layer which is fast-etched on the outer wall surface of the mesa 6 is formed at an angle close to vertical.

【0026】従って,本発明におけるメサのコーナ部の
詳細を表す断面図,図1(b)を参照して,メサ壁面1
4上の第一埋込み層8は上記の様に垂直に近くエッチン
グされるから,その厚さは極めて薄いものとなる。
Therefore, referring to FIG. 1 (b), which is a sectional view showing the details of the corner portion of the mesa according to the present invention, the mesa wall surface 1
Since the first buried layer 8 on 4 is almost vertically etched as described above, its thickness is extremely thin.

【0027】しかも,かかるエッチング面の形状は,殆
どエッチング速度の相違により決定され,エッチング時
間には大きくは影響されない。したがって,エッチング
面の形状を常に安定して形成することができるから,エ
ッチバック後のメサ壁面14上の第一埋込み層8の厚さ
を,薄くかつ精密に再現することができるのである。
Moreover, the shape of the etching surface is determined by the difference in the etching rate, and is not significantly affected by the etching time. Therefore, since the shape of the etching surface can be always formed stably, the thickness of the first burying layer 8 on the mesa wall surface 14 after the etching back can be thinly and precisely reproduced.

【0028】次に,本発明の構成では,図2(d)〜
(f)を参照して,電流を阻止する第二埋込み層9を,
前述した従来の他の実施例と同様に,メサ6を覆い厚く
堆積したのちメルトバックによりメサ頂上7を表出して
形成する。
Next, in the configuration of the present invention, FIG.
Referring to (f), the second buried layer 9 for blocking the current,
Similar to the other conventional examples described above, the mesas 6 are covered and deposited thickly, and then the mesa tops 7 are exposed and formed by meltback.

【0029】従って,過冷却度に対する制限はなく,第
二埋込み層を厚く堆積できるのである。この第二埋込み
層9のメルトバックの際に,図1(b)を参照して,メ
サ6の表面と共にメサ壁面14上の第一埋込み層8の上
端がエッチングされる。
Therefore, there is no limitation on the degree of supercooling, and the second buried layer can be deposited thickly. When the second buried layer 9 is melted back, referring to FIG. 1B, the upper end of the first buried layer 8 on the mesa wall surface 14 is etched together with the surface of the mesa 6.

【0030】しかし,本発明では,第一埋込み層8表面
はメサ壁面14と小さな角度をなして形成されているか
ら,その上端がエッチングされても電流を阻止する第二
埋込み層9とメサとの間隙の大きさは余り変わらないの
である。
However, in the present invention, since the surface of the first buried layer 8 is formed at a small angle with the mesa wall surface 14, the second buried layer 9 and the mesa that block the current even if the upper end thereof is etched are formed. The size of the gap is not much changed.

【0031】従って,上述の如く本発明では,第二埋込
み層9とメサ6との間隙を決定するメサ壁面14上の第
一埋込み層8を薄く,かつ安定した形状で形成すること
ができるから,小さな間隙を介して第二埋込み層9とメ
サ6とが配置された構造を容易に製造することができる
のである。
Therefore, as described above, according to the present invention, the first embedding layer 8 on the mesa wall surface 14 which determines the gap between the second embedding layer 9 and the mesa 6 can be formed in a thin and stable shape. The structure in which the second buried layer 9 and the mesa 6 are arranged with a small gap therebetween can be easily manufactured.

【0032】[0032]

【実施例】本発明を実施例を参照して説明する。先ず,
図2(a)を参照して,面方位(100)のn型InP
基板1上に,厚さ2μmのn型InP層からなる第一ク
ラッド層,厚さ0.1〜0.2μmのInGaAsP層
からなる活性層,及び厚さ略0.5μmのp型InP層
からなる第二クラッド層をLPE法により堆積する。
EXAMPLES The present invention will be described with reference to examples. First,
Referring to FIG. 2A, the n-type InP having the plane orientation (100) is formed.
On the substrate 1, a first clad layer composed of an n-type InP layer having a thickness of 2 μm, an active layer composed of an InGaAsP layer having a thickness of 0.1 to 0.2 μm, and a p-type InP layer having a thickness of approximately 0.5 μm. Is deposited by the LPE method.

【0033】次いで,例えば厚さ200〜300nmの
酸化膜を例えばスパッタ又はCVDにより堆積し,フォ
トエッチングしてストライプ状のマスク5を形成する。
次いで,臭素系のエッチャントによるマスク5を用いた
メサエッチングにより,例えば1μm幅のメサ6を形成
するとともに,他の領域を第一クラッド層2の途中まで
例えば深さ1.5μmまで除去する。
Next, an oxide film having a thickness of 200 to 300 nm, for example, is deposited by, for example, sputtering or CVD, and is photoetched to form a stripe-shaped mask 5.
Then, a mesa 6 having a width of, for example, 1 μm is formed by mesa etching using a mask 5 using a bromine-based etchant, and other regions are removed halfway to the first cladding layer 2 to a depth of 1.5 μm, for example.

【0034】次いで,図2(b)を参照して,LPE法
によりp型InP層からなる第一埋込み層8をメサ6を
覆い例えば厚さ0.5μm堆積した後,引続き,図2
(c)を参照して,溶液を飽和していない条件に設定し
て第一埋込み層8をメルトバックし,メサ頂上7を表出
すると同時に,メサ側面の第一埋込み層をエッチングし
てメサ頂上7から略垂直に垂下する表出面13を形成す
る。
Next, referring to FIG. 2B, after the first buried layer 8 made of a p-type InP layer is deposited on the mesa 6 by the LPE method to have a thickness of 0.5 μm, for example, and subsequently, FIG.
Referring to (c), the first buried layer 8 is melted back under the condition that the solution is not saturated to expose the mesa top 7, and at the same time, the first buried layer on the side surface of the mesa is etched to form the mesa. An exposed surface 13 is formed so as to extend substantially vertically from the top 7.

【0035】次いで,図2(d)を参照して,LPE法
によりn型InP層からなる第二埋込み層9をメサ6を
覆い例えば0.5μm堆積した後,引続き,図2(e)
を参照して,上記第一埋込み層8と同様に第二埋込み層
8をメルトバックしメサ頂上7を表出する。
Next, referring to FIG. 2D, a second buried layer 9 made of an n-type InP layer is deposited by, for example, 0.5 μm on the mesa 6 by the LPE method, and then, FIG.
As in the case of the first embedding layer 8, the second embedding layer 8 is melted back and the mesa top 7 is exposed.

【0036】次いで,図2(f)を参照して,例えば厚
さ0.5μmのp型InP層からなる第三クラッド層1
0を堆積し,さらに例えば厚さ0.2μmのp型InG
aAsP層からなるコンタクト層11を堆積する。
Next, referring to FIG. 2F, for example, the third cladding layer 1 made of a p-type InP layer having a thickness of 0.5 μm.
0 is deposited and, for example, p-type InG having a thickness of 0.2 μm is deposited.
A contact layer 11 made of an aAsP layer is deposited.

【0037】次いで,電極,及び共振器を通常の工程を
経て形成し,埋込み型ストライプ構造を有する半導体レ
ーザを製造する。
Next, the electrodes and the resonator are formed through a normal process to manufacture a semiconductor laser having a buried stripe structure.

【0038】[0038]

【発明の効果】本発明によれば,電流を阻止する第二埋
込み層を厚く堆積することができ,かつ活性層を含むメ
サに近接して第二埋込み層を設けることができるから,
リーク電流の少ない埋込み型ストライプ構造を有する半
導体レーザの製造方法を提供することができ,光通信シ
ステム,情報機器の性能向上に寄与するところが大き
い。
According to the present invention, the second buried layer for blocking current can be deposited thickly, and the second buried layer can be provided close to the mesa including the active layer.
It is possible to provide a method for manufacturing a semiconductor laser having a buried stripe structure with a small leakage current, and it is a great contribution to improving the performance of optical communication systems and information equipment.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の原理説明図FIG. 1 is an explanatory view of the principle of the present invention.

【図2】 本発明の実施例工程図FIG. 2 is a process chart of an embodiment of the present invention

【図3】 従来の実施例工程図FIG. 3 is a process chart of a conventional example

【図4】 従来の他の実施例工程図FIG. 4 is a process chart of another conventional example

【符号の説明】[Explanation of symbols]

1 基板 2 第一クラッド層 3 活性層 4 第二クラッド層 5 マスク 6 メサ 7 メサ頂上 8 第一埋込み層 9 第二埋込み層 10 第三クラッド層 11 コンタクト層 12 第三埋込み層 13 表出面 14 メサ壁面 1 Substrate 2 First Cladding Layer 3 Active Layer 4 Second Cladding Layer 5 Mask 6 Mesa 7 Mesa Top 8 First Buried Layer 9 Second Buried Layer 10 Third Cladding Layer 11 Contact Layer 12 Third Buried Layer 13 Exposed Surface 14 Mesa Wall

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 埋込み型ストライプ構造を有する半導体
レーザの製造方法において, 半導体基板(1)上に第1導電型の第一クラッド層
(2),活性層(3)及び第2導電型の第二クラッド層
(4)を順次堆積する工程と, 該第一クラッド層(2),該活性層(3)及び該第二ク
ラッド層(4)をストライプ状のマスク(5)を用いた
エッチングにより該マスク(5)以外の領域を該第一ク
ラッド層(2)の途中の深さ迄除去してストライプ状の
メサ(6)を形成する工程と, 次いで,第2導電型の第一埋込み層(8)を該メサ
(6)を覆い該基板(1)上に堆積する工程と, 次いで,該第一埋込み層(8)をメルトバックして該メ
サの頂上(7)に該第二クラッド層(4)を表出する工
程と, 次いで,第1導電型の第二埋込み層(9)を該メサの頂
上(7)及び該第一埋込み層(8)を覆い該基板(1)
上に堆積する工程と, 次いで,該第二埋込み層(9)をメルトバックして該メ
サの頂上(7)に該第二クラッド層(4)を表出する工
程と, 次いで,第2導電型の第三クラッド層(10)を該メサ
の頂上(7)を覆い該基板(1)上に堆積する工程とを
有することを特徴とする半導体レーザの製造方法。
1. A method of manufacturing a semiconductor laser having a buried stripe structure, comprising: a first clad layer (2) of a first conductivity type, an active layer (3) and a second clad layer of a second conductivity type on a semiconductor substrate (1). A step of sequentially depositing two clad layers (4), and etching the first clad layer (2), the active layer (3) and the second clad layer (4) using a stripe mask (5). A step of removing a region other than the mask (5) to an intermediate depth of the first cladding layer (2) to form a stripe-shaped mesa (6); and then, a second buried type first buried layer Depositing (8) on the substrate (1) to cover the mesa (6), and then melt back the first buried layer (8) to the second cladding on the top (7) of the mesa. A step of exposing the layer (4), and then a second buried layer (9) of the first conductivity type. Top of the mesa (7) and said first buried layer substrate covers (8) (1)
A step of depositing the second clad layer (4) on the top (7) of the mesa by melting back the second buried layer (9), and then a second conductivity. A third cladding layer (10) of a mold covering the top (7) of the mesa and depositing on the substrate (1).
JP21769291A 1991-08-29 1991-08-29 Manufacture of semiconductor laser Withdrawn JPH0555696A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21769291A JPH0555696A (en) 1991-08-29 1991-08-29 Manufacture of semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21769291A JPH0555696A (en) 1991-08-29 1991-08-29 Manufacture of semiconductor laser

Publications (1)

Publication Number Publication Date
JPH0555696A true JPH0555696A (en) 1993-03-05

Family

ID=16708230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21769291A Withdrawn JPH0555696A (en) 1991-08-29 1991-08-29 Manufacture of semiconductor laser

Country Status (1)

Country Link
JP (1) JPH0555696A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9972973B2 (en) 2016-01-14 2018-05-15 Sumitomo Electric Device Innovations, Inc. Process of forming semiconductor optical device and semiconductor optical device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9972973B2 (en) 2016-01-14 2018-05-15 Sumitomo Electric Device Innovations, Inc. Process of forming semiconductor optical device and semiconductor optical device

Similar Documents

Publication Publication Date Title
JP2827326B2 (en) Manufacturing method of semiconductor laser
JPH0918079A (en) Semiconductor device and manufacture thereof
US5665612A (en) Method for fabricating a planar buried heterostructure laser diode
US5518954A (en) Method for fabricating a semiconductor laser
JPH059951B2 (en)
JPH0555696A (en) Manufacture of semiconductor laser
JP2990837B2 (en) Semiconductor laser
JP3047049B2 (en) Method of manufacturing buried semiconductor laser
JP4164248B2 (en) Semiconductor element, manufacturing method thereof, and semiconductor optical device
JP7359333B1 (en) Optical semiconductor device and its manufacturing method
KR100320172B1 (en) Semiconductor laser diode and its manufacturing method
JPS5884483A (en) Buried hetero-structure semiconductor laser
JPH10117038A (en) Manufacture of optical semiconductor device
JP2892122B2 (en) Manufacturing method of semiconductor laser
JP2525617B2 (en) Method for manufacturing semiconductor laser
JP3132054B2 (en) Method of manufacturing buried semiconductor laser
JPH09181388A (en) Mask for forming buried layer of buried-type semiconductor laser and manufacture of buried-type semiconductor laser
JPS6318874B2 (en)
JPH05226774A (en) Semiconductor laser element and its production
JPH07297497A (en) Semiconductor laser and its manufacturing method
JPS6132587A (en) Semiconductor laser and manufacture thereof
JPS61187287A (en) Semiconductor light-emitting device
JP2547459B2 (en) Semiconductor laser device and manufacturing method thereof
JPH0740623B2 (en) Semiconductor laser manufacturing method
JPH0697603A (en) Semiconductor laser and its manufacture

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981112