JPH10190144A - Buried ridge type semiconductor laser and its manufacture - Google Patents

Buried ridge type semiconductor laser and its manufacture

Info

Publication number
JPH10190144A
JPH10190144A JP34367596A JP34367596A JPH10190144A JP H10190144 A JPH10190144 A JP H10190144A JP 34367596 A JP34367596 A JP 34367596A JP 34367596 A JP34367596 A JP 34367596A JP H10190144 A JPH10190144 A JP H10190144A
Authority
JP
Japan
Prior art keywords
layer
conductivity type
semiconductor laser
type
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34367596A
Other languages
Japanese (ja)
Inventor
Ryuji Kobayashi
隆二 小林
Kentaro Tada
健太郎 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP34367596A priority Critical patent/JPH10190144A/en
Publication of JPH10190144A publication Critical patent/JPH10190144A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To manufacture a buried ridge type semiconductor laser which uses a semiconductor thin film containing Al as a buried layer at a high yield. SOLUTION: At the time of forming a ridge by utilizing the etching rate difference between a clad layer 104 of a second conductivity and an intermediate layer 105 of the second conductivity which occurs when the semiconductor materials or compositions of the layers 104 and 105 are made different from each other, the hood of the intermediate layer 105 is formed. A buried layer 106 containing Al can be prevented from being etched in a process for removing an oxide film mask by using HF or BHF by forming an area where the buried layer 106 does not grow due to the shadow effect of the hood of the layer 105 at the time of growing the buried layer 106. Therefore, the deterioration of the characteristics and yield of a buried ridge type semiconductor laser resulting from the coming-off of the buried layer 106 can be prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、埋め込みリッジ型
半導体レーザおよびその製造方法に関し、特にAlを含
む半導体薄膜を埋め込み層とするリッジ型半導体レーザ
およびその製造方法に関する。
The present invention relates to a buried ridge type semiconductor laser and a method of manufacturing the same, and more particularly to a ridge type semiconductor laser having a semiconductor thin film containing Al as a buried layer and a method of manufacturing the same.

【0002】[0002]

【従来の技術】半導体レーザの大部分の応用分野では、
横モードが単一モードでかつ単峰性であることが望まし
い。そのために、図15に示すように、埋め込みリッジ
構造によって横モードを安定化させる構造が開示されて
いる。図15は、エレクトロニクス・レターズ(198
7年、第23巻、938頁−939頁)に報告されてい
るAlGaInP系赤色半導体レーザの横方向断面図で
あって、リッジをGaAs512で埋め込むことによっ
て活性層505近傍に屈折率差をつけて横モードを閉じ
込めている。
BACKGROUND OF THE INVENTION In most applications of semiconductor lasers,
It is desirable that the transverse mode is a single mode and unimodal. To this end, as shown in FIG. 15, a structure in which a lateral mode is stabilized by a buried ridge structure is disclosed. FIG. 15 is an illustration of Electronics Letters (198
FIG. 7 is a lateral cross-sectional view of an AlGaInP-based red semiconductor laser reported in Vol. 23, pp. 938-939, in which a ridge is buried with GaAs 512 to provide a refractive index difference near the active layer 505. Locks landscape mode.

【0003】上述の図15に示すAlGaInP系赤色
半導体レーザは630〜690nmに発振波長を有し、
バーコードリーダーやレーザポインター用光源として実
用化されている。さらに現在は、高密度光ディスク用光
源として実用化が進んでいる。
[0005] The AlGaInP red semiconductor laser shown in FIG. 15 has an oscillation wavelength of 630 to 690 nm.
It has been put to practical use as a light source for barcode readers and laser pointers. Further, at present, the light source for high-density optical disks is being put to practical use.

【0004】上述の図15に示す埋め込みリッジ構造の
半導体レーザを作るには、3回のエピタキシャル成長が
必要で、まず第1回目の成長で垂直方向の構造を作った
後、ストライプ状の酸化シリコンマスクを用いてリッジ
を形成し、次に第2回目の成長でリッジを埋め込むよう
にGaAs512を選択埋め込み成長させる。そして酸
化シリコンマスク除去後、第3回目の成長でGaAs5
13を成長させて形成することができる。
In order to manufacture the semiconductor laser having the buried ridge structure shown in FIG. 15, three epitaxial growths are required. First, a vertical structure is formed in the first growth, and then a stripe-shaped silicon oxide mask is formed. Is formed, and then GaAs 512 is selectively buried and grown so as to bury the ridge in the second growth. Then, after removing the silicon oxide mask, GaAs 5
13 can be formed by growing.

【0005】図16(a)〜(e)に製造工程を示す。
(1)n型GaAs基板501上にn型GaAsバッフ
ァ層502を成長させ、(2)その上にn型AlGaI
nPクラッド層503を成長させ、(3)その上にGa
InP活性層505を成長させ、(4)その上に内側の
p型AlGaInPクラッド層506を成長させ、
(5)その上にエッチング停止層507を成長させ、
(6)その上に外側のp型AlGaInPクラッド層5
06を成長させ、(7)さらにP型GaAsキャップ層
510を成長させて、ダブルヘテロ(DH)構造基板を
形成する(図16(a))。
FIGS. 16A to 16E show a manufacturing process.
(1) An n-type GaAs buffer layer 502 is grown on an n-type GaAs substrate 501, and (2) an n-type AlGaI
An nP cladding layer 503 is grown, and (3) Ga
Growing an InP active layer 505, (4) growing an inner p-type AlGaInP cladding layer 506 thereon,
(5) growing an etching stop layer 507 thereon,
(6) An outer p-type AlGaInP cladding layer 5 thereon
06 is grown, and (7) a P-type GaAs cap layer 510 is further grown to form a double hetero (DH) structure substrate (FIG. 16A).

【0006】次に酸化シリコン膜114を堆積させ、続
いてフォトリソグラフィ法を用いて酸化シリコン膜11
4を数μm幅のストライプ状に加工する(図16
(b))。
Next, a silicon oxide film 114 is deposited, and subsequently, the silicon oxide film 11 is formed by photolithography.
4 is processed into a stripe shape having a width of several μm (FIG. 16).
(B)).

【0007】次に酸化シリコン膜114をマスクとし
て、DH構造基板をエッチングし、リッジ520を形成
する(図16(c))。
Next, using the silicon oxide film 114 as a mask, the DH structure substrate is etched to form a ridge 520 (FIG. 16C).

【0008】次に酸化シリコン膜114をマスクとし
て、n型GaAs埋め込み層512を選択成長させる
(図16(d))。
Next, using the silicon oxide film 114 as a mask, an n-type GaAs buried layer 512 is selectively grown (FIG. 16D).

【0009】次にフッ酸(HF)またはバッファードフ
ッ酸(BHF)により酸化シリコン膜114を除去した
後(図16(e))、p型GaAsコンタクト層513
を成長させることによって、図15に示すAlGaIn
P系赤色半導体レーザが得られる。
Next, after removing the silicon oxide film 114 with hydrofluoric acid (HF) or buffered hydrofluoric acid (BHF) (FIG. 16E), a p-type GaAs contact layer 513 is formed.
By growing AlGaIn shown in FIG.
A P-based red semiconductor laser is obtained.

【0010】しかし、図15に示すAlGaInP系赤
色半導体レーザにおいて、n型GaAs選択埋め込み層
512は630〜690nmの光を吸収するために導波
路における光損失が増大し、外部微分量子効率を低下さ
せるという欠点がある。そこで、レーザ光に対して透明
であるAl0.5 In0.5 PやAlx Ga1-x Asを埋め
込み層に用いる構造が、IEEE・ジャーナル・オブ・
セレクテッド・トピックス・イン・カンタム・エレクト
ロニクス(1995年、第1巻、723頁−727頁)
に報告されている。図17にそのレーザ構造を示す。
However, in the AlGaInP red semiconductor laser shown in FIG. 15, the n-type GaAs selective burying layer 512 absorbs light of 630 to 690 nm, so that the optical loss in the waveguide increases and the external differential quantum efficiency decreases. There is a disadvantage that. Therefore, a structure using Al 0.5 In 0.5 P or Al x Ga 1 -x As, which is transparent to a laser beam, for the buried layer has been proposed by the IEEE Journal of Technology.
Selected Topics in Quantum Electronics (1995, Vol. 1, pp. 723-727)
Has been reported to. FIG. 17 shows the laser structure.

【0011】一方、InP系の長波長半導体レーザにお
いても、選択埋め込み層として従来のInPの代わりに
Al0.48In0.52Asを用いる構造が、ジャーナル・オ
ブ・クリスタル・グロース(1994年、第145巻、
263頁−270頁)に報告されている。図18にその
構造を示す。長波長半導体レーザにおいては、InPは
透明導波路として働くために導波路損失を心配する必要
はない。むしろ、Al 0.48In0.52AsはInPに比べ
て大きなバンドキャップを有するため効果的な電流狭窄
ができ、漏れ電流が少なくできるという利点を持ってい
る。
On the other hand, InP-based long wavelength semiconductor lasers
However, instead of conventional InP as a selective burying layer,
Al0.48In0.52The structure using As is a journal
Bu Crystal Growth (1994, Vol. 145,
263-270). FIG.
The structure is shown. In a long wavelength semiconductor laser, InP is
Need to worry about waveguide loss to work as transparent waveguide
There is no. Rather, Al 0.48In0.52As compared to InP
Current confinement due to large band cap
And has the advantage that leakage current can be reduced.
You.

【0012】[0012]

【発明が解決しようとする課題】上述したように、Al
InPやAlGaAs,AlInAsを選択埋め込み層
に用いた埋め込みリッジ構造は、高効率でのレーザ発振
や効果的な電流狭窄が可能なので、レーザの高性能化の
ために重要である。しかし、AlInPやAlGaA
s,AlInAsの埋め込み成長は、リッジ構造上への
再成長であるから、成長界面に存在する酸素やカーボン
が埋め込み層の結晶性を低下させるという欠点がある。
さらに、リッジ側面の面方位は基板(001)面と異な
るためにAlInPやAlInAsを埋め込み成長させ
る場合、AlとInの組成比が異なって格子不整合が起
こる。その結果、リッジ側面の結晶性はさらに低下すと
いう欠点がある。
As described above, as described above, Al
A buried ridge structure using InP, AlGaAs, or AlInAs as a selective burying layer is important for improving the performance of a laser because it can perform high-efficiency laser oscillation and effective current confinement. However, AlInP and AlGaAs
Since the buried growth of s, AlInAs is regrowth on the ridge structure, there is a disadvantage that oxygen or carbon existing at the growth interface lowers the crystallinity of the buried layer.
Further, since the plane orientation of the side surface of the ridge is different from that of the substrate (001), when AlInP or AlInAs is buried and grown, the composition ratio of Al and In is different and lattice mismatch occurs. As a result, there is a disadvantage that the crystallinity on the side surface of the ridge is further reduced.

【0013】ところで、埋め込みリッジ構造の製造工程
において、図16(e)で示したように選択埋め込み成
長後に酸化シリコン膜のマスクをHFやBHFで除去す
る工程が必要となる。しかし、HFやBHFは結晶性の
悪いAl系半導体薄膜をエッチングする作用がある。そ
のため図16(a)〜(e)に示した従来の構造・工程
で、Alを含む半導体薄膜を埋め込んだリッジ構造を形
成すると、HFやBHF処理中に結晶性の悪いリッジ側
面のAlInPやAlGaAs,AlInAsがエッチ
ングされてしまうという欠点がある。
By the way, in the process of manufacturing the buried ridge structure, as shown in FIG. 16E, a step of removing the mask of the silicon oxide film with HF or BHF after selective burying growth is required. However, HF and BHF have an effect of etching an Al-based semiconductor thin film having poor crystallinity. Therefore, when a ridge structure in which a semiconductor thin film containing Al is buried is formed by the conventional structure / process shown in FIGS. 16A to 16E, AlInP or AlGaAs on the side surface of the ridge having poor crystallinity during HF or BHF processing. , AlInAs is disadvantageously etched.

【0014】すなわち、図19(a)に示すように形成
されたAlを含む半導体薄膜511を埋め込んだリッジ
構造の酸化シリコン膜114を除去する工程において、
エッチングの作用により酸化シリコン膜114が除去さ
れるとともに、Alを含む半導体薄膜511もエッチン
グされて、図19(b)に示すような形状となる。その
結果高効率でのレーザ発振や効果的な電流狭窄ができな
くなり、レーザ特性の悪化による歩留まり低下を引き起
こすという欠点がある。
That is, in the step of removing the silicon oxide film 114 having the ridge structure in which the semiconductor thin film 511 containing Al formed as shown in FIG.
The silicon oxide film 114 is removed by the action of the etching, and the semiconductor thin film 511 containing Al is also etched to have a shape as shown in FIG. As a result, laser oscillation and effective current confinement cannot be performed with high efficiency, and there is a disadvantage that the yield is reduced due to deterioration of laser characteristics.

【0015】本発明の目的は、Alを含む半導体薄膜を
埋め込み層に用いた埋め込みリッジ型半導体レーザを、
歩留まりよく提供することにある。
An object of the present invention is to provide a buried ridge type semiconductor laser using a semiconductor thin film containing Al for a buried layer.
The goal is to provide a good yield.

【0016】[0016]

【課題を解決するための手段】請求項1記載の半導体レ
ーザは、第1導電型半導体基板上に第1導電型クラッド
層、活性層、リッジを有する第2導電型クラッド層が形
成され、リッジがAlを含む半導体層で埋め込まれた半
導体レーザにおいて、リッジが第2導電型中間層を有
し、中間層が横方向断面においてひさし構造を形成して
いる。
According to a first aspect of the present invention, there is provided a semiconductor laser having a first conductivity type clad layer, an active layer, and a second conductivity type clad layer having a ridge formed on a first conductivity type semiconductor substrate. In a semiconductor laser embedded with a semiconductor layer containing Al, the ridge has an intermediate layer of the second conductivity type, and the intermediate layer forms an eave structure in a transverse cross section.

【0017】請求項2記載の半導体レーザは、請求項1
記載の半導体レーザにおいて、活性層がGaInPまた
はAlGaInPまたはそれらの量子井戸を含み、第1
と第2の導電型クラッド層が、AlGaInPまたは、
AlInPを含み、埋め込み層がAlInPまたはAl
GaAsを含んでいる。
According to a second aspect of the present invention, there is provided a semiconductor laser.
The semiconductor laser according to claim 1, wherein the active layer includes GaInP or AlGaInP or a quantum well thereof,
And the second conductivity type cladding layer are made of AlGaInP or
Containing AlInP, and the buried layer is made of AlInP or Al
Contains GaAs.

【0018】請求項3記載の半導体レーザは、請求項1
記載の半導体レーザにおいて、活性層がGaAsまたは
InGaAsまたはAlGaAsまたはそれらの量子井
戸を含み、第1と第2の導電型クラッド層がAlGaA
sを含み、埋め込み層がAlInPまたはAlGaAs
を含んでいる。
According to a third aspect of the present invention, there is provided a semiconductor laser.
In the semiconductor laser described above, the active layer includes GaAs or InGaAs or AlGaAs or a quantum well thereof, and the first and second conductivity type cladding layers are AlGaAs.
s, and the buried layer is AlInP or AlGaAs.
Contains.

【0019】請求項4記載の半導体レーザは、請求項1
記載の半導体レーザにおいて、活性層がInGaAsP
を含み、第1と第2の導電型クラッド層がInPを含
み、埋め込み層がAlInAsを含んでいる。
According to a fourth aspect of the present invention, there is provided a semiconductor laser.
In the semiconductor laser described above, the active layer is made of InGaAsP.
, The first and second conductivity type cladding layers include InP, and the buried layer includes AlInAs.

【0020】請求項5記載の半導体レーザの製造方法
は、第1導電型半導体基板上に第1導電型クラッド層、
活性層、第2導電型中間層を含む第2導電型クラッド層
を順次形成して、ダブルヘテロ構造を形成する工程と、
第2導電型クラッド層上に絶縁膜を堆積し、該絶縁膜を
選択的にエッチングしてストライプ状のマスクを形成す
る工程と、マスクを使って、第2導電型クラッド層をリ
ッジ状に形成し、かつ第2導電中間層をリッジにおいて
ひさし状に形成する工程と、選択成長を用いてリッジを
Alを含む半導体層で埋め込む工程と、絶縁膜マスクを
除去する工程とを有している。
According to a fifth aspect of the present invention, there is provided a method of manufacturing a semiconductor laser, comprising the steps of: forming a first conductive type clad layer on a first conductive type semiconductor substrate;
Sequentially forming an active layer and a second conductivity type cladding layer including a second conductivity type intermediate layer to form a double hetero structure;
Depositing an insulating film on the second conductive type cladding layer and selectively etching the insulating film to form a stripe-shaped mask; and forming the second conductive type cladding layer in a ridge shape using the mask. And forming the second conductive intermediate layer in an eaves shape on the ridge, embedding the ridge with a semiconductor layer containing Al using selective growth, and removing the insulating film mask.

【0021】[0021]

【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。図1は本発明の埋め込みリッ
ジ型半導体レーザの横方向の断面略図であり、図2
(a)〜(e)は、本発明の製造方法を工程順に示した
断面略図である。
Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a schematic cross-sectional view of a buried ridge type semiconductor laser of the present invention in a lateral direction.
(A)-(e) is sectional schematic drawing which showed the manufacturing method of this invention in process order.

【0022】図1において、第1導電型半導体基板10
1の上に、第1導電型クラッド層102、活性層10
3、第2導電型クラッド層104が形成されている。第
2導電型クラッド層104の形状は、上側部分が縦方向
にリッジ110を形成している。リッジ110の中間部
分には、第2導電型中間層105が設けられ、中間層1
05は横方向断面においてリッジ110の左右の側面か
ら張り出してひさし状に形成されている。
In FIG. 1, a first conductive type semiconductor substrate 10
1, a first conductivity type cladding layer 102 and an active layer 10
3. A second conductivity type cladding layer 104 is formed. As for the shape of the cladding layer 104 of the second conductivity type, the upper part forms the ridge 110 in the vertical direction. A second conductivity type intermediate layer 105 is provided at an intermediate portion of the ridge 110, and the intermediate layer 1
05 is formed in an eave shape so as to project from the left and right side surfaces of the ridge 110 in a transverse cross section.

【0023】ひさしの下側付根から下部には、Al系埋
め込み層106が形成され、埋め込み層106は、ひさ
しの下側付根で薄く下方に向かって次第に厚くなるよう
に形成され、さらに第2導電型クラッド層104の下側
上面を覆っている。
An Al-based buried layer 106 is formed below the lower root of the eave, and the buried layer 106 is formed so as to be thinner and gradually thicker downward at the lower root of the eave, and further to have a second conductive layer. It covers the lower upper surface of the mold cladding layer 104.

【0024】埋め込み層106の上側には、第1導電型
電流ブロック層107がリッジ110と隙間を隔てて設
けられ、さらに上部には第2導電型コンタクト層108
が第2導電型中間層105を含むリッジ110の上部
と、第1導電型電流ブロック層107とを覆うように形
成されて、埋め込みリッジ型半導体レーザを構成してい
る。
A first conductivity type current blocking layer 107 is provided above the buried layer 106 with a gap from the ridge 110, and a second conductivity type contact layer 108 is further provided thereabove.
Are formed so as to cover the upper part of the ridge 110 including the intermediate layer 105 of the second conductivity type and the current blocking layer 107 of the first conductivity type, thereby forming a buried ridge type semiconductor laser.

【0025】次に図2(a)〜(e)により本発明の埋
め込みリッジ型半導体レーザの製造方法について説明す
る。まず、第1導電型半導体基板101上に、第1導電
型クラッド層102、活性層103、内側の第2導電型
クラッド層104、第2導電型中間層105、外側の第
2導電型クラッド層104を順次結晶成長させてダブル
ヘテロ構造を形成する(図2(a))。
Next, a method of manufacturing a buried ridge type semiconductor laser according to the present invention will be described with reference to FIGS. First, a first conductivity type cladding layer 102, an active layer 103, an inner second conductivity type cladding layer 104, a second conductivity type intermediate layer 105, and an outer second conductivity type cladding layer are formed on a first conductivity type semiconductor substrate 101. The crystals 104 are sequentially grown to form a double heterostructure (FIG. 2A).

【0026】次に、外側の第2導電型クラッド層104
の上に絶縁膜114を堆積し、その絶縁膜を縦方向に選
択的にエッチングしてストライプ状のマスクを形成する
(図2(b))。
Next, the outer second conductivity type cladding layer 104 is formed.
An insulating film 114 is deposited thereon, and the insulating film is selectively etched in the vertical direction to form a stripe-shaped mask (FIG. 2B).

【0027】第2導電型クラッド層104と第2導電型
中間層105とは、両者を構成する材料や組成をあらか
じめ変えることによって、お互いのエッチング速度を変
えることができる。したがって絶縁膜114をマスクと
して第2導電型クラッド層104と第2導電型中間層1
05とを選択的にエッチングしてリッジ110を形成す
るに際し、第2導電型中間層105のエッチング速度を
第2導電型クラッド層104のエッチング速度より遅く
なるように、両者の材料や組成をあらかじめ設定してお
く。
The etching rate of the second conductive type cladding layer 104 and the second conductive type intermediate layer 105 can be changed by previously changing the material and composition of the two. Therefore, the second conductivity type cladding layer 104 and the second conductivity type intermediate layer 1 are formed using the insulating film 114 as a mask.
When the ridge 110 is formed by selectively etching the second conductive type 05 and the second conductive type intermediate layer 105, the materials and compositions of the two are set in advance so that the etching rate of the second conductive type cladding layer 104 is lower than that of the second conductive type cladding layer 104. Set it.

【0028】このように形成されたダブルへテロ構造に
対し、絶縁膜114をマスクとして第2導電型クラッド
層104と第2導電型中間層105とを選択的にエッチ
ングしてリッジ110を形成する。エッチングに際し第
2導電型中間層105はエッチング速度が遅いので、第
2導電型クラッド層104で形成されるリッジ110の
両側面に、横方向に張り出してひさしを形成する(図2
(c))。
The ridge 110 is formed by selectively etching the second conductivity type cladding layer 104 and the second conductivity type intermediate layer 105 using the insulating film 114 as a mask for the double hetero structure formed as described above. . Since the etching rate of the second conductivity type intermediate layer 105 is low at the time of etching, eaves are formed to protrude laterally on both side surfaces of the ridge 110 formed by the second conductivity type cladding layer 104 (FIG. 2).
(C)).

【0029】次に、絶縁層114を用い、Alを含む半
導体の埋め込み層106と第1導電型電流ブロック層1
07とを連続的に選択成長させる。ここで第2導電型中
間層105は、ひさしの役割をなし、ひさしのシャドウ
効果によって埋め込み層106の薄い領域または成長し
ない領域が中間層105の根元に形成される(図2
(d))。
Next, using the insulating layer 114, the buried layer 106 of the semiconductor containing Al and the first conductivity type current blocking layer 1 are formed.
07 is continuously and selectively grown. Here, the second conductivity type intermediate layer 105 serves as an eave, and a thin area or a non-growing area of the buried layer 106 is formed at the base of the intermediate layer 105 by the eaves shadow effect (FIG. 2).
(D)).

【0030】次に絶縁膜114を、HFまたはBFH溶
液に浸して除去する。このとき、Alを含有する埋め込
み層106もエッチング作用を受けて、ひさしより上部
ではエッチングされるが、第2導電型中間層105で形
成されたひさしより下部の埋め込み層106の部分は、
埋め込み層106が薄いことや成長していないためにエ
ッチングが進まずに残留する(図2(e))。
Next, the insulating film 114 is removed by dipping in an HF or BFH solution. At this time, the buried layer 106 containing Al is also subjected to the etching action and is etched above the eaves, but the portion of the buried layer 106 below the eaves formed by the second conductivity type intermediate layer 105 is
Since the buried layer 106 is thin or has not grown, the etching remains without progress (FIG. 2E).

【0031】このようにして、Alを含む半導体薄膜1
06を埋め込み層とする、図1に示すような埋め込みリ
ッジ型半導体レーザを歩留まりよく製作することができ
る。
Thus, the semiconductor thin film 1 containing Al
A buried ridge-type semiconductor laser having the buried layer 06 as shown in FIG. 1 can be manufactured with a high yield.

【0032】[実施例1]図3〜図8は、本発明による
Al0.5 In0.5 Pを埋め込み層とするAlGaInP
系赤色半導体レーザの実施例の工程を示す横方向断面略
図である。レーザは3回の有機金属気相成長(MOVP
E)法で作製される。原料として、AlGaInP,A
lInP,GaInP成長には、トリメチルアルミニウ
ム(TMAl)、トリエチルガリウム(TEGa)、ト
リメチルインジウム(TMIn)、フォスフィン(PH
3 )を用い、GaAs成長には、トリメチルガリウム
(TMGa)とアルシン(AsH3 )を用いた。また、
n型およびp型ドーパントには、ジシラン(Si2
6 )とジエチル亜鉛(DEZn)を用いた。成長温度は
660℃、成長圧力は70torrとした。成長速度は
AlGaInP,AlInP,GaInPで1.8μm
/hr、GaAsで4.5μm/hrであった。
[Embodiment 1] FIGS. 3 to 8 show an AlGaInP having an Al 0.5 In 0.5 P buried layer according to the present invention.
FIG. 3 is a schematic cross-sectional view showing a process of an example of a red semiconductor laser. The laser is three times metalorganic vapor phase epitaxy (MOVP
It is produced by the method E). AlGaInP, A as raw material
For growth of lInP and GaInP, trimethyl aluminum (TMAl), triethyl gallium (TEGa), trimethyl indium (TMIn), phosphine (PH
3) used, the GaAs growth, using trimethyl gallium (TMGa) and arsine (AsH 3). Also,
For the n-type and p-type dopants, disilane (Si 2 H
6 ) and diethylzinc (DEZn). The growth temperature was 660 ° C., and the growth pressure was 70 torr. The growth rate is 1.8 μm for AlGaInP, AlInP, and GaInP.
/ Hr, GaAs was 4.5 μm / hr.

【0033】以下図3〜図8によって工程を説明する。
但し
The steps will be described below with reference to FIGS.
However

【図面】および[Drawing] and

【符号の説明】[Explanation of symbols]

欄においては、以下に説明する各結晶を構成する元素の
組成を省略してある。まず、n型GaAs基板301を
硫酸系溶液でエッチングして表面を清浄化した後、MO
VPE反応管中に設置し、n型GaAsバッファ層30
2、n型(Al0. 7 Ga0.30.5 In0.5 Pクラッド
層303、ノンドープ(Al0.5 Ga0.50.5 In0.5
P光ガイド層304、活性層305、ノンドープ(A
0.5 Ga 0.50.5.In0.5 P光ガイド層304、p
型(Al0.7 Ga0.30.5 In0. 5 Pクラッド層30
6、エッチング停止層307、p型Ga0.5 Ino.5
ヘテロバッファ層309、p型GaAsキャップ層31
0を順次成長させてヘテロ構造を得る(図3)。
 In the column, of the elements constituting each crystal described below
The composition is omitted. First, the n-type GaAs substrate 301 is
After cleaning the surface by etching with a sulfuric acid solution, the MO
The n-type GaAs buffer layer 30 is set in a VPE reaction tube.
2, n-type (Al0. 7 Ga0.3 )0.5 In0.5 P clad
Layer 303, non-doped (Al0.5 Ga0.5)0.5 In0.5
 P light guide layer 304, active layer 305, non-doped (A
l0.5 Ga 0.5 )0.5.In0.5 P light guide layer 304, p
Type (Al0.7 Ga0.3 )0.5 In0. Five P clad layer 30
6, etching stop layer 307, p-type Ga0.5 Ino.5 P
Hetero buffer layer 309, p-type GaAs cap layer 31
0 is sequentially grown to obtain a heterostructure (FIG. 3).

【0034】次に反応管から取り出し、熱CVD(40
0℃)で酸化シリコンを0.3μmの膜厚に堆積する。
そして、この酸化シリコンをフォトリソグラフィ技術に
より4μm幅のストライプ状にエッチングし、酸化シリ
コンマスク114を形成する(図4)。
Next, the reaction tube is taken out of the reaction tube and subjected to thermal CVD (40
(0 ° C.) to deposit silicon oxide to a thickness of 0.3 μm.
Then, this silicon oxide is etched into a stripe shape having a width of 4 μm by a photolithography technique to form a silicon oxide mask 114 (FIG. 4).

【0035】次いで、酸化シリコンマスク114をマス
クとしてp型GaAsキャップ層310、p型Ga0.5
In0.5 Pヘテロバッファ層309、p型(Al0.7
0. 30.5 In0.5 Pクラッド層306をエッチング
停止層307まで選択的にエッチングする。ここで、p
型(Al0.7 Ga0.30.5 In0.5 Pクラッド層30
6のサイドエッチング量を大きくすることによって、p
型GaAsキャップ層310およびp型Ga0.5 In
0.5 Pヘテロバッファ層309をひさしとするリッジ構
造を形成することができる(図5)。
Next, using the silicon oxide mask 114 as a mask, the p-type GaAs cap layer 310 and the p-type Ga 0.5
In 0.5 P hetero buffer layer 309, p-type (Al 0.7 G
selectively etching a 0. 3) 0.5 In 0.5 P cladding layer 306 to the etch stop layer 307. Where p
Mold (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P clad layer 30
By increasing the side etching amount of No. 6, p
-Type GaAs cap layer 310 and p-type Ga 0.5 In
The 0.5 P hetero buffer layer 309 can be formed ridge structure and eaves (Fig. 5).

【0036】この基板を再び反応管に設置し、酸化シリ
コンマスク114を用いてn型Al 0.5 In0.5 P埋め
込み層311、n型GaAs電流ブロック層312を連
続的に選択成長させる。ここで、p型Ga0.5 In0.5
Pヘテロバッファ層309がひさしの役割をし、そのシ
ャドウ効果によってn型Al0.5 In0.5 P埋め込み層
311の非常に薄い領域が、p型Ga0.5 In0.5 Pヘ
テロバアファ層309の根元に形成される(図6)。
The substrate was placed in the reaction tube again, and the silicon oxide was
N-type Al 0.5 In0.5 P fill
Embedded layer 311 and n-type GaAs current block layer 312
Selectively grow continuously. Here, p-type Ga0.5 In0.5 
The P hetero buffer layer 309 functions as an eaves,
N-type Al0.5 In0.5 P buried layer
The very thin region of 311 is p-type Ga0.5 In0.5 P
It is formed at the base of the Telova afa layer 309 (FIG. 6).

【0037】その後、反応管から取り出して酸化シリコ
ンマスク114をHFまたはBHF溶液に浸して除去す
る。このとき、p型Ga0.5 In0.5 Pヘテロバッファ
層309の下部では、n型Al0.5 In0.5 P埋め込み
層311が薄いためエッチングが停止する。その結果、
p型Ga0.5 In0.5 Pヘテロバッファ層309より下
の部分のn型Al0.5 In0.5 P埋め込み層311はエ
ッチングされずに残る(図7)。
Thereafter, the silicon oxide mask 114 is taken out of the reaction tube and removed by dipping it in a HF or BHF solution. At this time, the etching stops below the p-type Ga 0.5 In 0.5 P hetero-buffer layer 309 because the n-type Al 0.5 In 0.5 P buried layer 311 is thin. as a result,
The n-type Al 0.5 In 0.5 P buried layer 311 below the p-type Ga 0.5 In 0.5 P hetero buffer layer 309 remains without being etched (FIG. 7).

【0038】再び反応管に設置してp型GaAsコンタ
クト層313を成長させて、AlInPを埋め込み層3
11とするAlGaInP系赤色レーザが形成される
(図8)。このようにして形成されたレーザの断面を走
査型電子顕微鏡で観察したところ、埋め込んだAlIn
P層311がひさしより下部ではエッチングされずに残
っていることが確認できた。また、レーザ特性(しきい
値電流、外部微分量子効率)の評価から、歩留まりは従
来の10%程度から70%以上と飛躍的に向上した。
The p-type GaAs contact layer 313 is grown in the reaction tube again, and the AlInP
An AlGaInP-based red laser of No. 11 is formed (FIG. 8). When the cross section of the laser thus formed was observed with a scanning electron microscope, the embedded AlIn
It was confirmed that the P layer 311 remained without being etched below the eaves. From the evaluation of the laser characteristics (threshold current, external differential quantum efficiency), the yield was remarkably improved from about 10% to 70% or more of the related art.

【0039】[実施例2]図9〜図14は、本発明によ
るAl0.6 Ga0.4 Asを埋め込み層とするAlGaA
s系短波長半導体レーザの実施例の工程を示す横断面略
図である。レーザは3回の有機金属気相成長(MOVP
E)法で作製される。原料としては、トリメチルアルミ
ニウム(TMAl)、トリメチルガリウム(TMG
a)、トリメチルインジウム(TMIn)、アルシン
(AsH3 )を用いた。また、n型およびp型ドーパン
トとしてはシラン(SiH4 )とジエチル亜鉛(DEZ
n)を用いた。成長温度は720℃、成長圧力は70t
orrとした。成長速度はAlGaAsで2.0μm/
hr、GaAsで4.5μm/hrであった。
[Embodiment 2] FIGS. 9 to 14 show AlGaAs having a buried layer of Al 0.6 Ga 0.4 As according to the present invention.
It is a cross-sectional schematic diagram which shows the process of the Example of an s-system short wavelength semiconductor laser. The laser is three times metalorganic vapor phase epitaxy (MOVP
It is produced by the method E). Raw materials include trimethyl aluminum (TMAl) and trimethyl gallium (TMG).
a), trimethylindium (TMIn) and arsine (AsH 3 ) were used. Silane (SiH 4 ) and diethylzinc (DEZ) are used as n-type and p-type dopants.
n) was used. The growth temperature is 720 ° C and the growth pressure is 70t
orr. The growth rate was 2.0 μm /
hr and GaAs were 4.5 μm / hr.

【0040】以下図9〜図14によって工程を説明す
る。
The steps will be described below with reference to FIGS.

【図面】および[Drawing] and

【符号の説明】[Explanation of symbols]

欄における各元素の組成の省略は、実施例1の場合と同
様である。まず、n型GaAs基板401を硫酸系溶液
でエッチングして表面を清浄化した後、MOVPE反応
管中に設置し、n型GaAsバッファ層402、n型A
0.4 Ga0.6 Asクラッド層403、ノンドープAl
0.15Ga0.85As光ガイド層404、活性層405、ノ
ンドープAl0.15Ga0.85As光ガイド層404、p型
Al0.4 Ga 0.6 Asクラッド層406、エッチング停
止層407、p型Al0.9 Ga0.1 As中間層408、
p型GaAsキャップ層410を順次成長させてヘテロ
構造を得る(図9)。
 Omission of the composition of each element in the column is the same as in Example 1.
It is like. First, an n-type GaAs substrate 401 is placed on a sulfuric acid-based solution.
MOVPE reaction after cleaning the surface by etching
N-type GaAs buffer layer 402, n-type A
l0.4 Ga0.6 As clad layer 403, non-doped Al
0.15Ga0.85As light guide layer 404, active layer 405,
Doped Al0.15Ga0.85As light guide layer 404, p-type
Al0.4 Ga 0.6 As cladding layer 406, etching stop
Stop layer 407, p-type Al0.9 Ga0.1 As intermediate layer 408,
A p-type GaAs cap layer 410 is sequentially grown to form a heterostructure.
Obtain the structure (FIG. 9).

【0041】次に反応管から取り出し、熱CVD(40
0℃)で酸化シリコン0.1μmの膜厚に堆積する。そ
して、この酸化シリコンをフォトリソグラフィ技術によ
り6μm幅のストライプ状にエッチングし、酸化シリコ
ンマスク114を形成する(図10)。
Next, it is taken out of the reaction tube and subjected to thermal CVD (40
(0 ° C.) to a thickness of 0.1 μm. Then, the silicon oxide is etched into a stripe shape having a width of 6 μm by a photolithography technique to form a silicon oxide mask 114 (FIG. 10).

【0042】次いで、酸化シリコンマスク114をマス
クとしてp型GaAsキャップ層410、p型Al0.4
Ga0.6 Asクラッド層406、p型Al0.9 Ga0.1
As中間層408を選択的にエッチングする。ここで、
p型Al0.4 Ga0.6 Asクラッド層406と、p型A
0.9 Ga0.1.As中間層408とは、Al組成が異な
るためにエッチング速度が違う。この性質を利用してp
型Al0.4 Ga0.6 Asクラッド層406のサイドエッ
チング量を大きくすることによって、p型Al 0.9 Ga
0.1 As中間層408をひさしとするリッジ構造を形成
することができる(図11)。
Next, the silicon oxide mask 114 is masked.
P-type GaAs cap layer 410, p-type Al0.4 
Ga0.6 As clad layer 406, p-type Al0.9 Ga0.1 
The As intermediate layer 408 is selectively etched. here,
p-type Al0.4 Ga0.6 As clad layer 406 and p-type A
l0.9 Ga0.1.The Al composition is different from that of the As intermediate layer 408.
Therefore, the etching rate is different. Using this property, p
Type Al0.4 Ga0.6 Side edge of As clad layer 406
By increasing the amount of ting, p-type Al 0.9 Ga
0.1 Form ridge structure with As intermediate layer 408 as eaves
(FIG. 11).

【0043】この基板を再び反応管に設置し、酸化シリ
コンマスク114を用いてn型Al 0.6 Ga0.4 As埋
め込み層411とn型GaAs電流ブロック層412と
を連続的に選択成長させる。ここで、p型Al0.9 Ga
0.1 As中間層408はひさしの役割をし、そのシャド
ウ効果によってn型Al0.6 Ga0.4 As埋め込み層4
11の非常に薄い領域が、p型Al0.9 Ga0.1 As中
間層408の根元に形成される(図12)。
The substrate was placed in the reaction tube again, and the silicon oxide was
N-type Al 0.6 Ga0.4 As buried
Embedded layer 411 and n-type GaAs current blocking layer 412
Is continuously and selectively grown. Here, p-type Al0.9 Ga
0.1 The As intermediate layer 408 serves as an eave and its shadow
N-type Al0.6 Ga0.4 As buried layer 4
11 very thin regions are p-type Al0.9 Ga0.1 As
It is formed at the base of the interlayer 408 (FIG. 12).

【0044】その後、反応管から取り出して酸化シリコ
ンマスク114をHFまたBHF溶液に浸して除去す
る。このとき、p型Al0.9 Ga0.1 As中間層408
のひさしの下部では、n型Al0.6 Ga0.4 As埋め込
み層411が薄いためエッチングが停止する。その結
果、p型Al0.9 Ga0.1 As中間層408より下の部
分の、n型Al0.6 Ga0.4 As埋め込み層411はエ
ッチングされずに残る(図13)。
Thereafter, the silicon oxide mask 114 is taken out of the reaction tube and immersed in an HF or BHF solution and removed. At this time, the p-type Al 0.9 Ga 0.1 As intermediate layer 408
In the lower part of the eave, the etching is stopped because the n-type Al 0.6 Ga 0.4 As buried layer 411 is thin. As a result, the n-type Al 0.6 Ga 0.4 As buried layer 411 below the p-type Al 0.9 Ga 0.1 As intermediate layer 408 remains without being etched (FIG. 13).

【0045】再び反応管に設置して、p型GaAsコン
タクト層413を成長させて図14に示す構造となる。
The substrate is placed again in the reaction tube, and the p-type GaAs contact layer 413 is grown to obtain the structure shown in FIG.

【0046】[0046]

【発明の効果】以上説明したように、本発明によるリッ
ジ埋め込み型半導体レーザおよびその製造方法では、ひ
さしを有するリッジ構造にすることによって、酸化シリ
コン膜をHFやBHFで除去する工程において、Alを
含む選択埋め込み層がHFやBHFでエッチングされて
しまうのを防ぐことができるので、Al系半導体薄膜を
埋め込み層に用いたリッジ埋め込み型半導体レーザを、
歩留まりよく製造することができるという効果を奏す
る。
As described above, in the ridge-embedded semiconductor laser and the method of manufacturing the same according to the present invention, by forming a ridge structure having an eaves, Al is removed in the step of removing the silicon oxide film by HF or BHF. Since the selective buried layer including the buried layer can be prevented from being etched by HF or BHF, a ridge-buried semiconductor laser using an Al-based semiconductor thin film for the buried layer can be used.
There is an effect that it can be manufactured with a high yield.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体レーザの構造を示す横方向断面
略図である。
FIG. 1 is a schematic cross-sectional view showing a structure of a semiconductor laser of the present invention.

【図2】本発明の半導体レーザの製造方法を説明するた
めの工程順断面略図である。
FIG. 2 is a schematic cross-sectional view illustrating a method of manufacturing a semiconductor laser according to the present invention in the order of steps.

【図3】本発明の実施例1に示すAlInP埋め込みA
lGaInP系赤色半導体レーザの製造工程順の一工程
を示す横断面略図である。
FIG. 3 shows AlInP embedded A shown in Example 1 of the present invention.
It is a cross-sectional schematic diagram which shows one process of a manufacturing process order of 1GaInP-type red semiconductor laser.

【図4】本発明の実施例1に示すAlInP埋め込みA
lGaInP系赤色半導体レーザの製造工程順の一工程
を示す横断面略図である。
FIG. 4 shows AlInP embedded A shown in Example 1 of the present invention.
It is a cross-sectional schematic diagram which shows one process of a manufacturing process order of 1GaInP-type red semiconductor laser.

【図5】本発明の実施例1に示すAlInP埋め込みA
lGaInP系赤色半導体レーザの製造工程順の一工程
を示す横断面略図である。
FIG. 5 shows an AlInP embedded A shown in Example 1 of the present invention.
It is a cross-sectional schematic diagram which shows one process of a manufacturing process order of 1GaInP-type red semiconductor laser.

【図6】本発明の実施例1に示すAlInP埋め込みA
lGaInP系赤色半導体レーザの製造工程順の一工程
を示す横断面略図である。
FIG. 6 shows AlInP embedded A shown in Example 1 of the present invention.
It is a cross-sectional schematic diagram which shows one process of a manufacturing process order of 1GaInP-type red semiconductor laser.

【図7】本発明の実施例1に示すAlInP埋め込みA
lGaInP系赤色半導体レーザの製造工程順の一工程
を示す横断面略図である。
FIG. 7 shows AlInP embedded A shown in Example 1 of the present invention.
It is a cross-sectional schematic diagram which shows one process of a manufacturing process order of 1GaInP-type red semiconductor laser.

【図8】本発明の実施例1に示すAlInP埋め込みA
lGaInP系赤色半導体レーザの製造工程順の一工程
を示す横断面略図である。
FIG. 8 shows AlInP embedded A shown in Example 1 of the present invention.
It is a cross-sectional schematic diagram which shows one process of a manufacturing process order of 1GaInP-type red semiconductor laser.

【図9】本発明の実施例2に示すAlGaAs埋め込み
AlGaAs系短波長半導体レーザの製造工程順の一工
程を示す横断面略図である。
FIG. 9 is a schematic cross-sectional view showing one step in a manufacturing order of the AlGaAs-embedded AlGaAs-based short-wavelength semiconductor laser according to the second embodiment of the present invention.

【図10】本発明の実施例2に示すAlGaAs埋め込
みAlGaAs系短波長半導体レーザの製造工程順の一
工程を示す横断面略図である。
FIG. 10 is a schematic cross-sectional view showing one step in a manufacturing process order of the AlGaAs-embedded AlGaAs-based short-wavelength semiconductor laser according to the second embodiment of the present invention.

【図11】本発明の実施例2に示すAlGaAs埋め込
みAlGaAs系短波長半導体レーザの製造工程順の一
工程を示す横断面略図である。
FIG. 11 is a schematic cross-sectional view showing one step in a manufacturing order of the AlGaAs-embedded AlGaAs-based short-wavelength semiconductor laser according to the second embodiment of the present invention.

【図12】本発明の実施例2に示すAlGaAs埋め込
みAlGaAs系短波長半導体レーザの製造工程順の一
工程を示す横断面略図である。
FIG. 12 is a schematic cross-sectional view showing one step in a manufacturing order of the AlGaAs-embedded AlGaAs-based short-wavelength semiconductor laser according to the second embodiment of the present invention.

【図13】本発明の実施例2に示すAlGaAs埋め込
みAlGaAs系短波長半導体レーザの製造工程順の一
工程を示す横断面略図である。
FIG. 13 is a schematic cross-sectional view showing one step in a manufacturing order of the AlGaAs-embedded AlGaAs-based short-wavelength semiconductor laser according to the second embodiment of the present invention.

【図14】本発明の実施例2に示すAlGaAs埋め込
みAlGaAs系短波長半導体レーザの製造工程順の一
工程を示す横断面略図である。
FIG. 14 is a schematic cross-sectional view showing one step in a manufacturing order of the AlGaAs-embedded AlGaAs-based short-wavelength semiconductor laser according to the second embodiment of the present invention.

【図15】従来の技術によるGaAs埋め込みAlGa
InP系赤色半導体レーザの構造を示す横方向断面略図
である。
FIG. 15 shows GaAs-embedded AlGa according to the prior art.
FIG. 2 is a schematic cross-sectional view illustrating a structure of an InP-based red semiconductor laser.

【図16】図15に示したGaAs埋め込みAlGaI
nP系赤色半導体レーザの製造工程順断面略図である。
FIG. 16 shows a GaAs-embedded AlGaI shown in FIG.
6 is a schematic cross-sectional view of an nP-based red semiconductor laser in a manufacturing process order.

【図17】従来の技術によるAlInP埋め込みAlG
aInP系赤色半導体レーザの構造を示す横方向断面略
図である。
FIG. 17 shows an AlInP-embedded AlG according to a conventional technique.
1 is a schematic lateral cross-sectional view showing the structure of an aInP-based red semiconductor laser.

【図18】従来の技術によるAlInAs埋め込みIn
P系長波長半導体レーザの構造を示す横方向断面略図で
ある。
FIG. 18 shows an AlInAs embedded In according to the prior art.
It is a transverse cross section schematic diagram showing the structure of a P system long wavelength semiconductor laser.

【図19】従来の技術による製造方法でAlInP埋め
込みAlGaInP系赤色半導体レーザの酸化シリコン
マスクの除去工程を示す横断面略図である。
FIG. 19 is a schematic cross-sectional view showing a step of removing a silicon oxide mask of an AlGaInP-based red semiconductor laser embedded with AlInP by a conventional manufacturing method.

【符号の説明】[Explanation of symbols]

101 第1導電型基板 102 第1導電型クラッド層 103 活性層 104 第2導電型クラッド層 105 第2導電型中間層 106 Al系埋め込み層 107 第1導電型電流ブロック層 108 第2導電型コンタクト層 110,520 リッジ 114 酸化シリコンマスク/絶縁膜 301,401,501,701 n型GaAs基板 302,402,502 n型GaAsバッファ層 303,503,703 n型AlGaInPクラッ
ド層 304 n型AlGaInP光ガイド層 305,405,505,705 活性層 306,506,706 p型AlGaInPクラッ
ド層 307,407,507 エッチング停止層 309,709 p型GaInPヘテロバッファ層 310,410,510,710 P型GaAsキャ
ップ層 311,511,711 n型AlInP埋め込み層 312,412,512,712 n型GaAs電流
ブロック層 313,413,513,713 p型GaAsコン
タクト層 403 n型AlGaAsクラッド層 404 n型AlGaAs光ガイド層 406 p型AlGaAsクラッド層 408 p型AlGaAs中間層 411 n型AlGaAs埋め込み層 801 n型InP基板 802 活性層 803 AlInAs/InP埋め込み層 804 n型InP電流ブロック層 805 p型InPクラッド層 806 p型InGaAsコンタクト層
Reference Signs List 101 First conductivity type substrate 102 First conductivity type cladding layer 103 Active layer 104 Second conductivity type cladding layer 105 Second conductivity type intermediate layer 106 Al-based buried layer 107 First conductivity type current blocking layer 108 Second conductivity type contact layer 110,520 Ridge 114 Silicon oxide mask / insulating film 301,401,501,701 n-type GaAs substrate 302,402,502 n-type GaAs buffer layer 303,503,703 n-type AlGaInP cladding layer 304 n-type AlGaInP optical guide layer 305 , 405, 505, 705 Active layer 306, 506, 706 p-type AlGaInP cladding layer 307, 407, 507 Etching stop layer 309, 709 p-type GaInP heterobuffer layer 310, 410, 510, 710 P-type GaAs cap layer 311 11,711 n-type AlInP buried layer 312,412,512,712 n-type GaAs current blocking layer 313,413,513,713 p-type GaAs contact layer 403 n-type AlGaAs cladding layer 404 n-type AlGaAs optical guide layer 406 p-type AlGaAs Clad layer 408 p-type AlGaAs intermediate layer 411 n-type AlGaAs buried layer 801 n-type InP substrate 802 active layer 803 AlInAs / InP buried layer 804 n-type InP current block layer 805 p-type InP clad layer 806 p-type InGaAs contact layer

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 第1導電型半導体基板上に第1導電型ク
ラッド層、活性層、リッジを有する第2導電型クラッド
層が形成され、前記リッジがAlを含む半導体層で埋め
込まれた半導体レーザにおいて、 前記リッジが第2導電型中間層を含み、該中間層が横方
向断面においてひさし構造を形成することを特徴とする
半導体レーザ。
A semiconductor laser in which a first conductivity type clad layer, an active layer, and a second conductivity type clad layer having a ridge are formed on a first conductivity type semiconductor substrate, and the ridge is embedded with a semiconductor layer containing Al. 5. The semiconductor laser according to claim 1, wherein the ridge includes a second conductivity type intermediate layer, and the intermediate layer forms an eaves structure in a transverse cross section.
【請求項2】 前記活性層が、GaInPまたはAlG
aInPまたはそれらの量子井戸を含み、前記第1と第
2の導電型クラッド層が、AlGaInPまたは、Al
InPを含み、前記埋め込み層がAlInPまたはAl
GaAsを含む、請求項1記載の半導体レーザ。
2. The method according to claim 1, wherein the active layer is GaInP or AlG.
aInP or a quantum well thereof, wherein the first and second conductivity type cladding layers are made of AlGaInP or Al
InP, wherein the buried layer is AlInP or Al
2. The semiconductor laser according to claim 1, comprising GaAs.
【請求項3】 前記活性層が、GaAsまたはInGa
AsまたはAlGaAsまたはそれらの量子井戸を含
み、前記第1と第2の導電型クラッド層がAlGaAs
を含み、前記埋め込み層が、AlInPまたはAlGa
Asを含む、請求項1記載の半導体レーザ。
3. The method according to claim 1, wherein the active layer is GaAs or InGa.
As or AlGaAs or a quantum well thereof, wherein the first and second conductivity type cladding layers are made of AlGaAs.
Wherein the buried layer is made of AlInP or AlGa
2. The semiconductor laser according to claim 1, comprising As.
【請求項4】 前記活性層がInGaAsPを含み、前
記第1と第2の導電型クラッド層がInPを含み、前記
埋め込み層がAlInAsを含む、請求項1記載の半導
体レーザ。
4. The semiconductor laser according to claim 1, wherein said active layer includes InGaAsP, said first and second conductivity type cladding layers include InP, and said buried layer includes AlInAs.
【請求項5】 第1導電型半導体基板上に第1導電型ク
ラッド層、活性層、第2導電型中間層を含む第2導電型
クラッド層を順次形成して、ダブルヘテロ構造を形成す
る工程と、 前記第2導電型クラッド層上に絶縁膜を堆積し、該絶縁
膜を選択的にエッチングしてストライプ状のマスクを形
成する工程と、 前記マスクを使って、前記第2導電型クラッド層をリッ
ジ状に形成し、かつ前記第2導電型中間層を前記リッジ
においてひさし状に形成する工程と、 選択成長を用いて前記リッジを前記Alを含む半導体層
で埋め込む工程と、 前記絶縁膜マスクを除去する工程とを有することを特徴
とする半導体レーザの製造方法。
5. A step of sequentially forming a first conductivity type clad layer, an active layer, and a second conductivity type clad layer including a second conductivity type intermediate layer on a first conductivity type semiconductor substrate to form a double hetero structure. Depositing an insulating film on the second conductivity type cladding layer and selectively etching the insulating film to form a stripe-shaped mask; and using the mask to form the second conductivity type cladding layer. Forming the second conductive type intermediate layer in an eaves-like shape in the ridge, embedding the ridge in the semiconductor layer containing Al using selective growth, and forming the insulating film mask. And a step of removing the semiconductor laser.
JP34367596A 1996-12-24 1996-12-24 Buried ridge type semiconductor laser and its manufacture Pending JPH10190144A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34367596A JPH10190144A (en) 1996-12-24 1996-12-24 Buried ridge type semiconductor laser and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34367596A JPH10190144A (en) 1996-12-24 1996-12-24 Buried ridge type semiconductor laser and its manufacture

Publications (1)

Publication Number Publication Date
JPH10190144A true JPH10190144A (en) 1998-07-21

Family

ID=18363380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34367596A Pending JPH10190144A (en) 1996-12-24 1996-12-24 Buried ridge type semiconductor laser and its manufacture

Country Status (1)

Country Link
JP (1) JPH10190144A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7479400B2 (en) 2004-07-15 2009-01-20 Sharp Kabushiki Kaisha Method of manufacturing semiconductor laser element by formation and removal of ridge part protrusion

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7479400B2 (en) 2004-07-15 2009-01-20 Sharp Kabushiki Kaisha Method of manufacturing semiconductor laser element by formation and removal of ridge part protrusion

Similar Documents

Publication Publication Date Title
JP2656397B2 (en) Method for manufacturing visible light laser diode
JP5280614B2 (en) Embedded heterostructure devices incorporating waveguide gratings fabricated by single step MOCVD
JPH07221392A (en) Quantum thin wire and its manufacture, quantum thin wire laser and its manufacture, manufacture of diffraction grating, and distributed feedback semiconductor laser
US5260230A (en) Method of manufacturing buried heterostructure semiconductor laser
JP5027647B2 (en) Embedded heterostructure devices fabricated by single step MOCVD
JPH0864906A (en) Manufacture of semiconductor device
US5465266A (en) Index-guided laser on a ridged (001) substrate
JP5169534B2 (en) Integrated optical semiconductor device manufacturing method and integrated optical semiconductor device
US5400356A (en) Index-guided laser on grooved (001) substrate
JPH10190144A (en) Buried ridge type semiconductor laser and its manufacture
JP2865160B2 (en) Manufacturing method of semiconductor laser
JPH05102607A (en) Manufacture of buried structure semiconductor laser
JP3022351B2 (en) Optical semiconductor device and method of manufacturing the same
JP3783244B2 (en) III-V compound semiconductor light emitting device manufacturing method
JP2699662B2 (en) Semiconductor laser and manufacturing method thereof
JPH057050A (en) Semiconductor laser device and manufacture thereof
JP4560885B2 (en) Compound semiconductor device and manufacturing method thereof, and semiconductor light emitting device and manufacturing method thereof
JPH0521891A (en) Manufacture of buried structure semiconductor laser
JP2830813B2 (en) Manufacturing method of self-pulsation type semiconductor laser
JPH0582911A (en) Visible rays laser diode and manufacture thereof
JPH0473987A (en) Manufacture of semiconductor device, semiconductor laser device and manufacture thereof
JPH04130692A (en) Semiconductor laser and manufacture thereof
JPH0786679A (en) Semiconductor light-emitting device and manufacture thereof
JP2005276928A (en) Semiconductor laser
JPH0983060A (en) Fabrication of semiconductor laser