JPH05217904A - 半導体レーザーダイオードの素子分離方法 - Google Patents
半導体レーザーダイオードの素子分離方法Info
- Publication number
- JPH05217904A JPH05217904A JP1670992A JP1670992A JPH05217904A JP H05217904 A JPH05217904 A JP H05217904A JP 1670992 A JP1670992 A JP 1670992A JP 1670992 A JP1670992 A JP 1670992A JP H05217904 A JPH05217904 A JP H05217904A
- Authority
- JP
- Japan
- Prior art keywords
- laser diode
- semiconductor laser
- etching
- separating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ウェーハ状態で製作される多数の半導体レー
ザーダイオードを単独素子に分離する分離溝５を、エッ
チングにより形成すると素子１の側面にひさし状の段差
８が形成されて、次工程で様々な問題が生じるので、エ
ッチング法に換わる段差が形成されない分離方法を提供
する。 【構成】 半導体基板２の素子１の分離溝形成予定部分
に、例えば常圧ＣＶＤ法により形成する酸化膜で、エピ
タキシャル成長がされない絶縁膜６を被着形成し、その
後、他の部分に、例えば有機金属ＶＰＥ法によってレー
ザーダイオード素子１をエピタキシャル成長層で形成す
る。これによって、絶縁膜６上に結果的に素子分離溝５
を形成する。
ザーダイオードを単独素子に分離する分離溝５を、エッ
チングにより形成すると素子１の側面にひさし状の段差
８が形成されて、次工程で様々な問題が生じるので、エ
ッチング法に換わる段差が形成されない分離方法を提供
する。 【構成】 半導体基板２の素子１の分離溝形成予定部分
に、例えば常圧ＣＶＤ法により形成する酸化膜で、エピ
タキシャル成長がされない絶縁膜６を被着形成し、その
後、他の部分に、例えば有機金属ＶＰＥ法によってレー
ザーダイオード素子１をエピタキシャル成長層で形成す
る。これによって、絶縁膜６上に結果的に素子分離溝５
を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、ウェーハ状態で製作
される半導体レーザーダイオードを、各素子に分離する
ための分離溝の形成方法に関する。
される半導体レーザーダイオードを、各素子に分離する
ための分離溝の形成方法に関する。
【０００２】
【従来の技術】半導体レーザーダイオードは、半導体基
板にエピタキシャル成長させたＰＮ接合からなる素子層
に電流を流して、コヒーレント光を放出させるものであ
る。この素子１を、図２に示すように半導体基板２上に
碁盤目状の整列状態で形成した後、素子別に良不良を判
別する検査は、図３に示すように、一列の素子１が連結
したバー状態で切り出し、各素子１の電極３に、個別に
検針４を当て、側面からの発光を調べている。このと
き、隣接する素子１に電流が流れると、個別検査ができ
なくなるので、各素子１を分離する溝５を、エッチング
により形成していた。
板にエピタキシャル成長させたＰＮ接合からなる素子層
に電流を流して、コヒーレント光を放出させるものであ
る。この素子１を、図２に示すように半導体基板２上に
碁盤目状の整列状態で形成した後、素子別に良不良を判
別する検査は、図３に示すように、一列の素子１が連結
したバー状態で切り出し、各素子１の電極３に、個別に
検針４を当て、側面からの発光を調べている。このと
き、隣接する素子１に電流が流れると、個別検査ができ
なくなるので、各素子１を分離する溝５を、エッチング
により形成していた。
【０００３】この分離溝５の従来の形成は、図４で説明
するエッチング法で行っていた。
するエッチング法で行っていた。
【０００４】まず、図４(a)に示すように、ウェーハ状
の半導体基板２の上にエピタキシャル成長法により素子
層６を形成し、次に、この素子層６の要所にフォトレジ
スト層（以下ＰＲ層という）７を形成する。次に、図４
(b)に示すように、ＰＲ層７のない部分をエッチングし
て分離溝５を形成する。この後、ＰＲ層７を除去した
後、保護膜としての酸化膜の全面被着、この酸化膜の電
極形成部分への窓開け、電極形成用金属膜の全面被着、
この金属膜の電極となる部分を覆うＰＲ層の形成、ドラ
イエッチングによる金属膜の不要部分の除去等を経て、
ウェーハ状態での工程を終了する。
の半導体基板２の上にエピタキシャル成長法により素子
層６を形成し、次に、この素子層６の要所にフォトレジ
スト層（以下ＰＲ層という）７を形成する。次に、図４
(b)に示すように、ＰＲ層７のない部分をエッチングし
て分離溝５を形成する。この後、ＰＲ層７を除去した
後、保護膜としての酸化膜の全面被着、この酸化膜の電
極形成部分への窓開け、電極形成用金属膜の全面被着、
この金属膜の電極となる部分を覆うＰＲ層の形成、ドラ
イエッチングによる金属膜の不要部分の除去等を経て、
ウェーハ状態での工程を終了する。
【０００５】
【発明が解決しようとする課題】上記選択エッチングに
より各素子１を確実に分離するには、かなり長めの時間
を掛けてエッチングを行なう必要があり、そのために必
要以上のエッチングがされることになる。また、エッチ
ング液はその組成が異なる様々な種類のものが使用さ
れ、そのエッチングレートが相違するので分離溝５の形
状が不安定になり、レートが高いエッチング液では、エ
ッチングが過剰に行われてしまうことがある。
より各素子１を確実に分離するには、かなり長めの時間
を掛けてエッチングを行なう必要があり、そのために必
要以上のエッチングがされることになる。また、エッチ
ング液はその組成が異なる様々な種類のものが使用さ
れ、そのエッチングレートが相違するので分離溝５の形
状が不安定になり、レートが高いエッチング液では、エ
ッチングが過剰に行われてしまうことがある。
【０００６】このように、必要以上のエッチングがされ
ると、残された素子部分の側面には図５に示すように、
ひさし状の段差８が形成され易い。この段差８がある
と、この後に、図３に示す電極３を形成するために行わ
れるフォトリソグラフィ工程で、段差の影になった部分
が露光されず、フォトレジストや金属膜がこの部分に、
ひげ状に残されることがある。これらのフォトレジスト
や金属膜は、素子を個別にパッケージした後に剥がれ
て、特性不良の原因となるゴミを発生させる問題を引き
起こす。
ると、残された素子部分の側面には図５に示すように、
ひさし状の段差８が形成され易い。この段差８がある
と、この後に、図３に示す電極３を形成するために行わ
れるフォトリソグラフィ工程で、段差の影になった部分
が露光されず、フォトレジストや金属膜がこの部分に、
ひげ状に残されることがある。これらのフォトレジスト
や金属膜は、素子を個別にパッケージした後に剥がれ
て、特性不良の原因となるゴミを発生させる問題を引き
起こす。
【０００７】また、ひさし状の段差８が形成されると、
図５に示したようにウェーハ状の半導体基板２から一列
の素子１をバー状に切出すとき、レーザー光が出る切出
し端面にクラックが入り、特性劣化の原因となることが
ある。
図５に示したようにウェーハ状の半導体基板２から一列
の素子１をバー状に切出すとき、レーザー光が出る切出
し端面にクラックが入り、特性劣化の原因となることが
ある。
【０００８】そこで本発明は、素子の分離溝を、段差の
原因となるエッチングを行なわないで、形成する方法を
提供することにより上記問題の解決を図る。
原因となるエッチングを行なわないで、形成する方法を
提供することにより上記問題の解決を図る。
【０００９】
【課題を解決するための手段】本発明の半導体レーザー
ダイオードの素子分離方法は、ウェーハ状の半導体基板
の素子の分離溝形成予定部分にエピタキシャル成長がさ
れない絶縁膜を予め被着形成し、その後、他の部分にエ
ピタキシャル成長によってレーザーダイオード素子を形
成する。
ダイオードの素子分離方法は、ウェーハ状の半導体基板
の素子の分離溝形成予定部分にエピタキシャル成長がさ
れない絶縁膜を予め被着形成し、その後、他の部分にエ
ピタキシャル成長によってレーザーダイオード素子を形
成する。
【００１０】このように選択的なエピタキシャル成長を
させるため、上記絶縁膜は、例えば常圧ＣＶＤ法により
形成する酸化膜を使用し、エピタキシャル成長層は、例
えば有機金属ＣＶＤ法を採用する。
させるため、上記絶縁膜は、例えば常圧ＣＶＤ法により
形成する酸化膜を使用し、エピタキシャル成長層は、例
えば有機金属ＣＶＤ法を採用する。
【００１１】
【作用】上述したように、素子の分離溝形成予定部分
に、絶縁膜を形成しておくと、この部分にはエピタキシ
ャル成長がなく、各素子がエピタキシャル成長により形
成されると、結果的に素子の分離溝が形成されることに
なる。
に、絶縁膜を形成しておくと、この部分にはエピタキシ
ャル成長がなく、各素子がエピタキシャル成長により形
成されると、結果的に素子の分離溝が形成されることに
なる。
【００１２】
【実施例】本発明による半導体レーザーダイオードの製
造工程を図１に示し、説明する。まず、図１(a) に示す
ように、ウェーハ状の半導体基板２の分離溝形成予定部
分に、絶縁膜９を形成する。これは、例えば、絶縁膜９
である酸化膜（ＳiＯ2）を所定の厚さだけ、常圧ＣＶＤ
（ケミカル・ベーパ・デポジション）法により全面形成
し、これにＰＲ層を全面に被着形成し、そのＰＲ層の分
離溝の形成予定部分に窓開けし、エッチング液を用いて
酸化膜を選択的にエッチング除去し、この後ＰＲ膜を溶
剤で除去して行なう。
造工程を図１に示し、説明する。まず、図１(a) に示す
ように、ウェーハ状の半導体基板２の分離溝形成予定部
分に、絶縁膜９を形成する。これは、例えば、絶縁膜９
である酸化膜（ＳiＯ2）を所定の厚さだけ、常圧ＣＶＤ
（ケミカル・ベーパ・デポジション）法により全面形成
し、これにＰＲ層を全面に被着形成し、そのＰＲ層の分
離溝の形成予定部分に窓開けし、エッチング液を用いて
酸化膜を選択的にエッチング除去し、この後ＰＲ膜を溶
剤で除去して行なう。
【００１３】次に、図１(a)に示すように、分離溝形成
予定部分に絶縁膜９が形成された半導体基板２に対し、
エピタキシャル成長法によってＰＮ接合からなる素子１
を形成する。このエピタキシャル成長工程は、絶縁層９
の上にエピタキシャル層が成長しないように、例えば所
定の圧力・温度・成長速度を保持した有機金属気相成長
法（ＭＯ−ＶＰＥ）によって行なう。ここで、気相成長
ガスに、添加される有機金属は、例えば、ＴＭＧ（トリ
メチルガリウム）またはＴＥＧ（トリエチルガリウム）
等が使用される。
予定部分に絶縁膜９が形成された半導体基板２に対し、
エピタキシャル成長法によってＰＮ接合からなる素子１
を形成する。このエピタキシャル成長工程は、絶縁層９
の上にエピタキシャル層が成長しないように、例えば所
定の圧力・温度・成長速度を保持した有機金属気相成長
法（ＭＯ−ＶＰＥ）によって行なう。ここで、気相成長
ガスに、添加される有機金属は、例えば、ＴＭＧ（トリ
メチルガリウム）またはＴＥＧ（トリエチルガリウム）
等が使用される。
【００１４】このようにして形成される素子１は、図１
(b)に示すように、絶縁膜９の上にエピタキシャル成長
がされないため結果的に形成された、分離溝５で区画さ
れている。
(b)に示すように、絶縁膜９の上にエピタキシャル成長
がされないため結果的に形成された、分離溝５で区画さ
れている。
【００１５】この後、保護膜としての酸化膜を全面に形
成し、さらにフォトリソグラフィ法により、この酸化膜
の電極形成部分への窓開け、電極形成用金属膜の全面被
着、ドライエッチングによる金属膜の不要部分の除去等
の工程によって、図３に示すように電極３を素子１上に
形成して、半導体レーザーダイオード製造のウェーハ状
態での最終工程が終了する。
成し、さらにフォトリソグラフィ法により、この酸化膜
の電極形成部分への窓開け、電極形成用金属膜の全面被
着、ドライエッチングによる金属膜の不要部分の除去等
の工程によって、図３に示すように電極３を素子１上に
形成して、半導体レーザーダイオード製造のウェーハ状
態での最終工程が終了する。
【００１６】このとき、各素子１の側面は、エピタキシ
ャル成長の自然な傾斜を持ち、段差によるひさし等は形
成されていないので、露光工程やドライエッチング工程
で陰になる部分はなく、電極層形成時のＰＲ工程で、フ
ォトレジストや金属膜が残されることはない。したがっ
て、残されたフォトレジストや金属膜が、半導体レーザ
ーダイオードのパッケージ後に剥がれて、ゴミとなり特
性劣化の原因となることはなくなる。
ャル成長の自然な傾斜を持ち、段差によるひさし等は形
成されていないので、露光工程やドライエッチング工程
で陰になる部分はなく、電極層形成時のＰＲ工程で、フ
ォトレジストや金属膜が残されることはない。したがっ
て、残されたフォトレジストや金属膜が、半導体レーザ
ーダイオードのパッケージ後に剥がれて、ゴミとなり特
性劣化の原因となることはなくなる。
【００１７】このように半導体レーザーダイオードの素
子１が形成された半導体基板２を、図５に示すように、
一列の素子１が連なるようにバー状に切出し、検針４を
各素子１に当てる検査を行う。この切出しの際にも、各
素子１の側面には段差が形成されていないので、段差部
からクラックが入る現象はなくなり、歩止まり向上が図
れ、このクラックによる特性劣化はなくなる。
子１が形成された半導体基板２を、図５に示すように、
一列の素子１が連なるようにバー状に切出し、検針４を
各素子１に当てる検査を行う。この切出しの際にも、各
素子１の側面には段差が形成されていないので、段差部
からクラックが入る現象はなくなり、歩止まり向上が図
れ、このクラックによる特性劣化はなくなる。
【００１８】
【発明の効果】この発明によれば、エピタキシャル成長
がされない絶縁膜を除く部分に、半導体レーザーダイオ
ードの素子をエピタキシャル成長法で形成することによ
り、素子の個別検査に必要な分離溝を、段差のない自然
な形状で作ることができる。したがって、この後に行わ
れる、電極形成工程におけるフォトレジスト及び金属膜
の残留現象をなくして、製品の信頼性を向上するととも
に、素子分離前の検査のためのバー状態への切出し時に
おける段差によるクラックの発生をなくして、歩止向上
を図ることができる。
がされない絶縁膜を除く部分に、半導体レーザーダイオ
ードの素子をエピタキシャル成長法で形成することによ
り、素子の個別検査に必要な分離溝を、段差のない自然
な形状で作ることができる。したがって、この後に行わ
れる、電極形成工程におけるフォトレジスト及び金属膜
の残留現象をなくして、製品の信頼性を向上するととも
に、素子分離前の検査のためのバー状態への切出し時に
おける段差によるクラックの発生をなくして、歩止向上
を図ることができる。
【図１】この発明による半導体レーザーダイオードの製
造工程を断面で示す斜視図
造工程を断面で示す斜視図
【図２】ウェーハ状態の半導体レーザーダイオードを示
す平面図
す平面図
【図３】検査のためウェーハから連結状態でバー状に切
出された半導体レーザーダイオードを示す斜視図
出された半導体レーザーダイオードを示す斜視図
【図４】従来方法による半導体レーザーダイオードの素
子分離溝の形成方法を示す断面図
子分離溝の形成方法を示す断面図
【図５】図４に示す方法によって分離溝を形成した場合
にひさし状の段差が形成される様子を断面にして示す半
導体ウェーハの部分斜視図
にひさし状の段差が形成される様子を断面にして示す半
導体ウェーハの部分斜視図
１ 半導体レーザーダイオードの素子 ２ 半導体基板 ３ 電極 ４ 検針 ５ 素子の分離溝 ９ 絶縁膜
Claims (3)
- 【請求項１】 ウェーハ状半導体基板の素子分離溝形成
予定部分にエピタキシャル成長がされない絶縁膜を予め
被着形成し、前記絶縁膜を形成した以外の部分にエピタ
キシャル成長させて、レーザーダイオード素子を形成す
ることを特徴とする半導体レーザーダイオードの素子分
離方法。 - 【請求項２】 絶縁膜を常圧ＣＶＤ法により形成するこ
とを特徴とする請求項１記載の半導体レーザーダイオー
ドの素子分離方法。 - 【請求項３】 エピタキシャル成長層を有機金属ＶＰＥ
法で生成することを特徴とする請求項１記載の半導体レ
ーザーダイオードの素子分離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1670992A JPH05217904A (ja) | 1992-01-31 | 1992-01-31 | 半導体レーザーダイオードの素子分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1670992A JPH05217904A (ja) | 1992-01-31 | 1992-01-31 | 半導体レーザーダイオードの素子分離方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05217904A true JPH05217904A (ja) | 1993-08-27 |
Family
ID=11923802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1670992A Pending JPH05217904A (ja) | 1992-01-31 | 1992-01-31 | 半導体レーザーダイオードの素子分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05217904A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1988007027A1 (en) * | 1987-03-09 | 1988-09-22 | Dai Nippon Insatsu Kabushiki Kaisha | Method of producing decorative interlayer for laminated glass |
| WO2004086580A1 (ja) * | 2003-03-26 | 2004-10-07 | Nec Corporation | 半導体レーザおよびその製造方法 |
| WO2004086579A1 (ja) * | 2003-03-25 | 2004-10-07 | Matsushita Electric Industrial Co., Ltd. | 窒化物半導体素子およびその製造方法 |
-
1992
- 1992-01-31 JP JP1670992A patent/JPH05217904A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1988007027A1 (en) * | 1987-03-09 | 1988-09-22 | Dai Nippon Insatsu Kabushiki Kaisha | Method of producing decorative interlayer for laminated glass |
| WO2004086579A1 (ja) * | 2003-03-25 | 2004-10-07 | Matsushita Electric Industrial Co., Ltd. | 窒化物半導体素子およびその製造方法 |
| CN100349341C (zh) * | 2003-03-25 | 2007-11-14 | 松下电器产业株式会社 | 氮化物半导体元件及其制造方法 |
| US7338827B2 (en) | 2003-03-25 | 2008-03-04 | Matsushita Electric Industrial Co., Ltd. | Nitride semiconductor laser and method for fabricating the same |
| US8198637B2 (en) | 2003-03-25 | 2012-06-12 | Panasonic Corporation | Nitride semiconductor laser and method for fabricating the same |
| WO2004086580A1 (ja) * | 2003-03-26 | 2004-10-07 | Nec Corporation | 半導体レーザおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6100104A (en) | Method for fabricating a plurality of semiconductor bodies | |
| US6197609B1 (en) | Method for manufacturing semiconductor light emitting device | |
| US4952526A (en) | Method for the fabrication of an alternation of layers of monocrystalline semiconducting material and layers of insulating material | |
| JP2656397B2 (ja) | 可視光レーザダイオードの製造方法 | |
| JP5313651B2 (ja) | 半導体素子の製造方法 | |
| JP4901477B2 (ja) | 窒化化合物半導体素子およびその製造方法 | |
| US20050218416A1 (en) | Nitride semiconductor light-emitting device and process for producing the same | |
| CN101160699A (zh) | 高可靠性的蚀刻小面光子器件 | |
| KR100251587B1 (ko) | 반도체레이저장치 및 반도체레이저장치의 제조방법(semiconductor laser device and fabricationg method of semiconductor laser device) | |
| JPH10135140A (ja) | ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子 | |
| JPH05217904A (ja) | 半導体レーザーダイオードの素子分離方法 | |
| JP2005019590A (ja) | 半導体装置の製造方法 | |
| EP0982819B1 (en) | Epitaxial facet formation for laser diodes based on III-V material systems | |
| JP2011155057A (ja) | 半導体デバイスの製造方法および半導体基板 | |
| JP3956422B2 (ja) | ３−５族化合物半導体チップの製造方法 | |
| JPS60960B2 (ja) | 窒化ガリウム発光素子アレイの製造方法 | |
| JP4720051B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法 | |
| JP4285928B2 (ja) | 半導体層の形成方法 | |
| JPH0555143A (ja) | 円形ウエハ上の結晶成長方法 | |
| JPS58125886A (ja) | 半導体装置の製造方法 | |
| JPH11162885A (ja) | 半導体素子の製造方法 | |
| EP0509452A1 (en) | Light emitting device having stepped non-nucleation layer | |
| KR960015785B1 (ko) | 재성장에 의한 이종접합 계면 형성방법 및 그를 이용한 다이오드 제조방법 | |
| JP2949886B2 (ja) | 半導体ウェハー及びその製造方法 | |
| KR940008578B1 (ko) | 반도체 레이저 다이오드의 단면 보호막 형성방법 |