JPH05216064A

JPH05216064A - アクティブマトリクス液晶表示装置及びその製造方法

Info

Publication number: JPH05216064A
Application number: JP9220092A
Authority: JP
Inventors: Takayuki Wakui; 陽行和久井; Ryuichi Saito; 隆一斉藤; Fumiaki Nemoto; 文明根本
Original assignee: Hitachi Ltd; Hitachi Haramachi Electronics Ltd
Current assignee: Hitachi Ltd; Hitachi Power Semiconductor Device Ltd
Priority date: 1992-02-05
Filing date: 1992-02-05
Publication date: 1993-08-27

Abstract

(57)【要約】【目的】大画面化し高精細化して１画素のサイズが小
さくなっても、開口率の減少を最小限に抑制したアクテ
ィブマトリクス液晶表示装置を提供する。【構成】下部透明ガラス基板４００上の絶縁膜４００
Ａに溝１００Ａを形成し、溝１００Ａ上に、第１の電極
４１１Ａと、絶縁層４１２Ａと、第２の電極（透明画素
電極）４２０Ａとを配置し、完全保持容量素子３１０を
構成する。【効果】溝１００Ａの側壁も容量として働くので、画
素内に占める完全保持容量素子３１０の面積を減少させ
て、開口率をあげることができる。また、溝内に容量を
形成できるため、従来の平面構造のパターンニング時の
サイドエッチ等により生じていた容量の変動を減少さ
せ、安定に駆動できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリクス
液晶表示装置に係り、特に、薄膜トランジスタ駆動方式
液晶表示装置の完全保持容量素子の構造に関する。

【０００２】

【従来の技術】液晶表示装置の一つとして薄膜トランジ
スタ（Thin Film Transistor）ＴＦＴを用いた薄膜トラ
ンジスタ駆動方式のＴＦＴ液晶表示装置が知られてい
る。このＴＦＴ液晶表示装置は、ガラスなどの透明基板
上に形成されたＴＦＴにより１画素ごとに液晶への印加
電圧を制御するため、画像が鮮明であり、ＯＡ機器やＴ
Ｖ等に広く用いられつつある。これらの用途には、作業
性等の点から、１０インチ以上の大画面が望まれてい
る。また、文字や図形を鮮明に表示するため、１画素の
サイズを小さくして、いわゆる精細度を高くすることが
要求されている。

【０００３】図２７は、ＴＦＴ液晶表示装置の１画素の
等価回路を示す回路図である。走査信号線５１１と映像
信号線５１２との交差部に、薄膜トランジスタＴＦＴ５
１０が配置され、このＴＦＴ５１０の負荷として液晶容
量５１３と完全保持容量素子５１４との並列回路が接続
されている。走査信号線５１１の信号に応じてＴＦＴ５
１０がＯＮ状態になると、映像信号線５１２の電位が画
素電極部５１５に書き込まれ、液晶容量５１３と完全保
持容量素子５１４に電荷が蓄積される。ＴＦＴ５１０が
ＯＦＦ状態になると，液晶容量５１３と完全保持容量素
子５１４とに蓄積された電荷は保持される。

【０００４】液晶は直流電圧が印加され続けると劣化す
るので、上記の書き込みと保持とは共通電極信号線５１
６の電位に対して交互に正負の極性となるように行われ
る。ただし、走査信号線５１１と画素電極部５１５との
間の寄生容量Ｃgs５１７による容量結合のため、画素電
極部５１５の電位には走査信号の変動に同期した電位変
動（飛込み電圧）が生ずるので、共通電極信号線５１６
の電位は、液晶に加わる直流電圧成分を許容値以下にす
る電位（最適共通電位）に調節される。

【０００５】液晶に加わる直流電圧成分の許容値は、液
晶材料によって異なるが、ほとんどの材料で２００ｍＶ
程度である。このようにして画素電極部５１５に書き込
まれ保持された電位と共通電極信号線５１６の電位との
電位差を時間平均すると、液晶容量５１３に実効的に加
わる電圧Ｖrmsが決まる。この実効電圧Ｖrmsにより液晶
の配向状態が決まり、液晶の光透過率が制御される。

【０００６】ここで、完全保持容量素子５１４の容量値
を寄生容量Ｃgs５１７よりも十分大きくすると、画素電
極部５１５の電位変動すなわち飛込み電圧を低減でき
る。また、ＴＦＴ５１０や液晶容量５１３などのリーク
電流による蓄積電荷の減少を抑制し実効電圧Ｖrms の変
動を低減し、さらに、完全保持容量素子５１４および液
晶容量５１３の一方の電極である共通電極信号線５１６
の信号を映像信号線５１２の信号と同期して交流的に駆
動すると、映像信号線５１２の信号振幅を小さくでき
る。この交流駆動のパルス幅（１周期の１／２）は、通
常、１走査信号線の選択時間と同一に設定される。この
ような利点があることから、完全保持容量素子５１４
は、ＴＦＴ駆動方式液晶表示装置の画素に必須の回路要
素となってきている。なお、この種の装置として関連す
るものには、特公平２−１０９５５号等が挙げられる。

【０００７】図２８は、本発明者等が先に提案したアク
ティブマトリクス方式液晶表示装置の液晶表示部の構造
を示す図である。各画素は、隣接する２本の走査信号線
（ゲート信号線または水平信号線）５１１と隣接する２
本の映像信号線（ドレイン信号線または垂直信号線）５
１２との交差領域部（４本の信号線で囲まれた領域内お
よび信号線上）に配置されている。走査信号線５１１
は、行方向に延び、列方向に複数本配置されている。映
像信号線５１２は、列方向に延び、行方向に複数本配置
されている。また、共通電極信号線５１６が各走査信号
線５１１の間に走査信号線５１１と平行して行方向に延
び、列方向に複数本配置されている。

【０００８】各画素のＴＦＴ５１０は、一画素に一個ず
つ配置されている。各ＴＦＴ５１０は、画素の下側の走
査信号線５１１上に配置され、走査信号線５１１がＴＦ
Ｔ５１０のゲート電極になっている。ＴＦＴ５１０のチ
ャンネル方向（ソース・ドレイン間を電流が流れる方
向）は、映像信号線５１２の方向と平行になるように配
置されている。ソース電極５０７は、ＴＦＴ５１０の上
側に配置され、その端部は、透明画素電極５１５に接続
されている。ドレイン電極５０８は、ＴＦＴ５１０の下
側に配置され、画素の左側の映像信号線５１２に接続さ
れている。共通電極信号線５１０は、走査信号線５１１
の間に配置されている。共通電極信号線５１６と走査信
号線５１１との間隔は、ほぼ一定となっている。共通電
極信号線５１６と透明画素電極５１５との交差部には、
完全保持容量素子５１４が形成されている。

【０００９】ＴＦＴ５１０のＷ（チャネル幅）／Ｌ（チ
ャネル長）の比率やソース電極５０７と走査信号線５１
１との重なり容量（Ｃgs）等により、一画素当たり必要
な完全保持容量素子５１４の容量値が決まり、絶縁膜の
単位面積あたりの容量値から完全保持容量素子５１４の
面積が決定される。完全保持容量素子５１４は、長方形
であり、左右方向の幅は、透明画素電極５１５の幅と同
一となっている。したがって、必要な容量値に応じて、
図の上下方向の長さが決定される。

【００１０】このように従来技術では、完全保持容量素
子５１４は、通常、画素内部に形成されていた。このた
め、画素の開口率が減少し、光透過率の低下を招き、コ
ントラストが低下し、鮮明な画面表示ができなくなると
いう問題があった。特に、高精細度の表示装置を実現し
ようとすると、この欠点は、ますます顕著になる。

【００１１】なお、基板の溝の側壁および底面に容量を
形成し、記憶素子として利用する例には、特開昭６１−
５１９６５号や特開昭６３−１２４４５４号等がある。
しかし、これらの従来例においては、単なる記憶素子と
しての利用を想定しているに過ぎず、機能素子と容量と
が分離領域内で同一基板内に形成されているために、ア
クティブマトリクス液晶表示装置に適用した場合、液晶
表示部分の光の透過率が低下してしまうという欠点があ
り、実用的ではなかった。

【００１２】

【発明が解決しようとする課題】上記従来技術は、完全
保持容量素子が満たすべき諸条件、特に液晶表示装置を
大画面化し高精細化する際に重要となる開口率について
の配慮が足りなかった。すなわち、高精細化により１画
素のサイズが小さくなると、完全保持容量素子の占める
面積が相対的に大きくなり、開口率の減少を招いてい
た。

【００１３】また、液晶表示装置を大画面化し高精細化
すると、画素の横方向の走査信号と縦方向の映像信号の
線数すなわち画素の繰返し数が多くなる。画面最上部の
走査信号線から最下部の走査信号線まで走査する周期
は、人間の目にちらつきとして感じられない程度すなわ
ち１／６０秒程度が最大値となるため、走査信号線数が
多くなると、１線あたりの選択時間が短くなる。例え
ば、１０インチ基板上に走査信号線７８０本で映像信号
線３３６０本の液晶表示装置を形成する場合、１走査信
号線あたりの選択時間は２０ｍｓ程度と短くなる。映像
信号線および共通電極信号線の駆動信号のパルス幅は、
１走査信号線当たりの選択時間と同一とするため約２０
ｍｓとなり、２５ｋＨｚ程度の高い周波数で交流駆動さ
れることとなる。したがって、駆動波形のタイミングず
れ，なまり，雑音により、書き込みや保持等の画素特性
が影響を受けやすくなり、最適共通電位の変動やしきい
値の変動などの不良が起きやすくなる。特に、共通電極
信号線の波形は、画素電極部の電位を左右するので、駆
動方法を適切に設定することが必要となっていた。

【００１４】さらに、高精細化により１画素のサイズが
小さくなると、光が透過せず表示部分とはならない薄膜
トランジスタや完全保持容量素子が、画素に対し相対的
に大きくなる。その結果、表示部の不連続性が顕著にな
り、これらの部分が解像度を劣化させる原因となる。

【００１５】加えて、画素内に完全保持容量素子を形成
しようとすると、その位置関係によっては、液晶分子を
配向させようとした場合、配向むらが発生し、表示に悪
影響を与えることがあった。

【００１６】本発明の目的は、大画面化し高精細化して
１画素のサイズが小さくなっても、開口率の減少を最小
限に抑制したアクティブマトリクス液晶表示装置を提供
することである。

【００１７】本発明の他の目的は、画面内での最適共通
電位のばらつきがより少ないアクティブマトリクス液晶
表示装置を提供することである。

【００１８】本発明の別の目的は、配向むらがより少な
いアクティブマトリクス液晶表示装置を提供することで
ある。

【００１９】

【課題を解決するための手段】本発明は、上記目的を達
成するために、透明ガラス基板に形成された走査信号線
にゲート電極が接続されるとともに映像信号線にドレイ
ン電極が接続された薄膜トランジスタＴＦＴと、このＴ
ＦＴのソース電極に一方の電極が接続されるとともに他
方の電極を共通電極に接続された液晶容量と、その液晶
容量と並列接続された完全保持容量素子とからなる画素
を規則的に配列してなるアクティブマトリクス液晶表示
装置において、完全保持容量素子が、ガラス基板に対し
て少なくとも垂直方向に形成された溝内に構成された容
量素子を含むアクティブマトリクス液晶表示装置を提案
するものである。

【００２０】前記完全保持容量素子の溝内の容量素子
は、溝の側壁に形成された第１の透明画素電極と、その
上に形成される第２の透明画素電極と、両透明画素電極
間に挟まれた絶縁膜とからなる。完全保持容量素子の溝
内の容量素子は、溝の側壁および底面に形成してもよ
い。また、一つの画素内に複数個形成することも可能で
ある。さらに、第２の透明画素電極の端部に遮光層を設
けることもできる。

【００２１】これらののアクティブマトリクス液晶表示
装置は、情報処理装置の液晶ディスプレイや投射型液晶
ディスプレイの光シャッタ手段として応用できる。

【００２２】本発明はまた、上記目的を達成するため
に、透明ガラス基板に絶縁膜を形成する工程と、絶縁膜
に完全保持容量素子を配置すべき溝を形成する工程と、
薄膜トランジスタＴＦＴのゲート電極を形成する工程
と、完全保持容量素子の絶縁層およびＴＦＴのゲート絶
縁膜を共通に形成する工程と、ＴＦＴを形成する工程
と、ＴＦＴのドレイン電極およびソース電極を形成する
工程と、完全保持容量素子の透明画素電極を形成する工
程とを含むアクティブマトリクス液晶表示装置の製造方
法を提案するものである。

【００２３】本発明はさらに、上記目的を達成するため
に、透明ガラス基板に絶縁膜と薄膜トランジスタＴＦＴ
となる非晶質Ｓｉ半導体を形成する工程と、絶縁膜に完
全保持容量素子を配置すべき溝を形成する工程と、完全
保持容量素子の接続線およびＴＦＴのゲート電極を形成
する工程と、完全保持容量素子の金属性側壁およびＴＦ
Ｔのドレイン電極とソース電極とを形成する工程と、完
全保持容量素子の絶縁層を形成する工程と、ＴＦＴのソ
ース電極と完全保持容量素子とを接続する接続口を形成
する工程と、完全保持容量素子の透明画素電極を形成す
る工程とを含むアクティブマトリクス液晶表示装置の製
造方法を提案するものである。

【００２４】

【作用】本発明においては、画素内および画素外に一部
突き出るように溝を形成し、側壁および底面並びに側壁
を乗り越えた一部を完全保持容量素子としたので、大画
面化し高精細化して１画素のサイズが小さくなっても、
開口率の減少を最小限に抑制できる。

【００２５】また、完全保持容量素子を画素内に立体的
に形成したことから、パターンニング時に完全保持容量
素子の加工面が減少し、最適共通電位の面内での完全保
持容量素子の容量のばらつきを低減できる。

【００２６】さらに、画素に対しその周辺部を取り囲む
ように完全保持容量素子を形成したので、画素内特に透
明電極内の凹凸が解消され、配向膜形成方法の一つであ
るラビングのむらが発生しにくくなり、表示部分となる
面の配向むらを減少させることができる。

【００２７】

【実施例】次に、図１〜図２６を参照して、本発明によ
るＴＦＴ液晶表示装置の実施例を説明する。まず、本発
明によるＴＦＴ液晶表示装置の液晶表示部の平面構造，
断面構造，製造方法を説明し、次に、本発明に特徴的な
完全保持容量素子の構成を説明し、最後に、液晶表示装
置の全体構成を説明する。

【００２８】図１は、本発明によるＴＦＴ液晶表示装置
の一実施例における液晶表示部の一画素の構造を示す図
であり、図２は、図１の実施例をＡ−Ａ方向から見た断
面図である。

【００２９】本発明の液晶表示装置においては、図２に
示すように、下部透明ガラス基板４００の内側（液晶
側）の表面上に、ＴＦＴおよび透明画素電極を有する画
素が形成されている。一方、上部透明ガラス基板４０３
の内側（液晶側）の表面上にはカラーフィルタ４５１が
設けられている。上下の透明ガラス基板４００と４０３
との間には、液晶４５０が封入されている。上下の透明
ガラス基板４００，４０３の厚さは、例えば１.１mm 程
度である。

【００３０】図１は、下部透明ガラス基板４００を内側
（液晶側）から見た図であり、下部透明ガラス基板４０
０上のパターンのみを示している。各画素は、隣接する
２本の走査信号線（ゲート信号線または水平信号線）４
０２と、隣接する２本の映像信号線（ドレイン信号線ま
たは垂直信号線）４０１との交差領域部（４本の信号線
で囲まれた領域内および信号線上）に配置されている。
走査信号線４０２は、行方向に延びており、列方向に複
数本配置されている。映像信号線４０１は、列方向に延
びており、行方向に複数本配置されている。また、共通
電極信号線４３０が、各走査信号線４０２の間に走査信
号線４０２と平行して、行方向に延びており、列方向に
複数本配置されている。

【００３１】なお、これらの信号線は、液晶表示部の周
辺でそれぞれ駆動回路に接続されている。すなわち、各
走査信号線４０２は、行方向に延びた先端例えば左端
で、透明ガラス基板上の端子部に接続されている。各端
子は、ＴＡＢ(Tape AutomaticBonding)方式で接続さ
れ、半導体基板内の走査信号駆動回路の各出力部に接続
されている。各映像信号線４０２は、列方向に延びた先
端すなわち上端および下端で、一本毎に互い違いに引出
され、それぞれ端子部に接続されている。各端子はＴＡ
Ｂ方式で接続され、半導体基板内の映像信号駆動回路の
各出力部に接続されている。また、共通電極信号線４３
０は、行方向に延びた先端例えば右端で、共通電極に接
続されている。この共通電極は、端子部に接続されてい
る。その端子部は、フレキシブルプリント基板ＦＰＣ上
の電極に接続され、共通電極駆動回路の出力部に接続さ
れている。

【００３２】図１に示すように、各画素のＴＦＴ４１０
は、一画素に一個配置されている。ＴＦＴ４１０は、主
に、ゲート電極４１１と、絶縁膜と、非晶質Ｓｉ半導体
３０６と、一対のソース電極４１４およびドレイン電極
４１５とからなる。なお、ソース電極とドレイン電極と
は、本来、その間のバイアス極性によって決まり、本表
示装置ではその極性が動作中反転するので、ソース電極
とドレイン電極とは動作中入れ替わる。ただし、以下の
説明では、便宜上、一方をソース電極，他方をドレイン
電極と固定して表現する。

【００３３】図１に示すように、本発明の画素では、Ｔ
ＦＴ４１０は，画素の下側の走査信号線４０２上に配置
される。この走査信号線４０２は、ＴＦＴ４１０のゲー
ト電極になっている。ＴＦＴ４１０のチャンネル方向
（ソース・ドレイン間を電流が流れる方向）は、映像信
号線４０１の方向と平行になるように配置されている。
ソース電極４１４は、ＴＦＴ４１０の上側に配置され、
その端部は、透明画素電極４２０に接続されている。ド
レイン電極４１５は、ＴＦＴ４１０の下側に配置され、
画素の左側の映像信号線４０１に接続されている。すな
わち、本実施例では、画素は、下側の走査信号線４０２
と左側の映像信号線４０１とにより制御される。ＴＦＴ
４１０のソース・ドレイン電極間の距離であるチャンネ
ル長Ｌとチャンネル幅Ｗの比、すなわち、相互コンダク
タンスｇｍを決定するファクタとなるＷ／Ｌは、本実施
例では約３に設定されている。この値は、フレーム周波
数，走査信号線数，薄膜トランジスタの移動度，液晶容
量値，完全保持容量値などに加え、加工時の寸法シフト
を考慮して設定される。

【００３４】共通電極信号線４３０は、走査信号線４０
２の間に配置されている。共通電極信号線４３０と走査
信号線４０２との間隔は、ほぼ一定となっている。共通
電極信号線４３０と透明画素電極４２０との交差部に
は、完全保持容量素子３１０が形成されているが、ここ
では、単に平面状態で説明している。一画素当たりに必
要な完全保持容量素子３１０の容量値は、ＴＦＴ４１０
の比Ｗ／Ｌやソース電極４１４と走査信号線４０１との
重なり容量Ｃgsなどにより決まる。完全保持容量素子３
１０の面積は、絶縁膜の単位面積当たりの容量値から決
定される。透明画素電極４２０上には、乗り越え電極３
２３が設けられている。乗り越え電極３２３は、例え
ば、ソース電極４１４およびドレイン電極４１５と同一
の層で形成され、共通電極信号線４３０に重なっている
部分と重なっていない部分の透明画素電極４２０を電気
的に接続している。乗り越え電極３２３は、共通電極信
号線４３０の段差部での透明画素電極４２０の断線によ
る表示不良を防止している。

【００３５】走査信号線４０２および共通電極信号線４
３０と映像信号線４０１との交差部には、これら信号線
間のショートを無くすために、ＴＦＴ４１０の非晶質Ｓ
ｉ半導体４１０と同一の層からなる非晶質Ｓｉ半導体３
０５，３１１を設けてある。

【００３６】透明画素電極４２０は、映像信号線４０
１，非晶質Ｓｉ半導体３０５，３１１，ドレイン電極４
１５などとショートしない範囲で、最大限の面積に設定
されている。透明画素電極４２０の端部には、遮光層４
７０が設けられ、透明画素電極４２０の周辺からの光の
漏れを部分的に防いでいる。透明画素電極４２０は、ソ
ース電極４１４と同一の電位であり、透明画素電極４２
０への映像信号線４０１の電位の書き込みおよび透明画
素電極４２０の電位の保持は、ＴＦＴ４１０のオン／オ
フにより制御されている。

【００３７】図１の画素は、行方向および列方向に画素
の横寸法３１６および縦寸法３１７を繰返しピッチとし
て配置されている。このように形成されている下部透明
ガラス基板に対向して、上部透明ガラス基板が設けられ
ている。

【００３８】図３は、画素を複数配置した液晶表示部の
要部の上部透明ガラス基板のカラーフィルタパターンを
示したものである。図３では、下部透明ガラス基板上の
画素パターンとカラーフィルタパターンとの位置関係を
明らかにするため、画素の横寸法３１６および縦寸法３
１７の枠を破線で示してある。なお、図３のカラーフィ
ルタのパターンは、上部透明ガラス基板の背面（液晶の
反対側）から見た平面図である。図３から明らかなよう
に、カラーフィルタは、画素に対向する位置に各画素毎
に構成され、染め分けられている。すなわち、カラーフ
ィルタは、画素と同様に、隣接する２本の走査信号線と
隣接する２本の映像信号線との交差領域部に形成されて
いる。上部透明ガラス基板の内側（液晶側）の表面上に
は、遮光層３１８，赤色フィルタ層Ｒ，緑色フィルタ層
Ｇ，青色フィルタ層Ｂのパターンが形成され、さらに、
液晶表示部全面にわたって、共通透明電極が設けられて
いる。赤色フィルタ層Ｒ、緑色フィルタ層Ｇ、青色フィ
ルタ層Ｂのパターンは列方向に延びており、行方向に
Ｒ，Ｇ，Ｂの順で配置されている。すなわち、フィルタ
の色は列方向については単一色となっている。このよう
に、カラーフィルタは縦ストライプ配置の構造となって
いる。

【００３９】図４は、下部透明ガラス基板上の画素パタ
ーンと上部透明ガラス基板上のカラーフィルタパターン
とを同時に示している。本発明の液晶表示装置において
は、並列配置されているＲ，Ｇ，Ｂそれぞれの画素の色
が混色され、多色表示している。換言すれば、横方向に
並列配置された３個の画素で表示の１単位すなわち１ド
ットが構成されている。１ドットの横寸法と縦寸法は、
ほぼ同一になるように設定されている。したがって、１
画素の横寸法３１６は縦寸法３１７のほぼ３分の１に設
定されている。

【００４０】このような構造のドットが、所定個数配置
され、液晶表示部を形成している。液晶表示部の下部透
明ガラス基板の背面（液晶の反対側）には光源（バック
ライト）が設置されている。下部透明ガラス基板上の画
素の透明画素電極と上部透明ガラス基板上の共通透明電
極との間の電圧（交流電圧の実効値）が、上下ガラス基
板間の液晶に印加されると、液晶の配向状態が変化し、
バックライトの光透過率を変化させ、表示がなされる。
液晶表示装置を高精細度にするには、１ドットの寸法を
小さくする。例えば、１ドットの寸法を０.２ｍｍ程度
とすると、高精細度のＴＦＴカラー液晶表示装置が得ら
れる。

【００４１】次に、本発明の液晶表示装置の断面構造お
よび製造方法ついて説明する。図５は、図１実施例の電
極形成工程後の画素パターンを示す図である。図２の断
面構造に示されているように、各画素のＴＦＴ４１０
は、主に、ゲート電極４１１と、ゲート絶縁膜４１２
と、ｉ型（真性＝intrinsic＝導電型不純物がドープさ
れていない）非晶質Ｓｉ半導体層４１３と、一対のソー
ス電極４１４およびドレイン電極４１５とからなる。ゲ
ート電極４１１は、例えばアルミニウム膜を用い、１０
０ｎｍ程度の膜厚に形成される。ゲート電極４１１は、
Ｓｉ半導体層４１３を完全に覆うように（下方からみ
て）それより大きく形成されている。したがって、下部
透明ガラス基板４００の下方に蛍光灯等のバックライト
を取り付けた場合、この不透明のゲート電極４１１が影
となって、Ｓｉ半導体層４１３にはバックライト光が当
たらず、光照射による導電現象すなわちＴＦＴ４１０の
オフ特性劣化が起こりにくくなる。遮光機能の面からだ
け考えれば、ゲート電極およびその配線は単一の層で一
体に形成してもよい。この場合、不透明導電材料として
Ｓｉを含有させたＡｌ，純Ａｌ，およびＰｄを含有させ
たＡｌ等を採用できる。

【００４２】ＴＦＴ４１０のゲート絶縁膜４１２は、ゲ
ート電極４１１および走査信号線４０２の上層に形成さ
れている。ゲート絶縁膜４１２は、例えば、プラズマＣ
ＶＤ法で形成された窒化珪素膜を用い、３００ｎｍ程度
の厚さに形成される。ゲート絶縁膜４１２は、例えばア
ルミニウム膜を陽極化成等によりゲート電極４４１を一
部アルミナ化し、アルミナゲート絶縁膜４１６として用
いるいわゆる２層ゲート絶縁膜構造となっている。アル
ミナゲート絶縁膜４１６は、ゲート電極４１１と上層の
配線部分例えば走査信号線４０１およびドレイン４１
５，ソース電極４１４に用いられる金属膜との短絡防止
としても作用する。

【００４３】図６は、図１実施例の島状Ｓｉ半導体層を
形成する工程後の画素パターンを示す図である。Ｓｉ型
半導体層４１３は、アモルファスシリコン膜または多結
晶シリコン膜で、約１８０ｎｍ程度の厚さに形成され
る。Ｓｉ半導体層４１３は、供給ガスの成分を変えて窒
化珪素ゲート絶縁膜４１２の形成とともに、同じプラズ
マＣＶＤ装置で連続して、しかもその装置から外部に露
出することなく形成される。また、オーミックコンタク
ト用のりんをドープしたｎ＋半導体層４１３ａも同様
に、連続して、約４０ｎｍの厚さに形成される。その
後、下部透明ガラス基板４００は、ＣＶＤ装置から外に
出される。そして、ホトリソグラフィ技術によって、Ｓ
ｉ半導体層４１３が島状にパターニングされる。

【００４４】図７は、図１実施例の透明画素電極を形成
する工程後の画素パターンを示す図である。透明画素電
極４２０は、スパッタ法により形成された透明導電膜
（ＩＴＯ：ネサ膜）を用い、１２０ｎｍから２００ｎｍ
の膜厚に形成される。その後、ホトリソグラフィ技術に
より、各画素毎にパターニングされる。

【００４５】図８は、図１実施例の下部透明ガラス基板
上の画素パターン完成後のその画素パターンを示す図で
ある。図２のソース電極４１４とドレイン電極４１５と
は、各々ｎ＋半導体層４１３ａに接触する下側から、第
１導電膜Ａ，第２導電膜Ｂを重ね合わせて構成される。
ソース電極４１４とドレイン電極４１５の第１導電膜
Ａ，第２導電膜Ｂは、各々同一工程で形成される。第１
導電膜はＡは、スパッタで形成したクロム膜を用い、５
０ｎｍから１００ｎｍの膜厚に形成される。クロム膜
は、膜厚を必要以上に厚くするとストレスが大きくなる
ので、２００ｎｍの膜厚を越えない範囲とする。クロム
膜は、ｎ＋半導体層４１３ａとの接触が良好である。ク
ロム膜は、後述する第２の導電膜Ｂのアルミニウムのｎ
＋半導体層４１３ａへの拡散を防止するバリア層とな
る。第１の導電膜としては、クロムの他に、高融点金属
膜であるＭｏ，Ｔｉ，Ｔａ，Ｗや、高融点金属シリサイ
ド膜であるＭｏＳｉ₂，ＴｉＳｉ₂，ＴａＳｉ₂，ＷＳｉ₂
で形成してもよい。

【００４６】第２導電膜Ｂは、アルミニウムのスパッタ
リング法により、３００ｎｍから４００ｎｍの膜厚に形
成される。アルミニウム膜は、クロム膜に比べてストレ
スが小さいため、厚い膜厚に形成でき、ソース電極４１
４，ドレイン電極４１５，映像信号線４０１の抵抗値を
低減する。第２導電膜Ｂは、ＴＦＴ４１０の動作速度を
高速化し、映像信号線の信号伝達速度を高速化する。す
なわち、第２導電膜Ｂは、画素の書き込み特性を向上で
きる。第２導電膜Ｂとしては、アルミニウム膜の他に、
シリコンや銅を添加物として含有させたアルミニウム膜
で形成してもよい。第１導電膜Ａと第２導電膜Ｂとで構
成されているソース電極４１４とドレイン電極４１５と
は、ホトリソグラフィ技術により、各々パターニングさ
れる。このとき、ｎ＋半導体層４１３ａは、ホトリソマ
スクと第１導電膜Ａと第２導電膜Ｂとをマスクとして一
部除去される。Ｓｉ半導体層４１３上に残っていたｎ＋
半導体層４１３Ａは、第１導電膜Ａと第２導電膜Ｂ以外
の部分がセルフアライン的にその厚さ分除去される。

【００４７】その後、下部透明ガラス基板４００表面に
は、窒化珪素をプラズマＣＶＤ法により１μｍの膜厚に
形成し、ホトリソグラフィ技術により端子部等を露出さ
せ、窒化珪素保護膜４１７で画素全面を保護する。

【００４８】図２の液晶４５０は、下部配向膜４１８お
よび上部配向膜４１９により液晶分子の向きを規定さ
れ、下部透明ガラス基板４００と上部透明ガラス基板４
０３との間に形成された空間内に封入されている。下部
配向膜４１８は、下部透明ガラス基板４００側の窒化珪
素保護膜４１７の上部に形成される。

【００４９】上部ガラス基板４０３の内側（液晶側）の
表面には、カラーフィルタ４５１と有機保護膜４５２と
共通透明画素電極４５３と上部配向膜４１９とが、順次
積層して設けられている。共通透明画素電極４５３は、
下部透明ガラス基板４００側の画素毎に設けられた透明
画素電極４２０に対向し、上部透明ガラス基板４０３に
一体に形成されている。共通透明画素電極４５３には、
コモン電圧Ｖcom が印加される。

【００５０】カラーフィルタ４５１は、アクリル樹脂等
の樹脂材料で形成される染色基材に染料を着色してあ
る。カラーフィルタ４５１は、画素に対向する位置に各
画素毎に形成され、染め分けられている。カラーフィル
タ４５１は、隣接する２本の映像信号線４０１間内に各
画素間に亘りストライプ状に形成されている。カラーフ
ィルタ４５１は、次のように形成する。まず、上部透明
ガラス基板４０３の表面に染色基材を形成し、ホトリソ
グラフィ技術により、赤色フィルタ形成領域以外の染色
基材を除去する。次に、染色基材を赤色染料で染め、固
着処理を施し、赤色フィルタを形成する。その後、緑色
フィルタ，青色フィルタを順次形成する。

【００５１】有機保護膜４５２は、カラーフィルタ４５
１を異なる色に染め分けた染料が液晶に漏れることを防
止するために設けられている。有機保護膜４５２は、例
えばアクリル樹脂やエポキシ樹脂等の透明樹脂材料で形
成されている。

【００５２】下部透明ガラス基板４００、上部透明ガラ
ス基板４０３側の各々層を別々に形成し、その後、上下
透明ガラス基板４００および４０３を重ね合わせ、両者
間に液晶を封入し、液晶表示装置とする。

【００５３】前記図２の中央部は、一画素分の断面を示
しているが、左側は、透明ガラス基板４００および４０
３の左側縁部分で外部引出し配線が存在する部分の断面
を示している。右側は、透明ガラス基板４００および４
０３の右側縁部分で引出し配線の存在しない部分の断面
を示している。左側右側にそれぞれ示すシール材４２９
は、図示していない液晶封入口を除く透明ガラス基板４
００および４０３の縁周囲全体に沿って、液晶４５０を
封入するように形成されている。シール材４２９は、例
えばエポキシ樹脂である。

【００５４】上部透明ガラス基板４００側の共通透明画
素電極４５３は、少なくとも１カ所において、銀ペース
トにより、下部透明ガラス基板４００側に形成された外
部引出し配線に接続されている。この外部引出し配線
は、ゲート電極４１１、ソース電極４１４、ドレイン電
極４１５極の各々と同一工程で形成されている。

【００５５】配向膜４１８および４１９，透明画素電極
４２０，共通透明画素電極４５３等は、シール材４２９
の内側に形成される。偏光板４３１および４３２は，下
部透明ガラス基板４００と上部透明ガラス基板４０３の
それぞれ外側の表面に形成されている。

【００５６】次に、本発明に特徴的な完全保持容量素子
３１０の構造を説明する。図９は、透明電極４２０内の
溝１００Ａの側壁および底面または側壁のみに形成され
た完全保持容量素子３１０の構造を示す図である。すな
わち、各画素内の共通電極信号線４３０と透明画素電極
４２０の交差部に形成された完全保持容量素子３１０を
詳細に示す図である。図１０は図９の完全保持容量素子
３１０の構造を示すＡ−Ａ断面図である。

【００５７】本実施例は、透明画素電極４２０の下部に
溝を形成し、その側壁または底面を容量素子としてい
る。下部透明ガラス基板４００上に、窒化珪素や酸化珪
素等の絶縁膜４００Ａが形成されている。その厚さは、
画素の開口率と完全保持容量素子の容量値との兼ね合い
により決まる。ここでは１〜２μｍの厚さにしてある。
絶縁膜４００Ａには溝１００Ａが形成されている。溝１
００Ａの深さも、画素の開口率と完全保持容量素子の容
量値との兼ね合いにより決まる。ここでは、下部透明ガ
ラス基板４００に達しないように、溝１００Ａを形成し
てある。下部透明ガラス基板４００まで達すると、ガラ
ス基板中の不純物が製造工程中に画素内に混入し、表示
装置の信頼性を損なうおそれがあるからである。溝１０
０Ａ上には完全保持容量素子３１０の第１の電極４１１
Ａと、絶縁層４１２Ａと、第２の電極になる透明画素電
極４２０Ａとがあり、両電極４１１Ａ，４２０Ａに絶縁
膜４１２Ａが挟まれ、共通透明画素電極４２０に延長さ
れ、完全保持容量素子３１０が形成されている。第１の
電極は、図１のゲート電極４１１と同じ工程で形成さ
れ、その材料も同一である。絶縁層４１２Ａは、図１の
ゲート絶縁膜４１２と同じ工程で形成され、その材料も
同一である。溝１００Ａは次のようにして形成される。
予め絶縁膜が形成された透明ガラス基板４００を用意
し、通常のホトリソグラフィ技術を用いて絶縁膜をパタ
ーニングにし、反応性イオンエッチング等により、でき
るぎり垂直な溝を所望の深さに形成する。

【００５８】このような構造にすると、図１０のよう
に、溝１００Ａの側壁も容量として働くので、画素内に
占める完全保持容量素子３１０の面積を減少させて、開
口率をあげることができる。また、溝内に容量を形成で
きるため、従来の平面構造にありがちな第１の電極４１
１Ａのパターンニング時のサイドエッチ等により生じて
いた容量の変動を減少させ、安定に駆動できる。なお、
本実施例の製造工程は、従来と比較して、溝１００Ａを
追加するだけであり、従来の製造方法と十分な互換性が
ある。

【００５９】図１６は、従来のＴＦＴ液晶表示装置と本
発明のＴＦＴ液晶表示装置とを同じ設計ルールで製造
し、それらの開口率を測定し比較した結果を示す図であ
る。図９の実施例の場合、従来法と比較して、開口率を
約１.３倍向上できることがわかった。図９の溝内に容
量を形成する方式は、種々考えられる。

【００６０】図１３〜１５は、その容量を形成するため
の溝の形状を示す図である。図１３は、少なくとも１個
の溝を縦長の画素に対して直角に形成した例であり、縦
長の画素設計の場合に特に有効である。ほかには、画素
の形状に対して図１４，１５のような溝の形状も考えら
れる。いずれも、その側壁を利用し容量を形成してい
る。

【００６１】図１１は、同様に図１の共通透明電極４２
０の周囲の側壁のみに完全保持容量素子３１０を形成す
る例である。図１２は、図１１の完全保持容量素子３１
０の構造を示すＡ−Ａ断面図である。下部透明ガラス基
板４００上に窒化珪素や酸化珪素等の絶縁膜４００Ｂが
形成されている。その厚さは、画素の開口率と完全保持
容量素子の容量値の兼ね合いにより決まる。ここでは、
１〜２μｍの厚さに形成している。絶縁膜４００Ｂ上に
は、第一の電極４１１Ｂがあり、さらにその上には絶縁
膜４１２Ｂがある。絶縁膜４００Ｂ，第１の電極４１１
Ｂ，絶縁膜４１２Ｂの多層膜を突き抜けるように、溝１
００Ｂが形成されている。溝１００Ｂの側壁には、金属
製の側壁４１３Ｂが透明共通電極４２０Ｂの周囲に沿っ
てほぼ同形状に形成してある。その上には、絶縁膜４２
２Ｂが全面に形成され、第２の電極となる共通透明電極
４２０が形成されている。側壁４１３Ｂは、溝１００Ｂ
の側壁おいて、画素内のほぼ中央で、第１の電極４１１
Ｂと接続されている。

【００６２】溝１００Ｂの深さは、画素の開口率と完全
保持容量素子の容量値の兼ね合いにより決まる。第１の
電極４１１Ｂと絶縁膜４１２Ｂとの膜厚を考慮して、絶
縁膜４００Ｂの溝の深さが決まる。例えば、第１電極膜
は約１００ｎｍ、絶縁膜４１２Ｂは３００ｎｍであり、
絶縁膜４００Ｂには約１.１μｍ程度食い込むように溝
１００Ｂが形成されて溝の深さは約１.５μｍである。
ここでは、下部透明ガラス基板４００に達しないように
溝１００Ｂを形成してある。下部透明ガラス基板４００
まで達すると、ガラス基板中の不純物が製造工程中に画
素内に混入し、表示装置の信頼性を損なうおそれがある
からである。

【００６３】完全保持容量素子３１０は、側壁４１３Ｂ
を介して延長された第１の電極４１１Ｂと、第２の電極
となる共通透明画素電極４２０と、絶縁層４２２Ｂとに
より形成されている。完全保持容量素子３１０の容量
は、側壁４１３Ｂの長さで決まる。

【００６４】次に、図１７〜１９を参照して、図１１お
よび図１２に示したＴＦＴ液晶表示装置の製造方法を説
明する。なお、各図において、(Ａ)は平面構造を示し、
(Ｂ)は断面構造を示している。

【００６５】図１７(Ｂ)に示すように、絶縁膜４００Ｂ
と第１の電極膜４１１Ｂとを予め形成した下部透明ガラ
ス基板４００を用意し、ホトリソグラフィ技術により、
図１７(Ａ)に示すように、完全保持容量素子３１０の接
続パターン４１０Ｂ、ゲート電極パターン４１１を形成
する。次に、絶縁膜４１２Ｂと図１のアモーファスシリ
コン４１３Ｂとを連続的に形成する。

【００６６】その後、図１８(Ａ)に示すように、ゲート
電極上にアモーファスシリコン４１３Ｂをパターニング
し、溝１００Ｂを形成する。ホトリソグラフィ技術によ
り溝１００Ｂをパターンニングし、図１８(Ｂ)に示すよ
うに、絶縁膜４１２Ｂと第１の電極膜４１１Ｂとを連続
的に例えば反応性イオンエッチング法等によりドライエ
ッチングし、さらに絶縁膜４００Ｂの１部を所望の厚さ
とし、ほぼ垂直な溝１００Ｂを形成する。

【００６７】次に、図１９に示すように、全面に図１の
映像信号線４０１，ソース電極４１４，ドレイン電極４
１５となるアルミニウム膜を形成する。ホトリソグラフ
ィ技術により、パターニングを行い、反応性イオンエッ
チング法を用いてドライエッチングを行う。このとき、
図１の映像信号線４０１，走査信号線４０２，ソース電
極４１４，ドレイン電極４１５がパターニングされると
同時に、側壁４１３Ｂが形成される。その後、絶縁膜４
１２Ｃを形成し、ソース電極４１４に接続する接続口４
４０Ｂを開けて、第２の電極となる図１の透明画素電極
４２０を形成する。この時、透明画素電極４２０とソー
ス電極４１４とは、接続口４４０Ｂを介して接続され
る。その他の製造工程は前記と同様である。

【００６８】このような図１１の実施例においては、透
明素電極４２０とほぼ同形状に形成された溝内に完全保
持容量素子３１０が形成され、しかも透明画素電極４２
０全面を光が通過できるため、開口率が向上する。側壁
４１３Ｂと図１の映像信号線４０１，走査信号線４０
２，ソース電極４１４，ドレイン電極４１５を共通に形
成し、プロセスを合理化できる。また、側壁４１３Ｂが
自己整合的に溝１００Ｂ内に形成されるので、容量精度
のよい容量素子が得られ、基板内でのばらつきも少な
い。さらに、第２の電極４１１Ｂと図１のゲート電極４
１１と共通に形成でき、この点でもプロセスの合理化と
なる。しかも、従来の製造方法工程をほとんど変更する
こと無く、本発明のＴＦＴ液晶表示装置を製造できる。

【００６９】特に、溝１００Ｂの側壁が容量として働く
ことから、画素内に占める完全保持容量素子３１０の面
積を減少させ、開口率を上げることが可能である。図１
６に併せて示したように、本実施例の開口率は、従来と
比較して約１.５倍になる。また、従来の平面構造にあ
りがちな第１の電極４１１Ａのパターンニング時のサイ
ドエッジ等により生じていた容量の変動が減少する。し
たがって、液晶表示装置を安定駆動できる。

【００７０】以上の実施例では、完全保持容量素子３１
０の絶縁膜は、窒化シリコン膜または窒化シリコン膜お
よびＡｌを陽極酸化したＡｌ₂Ｏ₃膜の複合膜としている
が、この他にも、Ａｌ₂Ｏ₃膜，酸化シリコン膜，酸化シ
リコン膜およびＡｌを陽極酸化したＡｌ₂Ｏ₃膜との複合
膜，Ｔａの陽極酸化膜，窒化シリコン膜とＴａの陽極酸
化膜との複合膜，酸化シリコン膜およびＴａの陽極酸化
膜の複合膜，３層以上の複合膜等どんな膜でも、本発明
の有効性は変わらない。また、共通電極は、Ａｌの他
に、Ｔａ，Ｃｒ，ＩＴＯ，またはこれらのうち少なくと
も２層以上からなる複合膜であってもよい。

【００７１】さらに、高精細化に伴って１画素のサイズ
が小さくなると、開口部すなわち光が透過する表示部分
が小さくなるので、その形状についても注意を払う必要
がある。一般に配向膜をラビングする際、段差部の近傍
ではラビングむらができやすく、それによって液晶の配
向異常すなわちドメインを生じやすい。本発明では、完
全保持容量素子３１０の面積を減少させることができ、
そのような問題は発生しにくくなる。特に、図１１のよ
うに完全保持容量素子３１０を全部溝内に形成した場合
は、上記の影響はほとんど無くなる。

【００７２】次に、本発明のＴＦＴ液晶表示パネルを応
用した液晶表示装置の全体構成について説明する。図２
０は、液晶ディスプレイシステムの一実施例の系統構成
を示すブロック図である。この液晶ディスプレイシステ
ムは、ワークステーション、パーソナルコンピュータ、
ワードプロッセー等の情報処理システム２２０とディス
プレイシステム２００とにからなる。

【００７３】ディスプレイシステム２００は、光源２０
１と、液晶ディスプレイパネル２０２と、光源調整回路
２０３と、画像データ発生回路２０４Ａおよびタイミン
グ信号発生回路２０４Ｂからなるコントロール回路２０
４と、液晶の明るさおよびコントラスト調整回路２４０
と、蓄積容量駆動電圧発生回路２０５と、共通電極駆動
電圧発生回路２０６とにより構成されている。

【００７４】液晶ディスプレイモジュール２０２は、液
晶パネル２１７と、信号電圧および走査電圧を発生する
信号回路２０７と、走査回路２０８とからなる。液晶パ
ネル２１７は、非晶質Ｓｉ，多結晶Ｓｉ等で形成された
ＴＦＴ２１１と、蓄積容量２１２と、液晶２１３と、Ｔ
ＦＴを駆動する信号線２１０および走査線２０９とから
なる。

【００７５】蓄積容量駆動電圧発生回路２０５からのＶ
stg 電圧は蓄積容量共通線２１５に印加され、共通電極
電圧発生回路２０６からのＶcom 電圧は共通電極端子２
１３に印加されるが、これらは、同一の電圧レベルおよ
び位相でもよく、本実施例には限定されない。

【００７６】また、蓄積容量２１２と蓄積容量共通線２
１５との接続は、図２１に示した方式でもよい。さら
に、信号線２１０と信号回路２０７との接続は、図２２
に示したように、信号線を上下方向に交互に引き出し、
それぞれの信号線を信号回路２０７Ａと信号回路２０７
Ｂとに接続することも可能である。なお、図２０では省
略してあるが、走査線２０９と走査回路２０８との接続
についても、種々の方式が考えられる。

【００７７】さて、図２０において、信号回路２０７お
よび走査回路２０８の一部またはすべての回路と液晶パ
ネルとを一体にすると、装置構成を簡素化でき、接続部
分等の信頼性が向上し、コストダウンに有利である。そ
の際の信号回路および走査回路の構成には、液晶パネ
ル２１７上に前記回路を非晶質Ｓｉ，多結晶Ｓｉ等のＴ
ＦＴで構成する方式、前記回路を形成した単結晶Ｓｉ
基板を液晶パネル２１７に取り付ける方式、前記２つ
方式を組み合わせた方式のいずれを採用してもよい。

【００７８】図２３は、液晶ディスプレイモジュール２
０２の一実施例の構成を示すブロック図である。液晶デ
ィスプレイモジュール２０２は、液晶パネル２１８と、
信号回路基板２２７〜２３４と、走査回路基板２２２〜
２２４と、共通電極電圧Ｖcomおよび蓄積容量電圧Ｖstg
の引出基板２２５，２２６，２３５，２３６と、信号供
給基板２２０とからなる。信号供給基板２２０には、信
号ケーブル２２１により、画像データ信号や電源電圧等
が供給される。

【００７９】図２４は、信号回路基板２２７〜２３４お
よび走査回路基板２２２〜２２４の一実施例の構造を示
す図である。回路基板は、パターン配線を施した有機フ
ィルム等に、信号回路および／または走査回路となる集
積回路２３７Ａを取り付けたものである。パターン配線
２３７Ｂは、走査電圧または信号電圧の出力端子であ
り、パターン配線２３７Ｃは、集積回路２３７Ａを動作
させる画像データ信号や電源電圧等の入力端子である。
共通電極電圧Ｖcom は、共通電極端子２３８に印加さ
れ、蓄積容量電圧Ｖstg は、蓄積容量共通線２１５に加
えられる。なお、引出基板２２５，２２６，２３５，２
３６を有機フィルム等の弾力性のある基板とすると、実
装上都合がよい。

【００８０】図２５は、本発明によるＴＦＴ液晶表示装
置を応用したデスクトップコンピュータの外観を示す斜
視図である。本実施例は、コンピュータ本体１と、キー
ボード２と、液晶ディスプレイ３とからなる。従来の陰
極線管ＣＲＴを用いたディスプレイと比較すると、軽く
しかも少ない面積で設置できる。特に、１台のコンピュ
ータ本体１に対して、複数のキーボード２および液晶デ
ィスプレイ３により複数の操作者が同時に作業するシス
テムや、さらに軽量化が要求されるラップトップコンピ
ュータまたはノートブック型コンピュータに採用する
と、その特徴が十分に発揮される。すなわち、本発明の
液晶ディスプレイをコンピュータの表示部に用いると、
ノートブック型を始めとする軽量，省スペースのパーソ
ナルコンピュータを容易に高精細化できる。

【００８１】図２６は、本発明によるＴＦＴ液晶表示装
置を応用した投射型液晶ディスプレイの外観を示す斜視
図である。投射型ディスプレイの光シャッタ部に液晶デ
ィスプレイを採用してあり、液晶ディスプレイおよび光
学系を含む投射部４と、スクリーン５と、図示していな
いビデオ信号処理部とからなる。外部から入力されたビ
デオ信号は、ビデオ信号処理部により液晶ディスプレイ
の表示に必要な信号形式例えばノンインターレースのＲ
ＧＢデジタル信号等に変換され、液晶ディスプレイ上に
画像として表示される。この表示画像は、光学系を通し
てスクリーン上に結像される。これらの構成要素のう
ち、光シャッタ部は、光学系の寸法を決定する主要因
で、多数の画素を小面積のパネルに納めることが可能な
本発明の液晶ディスプレイを用いると、光シャッタ部を
小型化し、結果として光学系全体も小さくできる。

【００８２】この他にも、本発明による液晶ディスプレ
イの小型軽量かつ高精細という特徴を活かして、カラー
の小型モニタや大型の壁かけテレビを実現できる。

【００８３】

【発明の効果】本発明によれば、画素内に溝を形成し、
その側壁および底面に完全保持容量素子を形成できるた
め、画素内に占める完全保持容量素子の面積が減少し、
開口率が向上し、鮮明な画像の表示装置が得られる。

【００８４】また、溝内に完全保補助容量素子を形成で
きるので、ばらつきの少ない容量値が得られ、安定な駆
動ができる。

【００８５】さらに、表示面に対応する透明電極内の凹
凸を削減して液晶の配向異常を防止し、安定した画像が
実現できる。

【図面の簡単な説明】

【図１】本発明によるＴＦＴ液晶表示装置の一実施例に
おける液晶表示部の一画素の構造を示す平面図である。

【図２】図１の実施例をＡ−Ａ方向で見た断面図であ
る。

【図３】図１の実施例の画素を複数個配置した液晶表示
部の上部透明ガラス基板のカラーフィルタパターンの一
例を示す図である。

【図４】図１の実施例の下部透明ガラス基板上の画素パ
ターンと上部透明ガラス基板上のカラーフィルタパター
ンとを重ねて示す図である。

【図５】図１の実施例の電極形成工程後の画素パターン
を示す図である。

【図６】図１の実施例の島状Ｓｉ半導体層４１３を形成
する工程後の画素パターンを示す図である。

【図７】図１の実施例の透明画素電極４２０を形成する
工程後の画素パターンを示す図である。

【図８】図１の実施例の下部透明ガラス基板上の画素パ
ターン完成後のその画素パターンを示す図である。

【図９】透明電極４２０内の溝１００Ａの側壁および底
面または側壁のみに形成された完全保持容量素子３１０
の構造を示す図である。

【図１０】図９の完全保持容量素子３１０の構造を示す
断面図である。

【図１１】透明電極４２０内の溝１００Ｂの側壁のみに
形成された完全保持容量素子３１０の構造を示す図であ
る。

【図１２】図１１の完全保持容量素子３１０の構造を示
す断面図である。

【図１３】本発明による完全保持容量素子３１０の他の
実施例を示す図である。

【図１４】本発明による完全保持容量素子３１０の別の
実施例を示す図である。

【図１５】本発明による完全保持容量素子３１０のさら
に他の実施例を示す図である。

【図１６】本発明の開口率を従来例と比較して示す図で
ある。

【図１７】図１１の完全保持容量素子３１０の製造工程
を示す平面図（Ａ）および断面図（Ｂ）である。

【図１８】図１７の製造工程に続く完全保持容量素子の
製造工程を示す平面図（Ａ）および断面図（Ｂ）であ
る。

【図１９】図１８の製造工程に続く完全保持容量素子の
製造工程を示す平面図（Ａ）および断面図（Ｂ）であ
る。

【図２０】液晶ディスプレイシステムの一実施例の系統
構成を示すブロック図である。

【図２１】液晶ディスプレイシステムの他の実施例の構
成を示すブロック図である。

【図２２】液晶ディスプレイシステムの別の実施例の構
成を示すブロック図である。

【図２３】液晶ディスプレイモジュールの一実施例の構
成を示すブロック図である。

【図２４】信号回路基板および走査回路基板の一実施例
の構造を示す図である。

【図２５】本発明によるＴＦＴ液晶表示装置を応用した
デスクトップコンピュータの外観を示す斜視図である。

【図２６】本発明によるＴＦＴ液晶表示装置を応用した
投射型液晶ディスプレイの外観を示す斜視図である。

【図２７】ＴＦＴ液晶表示装置の１画素の等価回路を示
す回路図である。

【図２８】本発明者等が先に提案したＴＦＴ液晶表示装
置の液晶表示部の構造を示す平面図である。

【符号の説明】

１コンピュータ本体２キーボード３液晶ディスプレイ４投射部５スクリーン１００Ａ，１００Ｂ溝２００ディスプレイシステム２０１光源２０２液晶ディスプレイパネル２０３光源調整回路２０４コントロール回路２０４Ａ画像データ発生回路２０４Ｂタイミング信号発生回路２０５蓄積容量駆動電圧発生回路２０６共通電極駆動電圧発生回路２０７信号回路２０８走査回路２０９走査線２１０信号線２１１ＴＦＴ２１２蓄積容量２１３液晶２１５蓄積容量共通線２１７液晶パネル２１８液晶パネル２２０情報処理システム２２１信号ケーブル２２２〜２２４走査回路基板２２５，２２６引出基板２２７〜２３４信号回路基板２３５，２３６引出基板２３７Ａ集積回路２３７Ｂ，２３７Ｃパターン配線２３８共通電極端子２４０液晶明るさ／コントラスト調整回路３０５非晶質Ｓｉ半導体３０６非晶質Ｓｉ半導体３１０完全保持容量素子３１１非晶質Ｓｉ半導体３１６横寸法３１７縦寸法３１８遮光層３２１，３２３乗り越え電極４００下部透明ガラス基板４００Ａ，４００Ｂ絶縁膜４０１映像信号線４０２走査信号線４０３上部透明ガラス基板４１０ＴＦＴ４１０Ｂ接続パターン４１１ゲート電極４１１Ａ電極４１１Ｂ第１の電極４１２Ａ絶縁層４１２Ｂ絶縁膜４１２Ｃ絶縁膜４１３非晶質Ｓｉ半導体層４１３ＡＮ＋半導体層４１３Ｂ側壁４１４ソース電極４１５ドレイン電極４１６アルミナゲート絶縁膜４１７窒化珪素保護膜４１８下部配向膜４１９上部配向膜４２０，４２０Ａ，４２０Ｂ透明画素電極４２２Ｂ絶縁膜４２９シール材４３０共通電極信号線４４０接続口４４０Ｂ接続口４５０液晶４５１カラーフィルタ４５２有機保護膜４５３共通透明画素電極４７０遮光層５０７ソース電極５０８ドレイン電極５１０ＴＦＴ５１１走査信号線５１２映像信号線５１３液晶容量５１４完全保持容量素子５１５画素電極部５１６共通電極信号線５１７寄生容量Ｃｇｓ

───────────────────────────────────────────────────── フロントページの続き (72)発明者根本文明茨城県日立市弁天町三丁目10番２号日立原町電子工業株式会社内

Claims

【特許請求の範囲】

【請求項１】透明ガラス基板に形成された走査信号線
にゲート電極が接続されるとともに映像信号線にドレイ
ン電極が接続された薄膜トランジスタＴＦＴと、当該Ｔ
ＦＴのソース電極に一方の電極が接続されるとともに他
方の電極を共通電極に接続された液晶容量と、当該液晶
容量と並列接続された完全保持容量素子とからなる画素
を規則的に配列してなるアクティブマトリクス液晶表示
装置において、前記完全保持容量素子が、前記ガラス基板に対して少な
くとも垂直方向に形成された溝内に構成された容量素子
を含むことを特徴とするアクティブマトリクス液晶表示
装置。
【請求項２】請求項１に記載のアクティブマトリクス
液晶表示装置において、前記完全保持容量素子の溝内の容量素子が、前記溝の側
壁に形成された第１の透明画素電極と、その上に形成さ
れる第２の透明画素電極と、前記両透明画素電極間に挟
まれた絶縁膜とからなることを特徴とするアクティブマ
トリクス液晶表示装置。
【請求項３】請求項１に記載のアクティブマトリクス
液晶表示装置において、前記完全保持容量素子の溝内の容量素子が、前記溝の側
壁および底面に形成された第１の透明画素電極と、その
上に形成される第２の透明画素電極と、前記両透明画素
電極間に挟まれた絶縁膜とからなることを特徴とするア
クティブマトリクス液晶表示装置。
【請求項４】請求項２または３に記載のアクティブマ
トリクス液晶表示装置において、前記完全保持容量素子の溝内の容量素子が、一つの画素
内に複数個形成されていることを特徴とするアクティブ
マトリクス液晶表示装置。
【請求項５】請求項２ないし４のいずれか一項に記載
のアクティブマトリクス液晶表示装置において、前記第２の透明画素電極の端部に遮光層を設けたことを
特徴とするアクティブマトリクス液晶表示装置。
【請求項６】請求項１ないし５のいずれか一項に記載
のアクティブマトリクス液晶表示装置を液晶ディスプレ
イとして備えた情報処理装置。
【請求項７】請求項１ないし５のいずれか一項に記載
のアクティブマトリクス液晶表示装置を光シャッタ手段
として備えた投射型液晶ディスプレイ。
【請求項８】透明ガラス基板に絶縁膜を形成する工程
と、前記絶縁膜に完全保持容量素子を配置すべき溝を形成す
る工程と、薄膜トランジスタＴＦＴのゲート電極を形成する工程
と、完全保持容量素子の絶縁層および前記ＴＦＴのゲート絶
縁膜を共通に形成する工程と、前記ＴＦＴを形成する工程と、前記ＴＦＴのドレイン電極およびソース電極を形成する
工程と、前記完全保持容量素子の透明画素電極を形成する工程と
を含むアクティブマトリクス液晶表示装置の製造方法。
【請求項９】透明ガラス基板に絶縁膜と薄膜トランジ
スタＴＦＴとなる非晶質Ｓｉ半導体を形成する工程と、前記絶縁膜に完全保持容量素子を配置すべき溝を形成す
る工程と、前記完全保持容量素子の接続線および前記ＴＦＴのゲー
ト電極を形成する工程と、前記完全保持容量素子の金属性側壁および前記ＴＦＴの
ドレイン電極とソース電極とを形成する工程と、前記完全保持容量素子の絶縁層を形成する工程と、前記ＴＦＴのソース電極と前記完全保持容量素子とを接
続する接続口を形成する工程と、前記完全保持容量素子の透明画素電極を形成する工程と
を含むアクティブマトリクス液晶表示装置の製造方法。